CN103730373B - 一种半导体器件的制备方法及半导体器件 - Google Patents
一种半导体器件的制备方法及半导体器件 Download PDFInfo
- Publication number
- CN103730373B CN103730373B CN201310752120.2A CN201310752120A CN103730373B CN 103730373 B CN103730373 B CN 103730373B CN 201310752120 A CN201310752120 A CN 201310752120A CN 103730373 B CN103730373 B CN 103730373B
- Authority
- CN
- China
- Prior art keywords
- silicon
- semiconductor devices
- layer
- silicon oxide
- atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 154
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 151
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 151
- 239000010703 silicon Substances 0.000 claims abstract description 149
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 47
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 39
- 230000006641 stabilisation Effects 0.000 claims abstract description 28
- 238000011105 stabilization Methods 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims description 88
- 125000004429 atom Chemical group 0.000 claims description 37
- 239000010409 thin film Substances 0.000 claims description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 238000011049 filling Methods 0.000 claims description 24
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 239000000725 suspension Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 115
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 229910018557 Si O Inorganic materials 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- -1 silica Compound Chemical class 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910007270 Si2O6 Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QWOHRPUHQYJPLB-UHFFFAOYSA-N [Si]=O.[O] Chemical compound [Si]=O.[O] QWOHRPUHQYJPLB-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种半导体器件的制备方法及半导体器件，所述半导体器件包括相邻接的绝缘层和金属氧化物半导体层，所述绝缘层通过如下步骤形成：形成第一硅氧化物薄膜；对所述第一硅氧化物薄膜进行稳定化处理，利用能够与所述第一硅氧化物薄膜中的硅悬挂键结合的填充原子来填充所述第一硅氧化物薄膜中的硅悬挂键。本发明提高了半导体器件的稳定性。
Description
技术领域
本发明涉及半导体技术领域，特别是一种半导体器件的制备方法及半导体器件。
背景技术
在半导体器件中，之前使用非晶硅来制作半导体层，而随着技术的不断进步和器件质量要求的不断提高，迁移率较低的非晶硅已经无法满足目前的半导体器件的要求。如目前的大尺寸液晶显示器中，在驱动频率为120Hz时要求迁移率要达到1cm2/V.S。而使用非晶硅制作半导体层的薄膜晶体管的迁移率一般在0.5cm2/V.S左右，无法满足要求。
为了满足上述的要求，目前已经开始采用金属氧化物（如非晶IGZO）来制作半导体层。使用金属氧化物制作半导体层的薄膜晶体管的迁移率高，均一性好，能够满足电子设备的要求。
然而，发明人在实现本发明实施例的过程中发现现有的使用金属氧化物半导体层的薄膜晶体管至少存在性能不稳定的缺点，说明如下。
众所周知，金属氧化物之所以能够作为半导体层，是由其成分的特定结构导致的，一旦这种结构被破坏就会影响金属氧化物作为半导体层的性能。
在半导体器件中，半导体层总是与一个绝缘层邻接，而现有技术中制作的绝缘层的制作过程中，在断面处会产生大量的硅悬挂键，而这些硅悬挂键会吸收金属氧化物中的氧原子，导致作为半导体层的金属氧化物的结构发生变化，进而影响使用金属氧化物半导体层的薄膜晶体管的性能。
发明内容
本发明实施例的目的在于提供一种半导体器件的制备方法及半导体器件，提高半导体器件的稳定性。
为了实现上述目的，本发明实施例提供了一种半导体器件的制备方法，所述半导体器件包括相邻接的绝缘层和金属氧化物半导体层，所述绝缘层通过如下步骤形成：
形成第一硅氧化物薄膜；
对所述第一硅氧化物薄膜进行稳定化处理，利用能够与所述第一硅氧化物薄膜中的硅悬挂键结合的填充原子来填充所述第一硅氧化物薄膜中的硅悬挂键。
上述的制备方法，其中，所述填充原子为氧原子。
上述的制备方法，其中，所述对所述第一硅氧化物薄膜进行稳定化处理的步骤中，包括利用含氧等离子体对所述第一硅氧化物薄膜进行等离子体处理的步骤。
上述的制备方法，其中，所述含氧等离子体为O2等离子体或N2O等离子体。
上述的制备方法，其中，所述对所述第一硅氧化物薄膜进行稳定化处理的步骤中，还包括等离子体处理之后的在氧化性气氛下的退火处理步骤。
上述的制备方法，其中，所述半导体器件为薄膜晶体管。
上述的制备方法，其中，所述绝缘层为覆盖所述薄膜晶体管的栅电极的栅绝缘层或覆盖所述金属氧化物半导体层的刻蚀阻挡层。
上述的制备方法，其中，所述形成第一硅氧化物薄膜的步骤具体为：形成第一富硅硅氧化物薄膜，以利用所述第一富硅硅氧化物薄膜中的硅悬挂键吸收形成第一富硅硅氧化物薄膜制作时释放的氢原子。
上述的制备方法，其中，形成第一富硅硅氧化物薄膜中，N2O和SiH4的比例大于50:1，但小于100:1。
上述的制备方法，其中，还包括：
形成第二富硅硅氧化物薄膜；
所述第一硅氧化物薄膜形成于所述第二富硅硅氧化物薄膜之上。
为了实现上述目的，本发明实施例还提供了一种半导体器件，包括相邻接的绝缘层和金属氧化物半导体层，所述绝缘层包括第一硅氧化物薄膜，所述第一硅氧化物薄膜的部分硅上结合有稳定化处理时加入的填充原子。
上述的半导体器件，其中，所述第一硅氧化物薄膜为第一富硅硅氧化物薄膜，所述填充原子为对所述第一富硅硅氧化物薄膜进行稳定化处理时加入的原子。
上述的半导体器件，其中，所述绝缘层还包括第二富硅硅氧化物薄膜，所述第一硅氧化物薄膜形成于所述第二富硅硅氧化物薄膜之上。
上述的半导体器件，其中，所述填充原子为氧原子。
上述的半导体器件，其中，所述半导体器件为薄膜晶体管。
上述的半导体器件，其中，所述绝缘层为所述薄膜晶体管的栅电极的栅绝缘层或刻蚀阻挡层或平坦层。
本发明实施例的半导体器件的制备方法及半导体器件中，在制作与金属氧化物半导体层邻接的绝缘层时，对第一硅氧化物薄膜进行稳定化处理，将其中的硅悬挂键利用填充原子进行填充，使得第一硅氧化物薄膜不会再从金属氧化物半导体层夺取氧原子，也就不会改变金属氧化物半导体层的性质，提高了使用金属氧化物作为半导体层的半导体器件的稳定性。
附图说明
图1表示本发明实施例的半导体器件的制备方法中制备绝缘层的流程示意图；
图2表示现有技术生长的硅氧化物薄膜在界面处的结构示意图；
图3表示本发明实施例中使用X原子填充硅悬挂键之后，硅氧化物薄膜在界面处的结构示意图；
图4表示本发明实施例中使用氧原子填充硅悬挂键之后，硅氧化物薄膜在界面处的结构示意图；
图5为表示现有技术生长的硅氧化物薄膜中的游离氢原子的示意图；
图6为表示本发明实施例的硅氧化物薄膜吸收游离氢原子的示意图；
图7a-7g为表示利用本发明实施例的方法制作阵列基板的流程示意图。
具体实施方式
本发明实施例的半导体器件的制备方法及半导体器件中，在制作与金属氧化物半导体层邻接的绝缘层时，对第一硅氧化物薄膜进行稳定化处理，将其中的硅悬挂键利用填充原子进行填充，使得第一硅氧化物薄膜不会再从金属氧化物半导体层夺取氧原子，也就不会改变金属氧化物半导体层的性质，提高了使用金属氧化物作为半导体层的半导体器件的稳定性。
本发明实施例的一种半导体器件的制备方法，所述半导体器件包括相邻接的绝缘层和金属氧化物半导体层，其中，如图1所示，所述绝缘层通过如下步骤形成：
步骤S101，形成第一硅氧化物薄膜；
步骤S102，对所述第一硅氧化物薄膜进行稳定化处理，利用能够与所述第一硅氧化物薄膜中的硅悬挂键结合的填充原子来填充所述第一硅氧化物薄膜中的硅悬挂键。
在本发明的具体实施例中，所述的硅氧化物可以是SiO、SiO2、Si2O6等。
在本发明的具体实施例中，所述的绝缘层和金属氧化物半导体层相邻接，表示的是所述的绝缘层的部分或全部与所述金属氧化物半导体层相接触。
现有技术中，在制作硅氧化物绝缘层时，由于每一个硅原子总是需要结合更多的氧原子才能形成稳定的结构，因此，在硅氧化物绝缘层的断面处会形成大量的硅悬挂键，而这些硅悬挂键会抢夺金属氧化物中的氧原子来形成稳定结构，进而破坏金属氧化物半导体层的结构，影响其半导体性能。
而本发明实施例的方法中，在初步形成硅氧化物绝缘层后，对其进行稳定化处理，利用填充原子来填充这些硅悬挂键，形成稳定结构。因此本发明实施例的硅氧化物绝缘层不再会抢夺金属氧化物中的氧原子，也就不会破坏金属氧化物半导体层的结构，提高了使用金属氧化物作为半导体层的半导体器件的稳定性。
如图2所示，为现有技术生长的硅氧化物薄膜在界面处的结构示意图，可以发现生长硅氧化物薄膜时在界面处断裂形成大量的悬挂键，如图中的虚线圈所示。
如图3所示，利用本发明实施例的方法进行稳定化处理之后硅氧化物薄膜在界面处的结构示意图，可以发现图2中的硅悬挂键上都被X原子所占据，和硅原子形成了稳定的结构，因此不再会抢夺金属氧化物中的氧原子。
在本发明的具体实施例中，X原子可以是各种能够与硅悬挂键结合形成具有一定稳定性的结合键的原子，如S原子、H原子等，在此不一一详细说明。
但考虑到结合的稳定性和制作工艺的成熟性，在本发明的具体实施例中，该填充原子为氧原子。
而利用氧原子来填充硅悬挂键可以通过多种方式进行，而在本发明的具体实施例中，采用所述对所述第一硅氧化物薄膜进行稳定化处理的步骤中，包括利用含氧等离子体对所述第一硅氧化物薄膜进行等离子体处理步骤。
所述含氧等离子体可以是O2等离子体或N2O等离子体等。
当然，本发明具体实施例也可以是其它的氧化性气氛下的工艺，以将氧原子结合到硅悬挂键。
等离子体是由部分电子被剥夺后的原子及原子团被电离后产生的正负电子组成的离子化气体状物质。O2等离子体或N2O等离子体等中含有的氧原子就会与硅悬挂键结合，形成稳定的Si-O键。
同时，在初步形成硅氧化物绝缘层中，部分Si-O键处于一种不稳定的状态，而这种不稳定的状态随时有可能被破坏而形成新的硅悬挂键。而本发明实施例中，对初步形成的第一硅氧化物薄膜进行等离子体处理时，等离子体中蕴含的能量能够打断这些不稳定的Si-O键，形成的新的硅悬挂键就会结合O2等离子体或N2O等离子体中的氧原子，形成新的稳定的Si-O键。
在上述的步骤之后，如图4所示，利用本发明实施例的方法进行稳定化处理之后第一硅氧化物薄膜在界面处的结构示意图，可以发现，硅悬挂键已经不再存在。
但应当理解的是，以上是一种理想的情况，并发明实施例并不要求所有的硅悬挂键都被填充。只要有部分硅悬挂键被填充，则相对于现有技术而言，硅氧化物绝缘层从金属氧化物抢夺氧原子的可能性就变小，因此金属氧化物半导体层的性能相对于现有技术会更加稳定。
换句话说，本发明实施例中，“利用能够与所述第一硅氧化物薄膜中的硅悬挂键结合的填充原子来填充所述硅氧化物薄膜中的硅悬挂键。”并不必然表示一定要填充所有的硅悬挂键，其可以是填充部分的硅悬挂键，也可以是填充所有的硅悬挂键。
当然，在本发明具体实施例中，还可以使用其它的方式来向硅悬挂键填充原子，如离子注入方式，向初步形成的第一硅氧化物薄膜注入能够与硅悬挂键的离子也可以实现上述的向硅悬挂键填充原子的目的。
进一步结合图4所示，在本发明实施例进行等离子体处理之后，第一硅氧化物绝缘层中不可避免的会存在部分游离的氧原子，而这些游离的氧原子在后续工艺或者半导体器件的使用过程中可能会对整个器件造成一定的影响。
为了降低了这种可能性，进一步提高半导体器件的稳定性，在本发明具体实施例中，在进行上述的等离子体处理步骤还包括用于去除所述第一硅氧化物薄膜中游离的氧原子（如图4所示）的退火处理步骤。
在往绝缘层中注入其他物质时，高能量的入射物质会与硅氧化物网络中的原子碰撞，使一些原子发生位移，造成大量的空位，这可以打破处于不稳定的状态Si-O键。这种情况下在氧化性气氛下退火，还能够使得等离子体中的氧原子更好的进入到空位，与硅悬挂键更好的结合，提高最终形成的硅氧化物绝缘层的稳定。
本发明实施例的方法可以应用于各种的具有半导体层的半导体器件，如薄膜晶体管（Thin Film Transistor，简称TFT）、金属氧化物半导体场效应管MOSFET等。
用于薄膜晶体管时，上述的绝缘层可以是所述薄膜晶体管的栅绝缘层。
在本发明具体实施例中，能够用于制备半导体层的金属氧化物各种各样，目前使用较多的非晶结构的金属铟镓锌IGZO半导体。
目前制作源漏电极的金属一般使用酸溶液刻蚀，如Mo、Al等金属，然而非晶IGZO非常容易被酸溶液刻蚀掉，因此在刻蚀源漏金属薄膜形成源漏电极时就有可能腐蚀掉金属氧化物半导体层。为解决上述问题，一般在金属氧化物半导体层上面增加一刻蚀阻挡层，保护金属氧化物半导体层不被源漏金属的刻蚀液腐蚀。
所以本发明实施例中，该绝缘层也可以是上述的刻蚀阻挡层。
当然该绝缘层还可以是覆盖整个薄膜晶体管的平坦层。
目前制作硅氧化物薄膜时一般使用SiH4和N2O气体，利用等离子体化学气相PECVD沉积的方法形成。这种方式下形成的硅氧化物薄膜中含有游离的氢原子，如图5所示，一般在3%-10%之间。
而这些氢原子可能会被金属氧化物半导体层吸收，进而改变金属氧化物半导体层的结构，影响半导体器件的性能。
在本发明的具体实施例中，为了减小这些游离氢原子可能对金属氧化物半导体层的影响，所述形成第一硅氧化物薄膜的步骤具体为：形成第一富硅硅氧化物薄膜，以利用所述第一富硅硅氧化物薄膜中的硅悬挂键吸收形成第一富硅硅氧化物薄膜制作时释放的氢原子。
通过本发明实施例的方法形成的第一富硅硅氧化物薄膜的结构示意图如图6所示，可以发现，这些游离氢原子被硅悬挂键所吸收，形成了稳定的结构，不再会被金属氧化物半导体层吸收，也就不会影响金属氧化物半导体层的性能，进而提高了半导体器件的稳定性。
前面提到，本发明的具体实施例中的第一硅氧化物薄膜可以是第一富硅硅氧化物薄膜（例如第一富硅硅氧化物可以是富硅二氧化硅），也就是说本发明实施例的方法可以直接对该第一富硅硅氧化物薄膜进行稳定化处理，进而在第一富硅硅氧化物薄膜的表面形成稳定结构（例如该稳定结构可以是富氧二氧化硅）。
但本发明实施例中的第一硅氧化物薄膜也可以是在第二富硅硅氧化物薄膜之上形成的普通硅氧化物薄膜（例如普通硅氧化物可以是二氧化硅），进而对该普通硅氧化物薄膜进行稳定化处理。这种方式下，本发明实施例的半导体器件的制备方法实际上包括：
形成第二富硅硅氧化物薄膜（例如第二富硅硅氧化物可以是富硅二氧化硅）；
在第二富硅硅氧化物薄膜上形成所述第一硅氧化物薄膜（例如第一硅氧化物可以是二氧化硅）；
对所述第一硅氧化物薄膜进行稳定化处理，利用能够与所述第一硅氧化物薄膜中的硅悬挂键结合的填充原子（例如填充原子可以是氧原子）来填充所述第一硅氧化物薄膜中的硅悬挂键，进而在第一硅氧化物薄膜的表面形成稳定结构（例如该稳定结构可以是富氧二氧化硅）。具体地，所述半导体器件的制备方法包括：形成富硅二氧化硅薄膜；
在富硅二氧化硅薄膜上形成二氧化硅薄膜；
对所述二氧化硅薄膜进行稳定化处理，利用能够与二氧化硅薄膜中的硅悬挂键结合的氧原子来填充二氧化硅薄膜中的硅悬挂键，进而在二氧化硅薄膜的表面形成具有稳定结构的富氧二氧化硅。
本发明实施例同时还提供一种半导体器件，包括相邻接的绝缘层和金属氧化物半导体层，所述绝缘层包括第一硅氧化物薄膜，所述第一硅氧化物薄膜的部分硅上结合有稳定化处理时加入的填充原子。
具体地，所述第一硅氧化物薄膜可以是二氧化硅，所述稳定化处理加入的填充原子可以是氮（N）、氢（H）、氧（O）；以填充原子是氧为例，这样在二氧化硅表面形成的是稳定的富氧二氧化硅。
所述第一硅氧化物薄膜为第一富硅硅氧化物薄膜（例如第一富硅硅氧化物可以是富硅二氧化硅），所述填充原子（所述填充原子可以是H、N、O）为对所述第一富硅硅氧化物薄膜进行稳定化处理时加入的原子。
所述绝缘层还包括第二富硅硅氧化物薄膜（例如第二富硅硅氧化物可以是富硅二氧化硅），所述第一硅氧化物薄膜（例如第一硅氧化物可以是二氧化硅）形成于所述第二富硅硅氧化物薄膜之上。以填充原子是氧为例，此时所述第一硅氧化物薄膜的表面形成有稳定化处理时形成的具有稳定结构的薄膜（例如该具有稳定结构的薄膜可以是富氧二氧化硅薄膜）。
所述填充原子为氧原子。
所述半导体器件为薄膜晶体管。
所述绝缘层为所述薄膜晶体管的栅绝缘层或刻蚀阻挡层或平坦层。
之前提到，本发明实施例中，该半导体器件可以是TFT，下面以上述的工艺及TFT应用于液晶显示的阵列基板为例作一个更加详细的说明。
高级超维场转换技术（Advanced Super Dimension Switch）显示面板中，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，在提高液晶工作效率的同时增大了透光效率。
下面就对使用本发明实施例方法的阵列基板的制作过程说明如下，包括：
步骤S1、在透明基板1上，采用溅射或热蒸发的方法形成剧具有一定厚度（如2000～5000）的栅金属薄膜。栅金属薄膜可以选用Cr、W、Ti、Ta、Mo等金属中的一种或多种形成，栅金属薄膜可以是单层结构，也可以是多层结构。
步骤S2，通过一次构图工艺形成如图7a所示栅极2和栅极扫描线（图中未示出）；
步骤S3，在图7a所示的基板上形成具有一定厚度（如2000～5000）的栅绝缘层3，如图7b所示。
栅绝缘层3可以通过PECVD方法形成。
在本发明的具体实施例中，该栅绝缘层3可以是单层的硅氧化物层，也可以是从上往下的硅氧化物层和氮化硅层的双层结构，还可以是从上往下的硅氧化物层（对应的反应气体为N2O和SiH4）、氮氧化硅层（对应的反应气体为N2O、SiH4、NH3和N2）和氮化硅层（对应的反应气体为SiH4、NH3和N2，或者SiH2Cl2、NH3和N2）的三层结构。
而在本发明具体实施例中，该硅氧化物层可以是单层结构，也可以是双层结构。
硅氧化物层为双层结构时，首先形成更接近透明基板1的富硅硅氧化物层，其中含有大量的硅悬挂键，以吸收制作利用N2O和SiH4制作硅氧化物层出现的氢原子，避免氢原子对后续的金属氧化物半导体层的影响。
富硅硅氧化物层中硅悬挂键的数量可以通过调整气体的反应比来控制，形成富硅硅氧化物层时，N2O和SiH4的比例应该大于50:1，但同时考虑到富硅硅氧化物层的绝缘性能，N2O和SiH4的比例应该要小于100:1。
然后通过稳定化处理，使得初步形成的富硅硅氧化物层的表面改性，向其中的硅悬挂键补充氧原子（其过程已经在之前进行了详细描述，在此不再重复），使得初步形成的富硅硅氧化物层的上部成为富氧硅氧化物层，得到两层结构。
最后通过退火工艺进一步稳定富氧硅氧化物层的Si-O键。
另外，硅氧化物层的双层结构也可以是先形成一层富硅硅氧化物层，接着在富硅硅氧化物层上形成一层硅氧化物层，之后对硅氧化物层进行表面稳定化处理，在硅氧化物层表面形成稳定的富氧硅氧化物层；硅氧化物层的单层结构为直接在基板上形成一层硅氧化物层，在硅氧化物层表面稳定化处理后形成富氧硅氧化物层。上述的富氧硅氧化层可以防止硅氧化物层夺取金属氧化物半导体层的氧，影响薄膜晶体管的性能，这样保证了薄膜晶体管的稳定性。
步骤S4，形成具有一定厚度（如50～1000）的金属氧化物半导体薄膜，然后通过一次光刻工艺，形成金属氧化物半导体层5，如图7b所示；
本步骤中，可以通过溅射方法形成金属氧化物半导体薄膜5，金属氧化物半导体薄膜5可以利用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物形成；
步骤S5，在图7b所示的基板上形成具有一定厚度（如500～3000）的刻蚀阻挡层薄膜，并对刻蚀阻挡层薄膜4进行构图，形成漏电极接触过孔6和源电极接触过孔7，如图7c所示；
在本发明的具体实施例中，该刻蚀阻挡层薄膜4可以是单层的硅氧化物层，也可以是从上往下的硅氧化物层和氮化硅层的双层结构，还可以是从上往下的硅氧化物层（对应的反应气体为N2O和SiH4）、氮氧化硅层（对应的反应气体为N2O、SiH4、NH3和N2）和氮化硅层（对应的反应气体为SiH4、NH3和N2，或者SiH2Cl2、NH3和N2）的三层结构。
而在本发明具体实施例中，该硅氧化物层可以是单层结构，也可以是双层结构。
硅氧化物层为双层结构时，首先形成更接近透明基板1的富硅硅氧化物层，其中含有大量的硅悬挂键，以吸收制作利用N2O和SiH4制作硅氧化物层出现的氢原子，避免氢原子对后续的金属氧化物半导体层的影响。
富硅硅氧化物层中硅悬挂键的数量可以通过调整气体的反应比来控制，形成富硅硅氧化物层时，N2O和SiH4的比例应该大于50:1，但同时考虑到富硅硅氧化物层的绝缘性能，N2O和SiH4的比例应该要小于100:1。
然后通过稳定化处理，使得初步形成的富硅硅氧化物层的表面改性，向其中的硅悬挂键补充氧原子（其过程已经在之前进行了详细描述，在此不再重复），使得初步形成的富硅硅氧化物层的上部成为富氧硅氧化物层，得到两层结构。
最后通过退火工艺进一步稳定富氧硅氧化物层的Si-O键。
当然，该刻蚀阻挡层4也可以使用其他的材料制作，如Al2O3等，在此不一一说明。
步骤S6，在图7c所示的基板上形成具有一定厚度（如100～2000）的透明导电薄膜，并通过构图工艺形成透明公用电极8，如图7d所示；
透明导电薄膜可以是ITO或者IZO，或者其他的透明金属氧化物；
步骤S7，在图7d所示的基板上形成的源漏金属薄膜，并通过构图工艺形成漏电极9、源电极10以及数据扫描线(图中未示出)，如图7e所示；
源漏金属薄膜可以选用Cr、W、Ti、Ta、Mo等金属或合金，也可以是单层结构或多层结构。通过一次光刻工艺形成漏电极9、源电极10以及数据扫描线。
步骤S8，在图7e所示的基板上形成具有一定厚度（如2000～10000）平坦层11，如图7f所示；
平坦层11和之前的栅绝缘层3和刻蚀保护层4相同，在此不重复描述。
步骤S9、在图7f所示的基板上形成具有一定厚度（如300～1500）透明导电薄膜，并通过光刻工艺形成像素电极12，如图7g所示。
形成透明导电薄膜可以通过溅射或热蒸发等各种方式实现。
透明导电薄膜可以使用ITO、IZO、或其他透明金属氧化物形成。
至此，阵列基板的制作基本完成。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种半导体器件的制备方法，所述半导体器件包括相邻接的绝缘层和金属氧化物半导体层，其特征在于，所述绝缘层通过如下步骤形成：
形成第一硅氧化物薄膜；
对所述第一硅氧化物薄膜进行稳定化处理，利用能够与所述第一硅氧化物薄膜中的硅悬挂键结合的填充原子来填充所述第一硅氧化物薄膜中的硅悬挂键，其中，所述填充原子为氧原子。
2.根据权利要求1所述的制备方法，其特征在于，所述对所述第一硅氧化物薄膜进行稳定化处理的步骤中，包括利用含氧等离子体对所述第一硅氧化物薄膜进行等离子体处理的步骤。
3.根据权利要求2所述的制备方法，其特征在于，所述含氧等离子体为O2等离子体或N2O等离子体。
4.根据权利要求2所述的制备方法，其特征在于，所述对所述第一硅氧化物薄膜进行稳定化处理的步骤中，还包括等离子体处理之后的在氧化性气氛下的退火处理步骤。
5.根据权利要求1-4中任意一项所述的制备方法，其特征在于，所述半导体器件为薄膜晶体管。
6.根据权利要求5所述的制备方法，其特征在于，所述绝缘层为所述薄膜晶体管的栅绝缘层或刻蚀阻挡层或平坦层。
7.根据权利要求6所述的制备方法，其特征在于，所述形成第一硅氧化物薄膜的步骤具体为：形成第一富硅硅氧化物薄膜，以利用所述第一富硅硅氧化物薄膜中的硅悬挂键吸收形成所述第一富硅硅氧化物薄膜制作时释放的氢原子。
8.根据权利要求7所述的制备方法，其特征在于，形成第一富硅硅氧化物薄膜中，N2O和SiH4的比例大于50:1，但小于100:1。
9.根据权利要求1所述的制备方法，其特征在于，还包括：
形成第二富硅硅氧化物薄膜；
所述第一硅氧化物薄膜形成于所述第二富硅硅氧化物薄膜之上。
10.一种半导体器件，包括相邻接的绝缘层和金属氧化物半导体层，其特征在于，所述绝缘层包括第一硅氧化物薄膜，所述第一硅氧化物薄膜的部分硅上结合有稳定化处理时加入的填充原子，其中，所述填充原子为氧原子。
11.根据权利要求10所述的半导体器件，其特征在于，所述第一硅氧化物薄膜为第一富硅硅氧化物薄膜，所述填充原子为对所述第一富硅硅氧化物薄膜进行稳定化处理时加入的原子。
12.根据权利要求10所述的半导体器件，其特征在于，所述绝缘层还包括第二富硅硅氧化物薄膜，所述第一硅氧化物薄膜形成于所述第二富硅硅氧化物薄膜之上。
13.根据权利要求10-12中任意一项所述的半导体器件，其特征在于，所述半导体器件为薄膜晶体管。
14.根据权利要求13所述的半导体器件，其特征在于，所述绝缘层为所述薄膜晶体管的栅电极的栅绝缘层或刻蚀阻挡层或平坦层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310752120.2A CN103730373B (zh) | 2013-12-31 | 2013-12-31 | 一种半导体器件的制备方法及半导体器件 |
| PCT/CN2014/082218 WO2015101011A1 (zh) | 2013-12-31 | 2014-07-15 | 一种半导体器件的制备方法及半导体器件 |
| US14/436,309 US9647127B2 (en) | 2013-12-31 | 2014-07-15 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310752120.2A CN103730373B (zh) | 2013-12-31 | 2013-12-31 | 一种半导体器件的制备方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730373A CN103730373A (zh) | 2014-04-16 |
| CN103730373B true CN103730373B (zh) | 2016-09-07 |
Family
ID=50454394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310752120.2A Active CN103730373B (zh) | 2013-12-31 | 2013-12-31 | 一种半导体器件的制备方法及半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9647127B2 (zh) |
| CN (1) | CN103730373B (zh) |
| WO (1) | WO2015101011A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730373B (zh) | 2013-12-31 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种半导体器件的制备方法及半导体器件 |
| CN104269355A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 处理氧化硅的方法,薄膜晶体管的制造方法及薄膜晶体管 |
| CN104637792A (zh) * | 2015-02-12 | 2015-05-20 | 武汉新芯集成电路制造有限公司 | 一种改善光刻胶剥离缺陷的方法 |
| CN105097902A (zh) * | 2015-06-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 |
| CN107170835B (zh) * | 2017-07-07 | 2020-08-21 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1713398A (zh) * | 2004-06-24 | 2005-12-28 | 台湾积体电路制造股份有限公司 | 可降低启始电压偏移的薄膜晶体管结构及其制造方法 |
| US7087507B2 (en) * | 2004-05-17 | 2006-08-08 | Pdf Solutions, Inc. | Implantation of deuterium in MOS and DRAM devices |
| CN101523574A (zh) * | 2006-09-29 | 2009-09-02 | 东京毅力科创株式会社 | 等离子体氧化处理方法、存储介质和等离子体处理装置 |
| CN102592974A (zh) * | 2012-03-20 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种高k介质薄膜的制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4408653B2 (ja) * | 2003-05-30 | 2010-02-03 | 東京エレクトロン株式会社 | 基板処理方法および半導体装置の製造方法 |
| US7767588B2 (en) * | 2006-02-28 | 2010-08-03 | Freescale Semiconductor, Inc. | Method for forming a deposited oxide layer |
| US8524616B2 (en) | 2008-11-12 | 2013-09-03 | Microchip Technology Incorporated | Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control |
| KR101847656B1 (ko) | 2009-10-21 | 2018-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2011132529A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011132591A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011132556A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9553195B2 (en) * | 2011-06-30 | 2017-01-24 | Applied Materials, Inc. | Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation |
| KR101912888B1 (ko) * | 2011-10-07 | 2018-12-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 |
| JP6059566B2 (ja) * | 2012-04-13 | 2017-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP6285150B2 (ja) * | 2012-11-16 | 2018-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103165471A (zh) | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
| CN103681696A (zh) | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种电极引出结构、阵列基板以及显示装置 |
| CN103730373B (zh) | 2013-12-31 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种半导体器件的制备方法及半导体器件 |
-
2013
- 2013-12-31 CN CN201310752120.2A patent/CN103730373B/zh active Active
-
2014
- 2014-07-15 US US14/436,309 patent/US9647127B2/en active Active
- 2014-07-15 WO PCT/CN2014/082218 patent/WO2015101011A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7087507B2 (en) * | 2004-05-17 | 2006-08-08 | Pdf Solutions, Inc. | Implantation of deuterium in MOS and DRAM devices |
| CN1713398A (zh) * | 2004-06-24 | 2005-12-28 | 台湾积体电路制造股份有限公司 | 可降低启始电压偏移的薄膜晶体管结构及其制造方法 |
| CN101523574A (zh) * | 2006-09-29 | 2009-09-02 | 东京毅力科创株式会社 | 等离子体氧化处理方法、存储介质和等离子体处理装置 |
| CN102592974A (zh) * | 2012-03-20 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种高k介质薄膜的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015101011A1 (zh) | 2015-07-09 |
| US20160013318A1 (en) | 2016-01-14 |
| CN103730373A (zh) | 2014-04-16 |
| US9647127B2 (en) | 2017-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6495979B2 (ja) | 半導体装置 | |
| CN103730373B (zh) | 一种半导体器件的制备方法及半导体器件 | |
| CN103325841B (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
| US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
| KR100857455B1 (ko) | 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법 | |
| WO2007091405A1 (ja) | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 | |
| CN103887343A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2013139120A1 (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN104022044B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104701328B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN110098261A (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| TWI508183B (zh) | 形成含氧半導體薄膜電晶體之方法 | |
| WO2014040305A1 (zh) | 薄膜晶体管主动装置 | |
| CN110061064A (zh) | 一种薄膜晶体管及其制作方法、显示基板、面板、装置 | |
| EP3291304B1 (en) | Oxide semiconductor thin film, thin-film transistor, and preparation method and device | |
| CN105870201B (zh) | Tft器件结构及其制作方法 | |
| CN107527946A (zh) | 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 | |
| Cho et al. | Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process | |
| KR101800803B1 (ko) | 식각액 및 전자소자 제조방법 | |
| CN108780756A (zh) | 用于制造场效应晶体管的方法 | |
| KR101876011B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| Li et al. | High-performance back-channel-etch thin-film transistors with zinc tin oxide as barrier layer via spray coating | |
| CN203134811U (zh) | 薄膜晶体管、阵列基板和显示装置 | |
| KR101389451B1 (ko) | 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |