CN102683189A - 一种金属栅极及mos晶体管的形成方法 - Google Patents

Abstract

一种金属栅极及MOS晶体管形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有氧化硅层；在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；在氮化硅层上形成层间介质层；研磨所述层间介质层至露出氮化硅层；去除预定厚度的氮化硅层；研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；去除多晶硅栅极及牺牲氧化层，形成沟槽；向沟槽内填充满金属层，形成金属栅极。本发明的形成方法，可以防止金属层研磨时发生金属残留或金属桥的问题，提高半导体器件的稳定性和可靠性。

Description

一种金属栅极及MOS晶体管的形成方法

技术领域

本发明涉及半导体制造工艺，特别是一种金属栅极及MOS晶体管的形成方法。

背景技术

在半导体器件制造中，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的以二氧化硅为材料栅极介质层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k：k值大于等于10)的介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。

现有制备金属栅极的方法，常见的有如美国专利US20100109088中介绍的一种制造方法：先在衬底上利用浅沟槽隔离技术定义出有源区，接着用硬掩膜定义出pFET有源区，并对pFET有源区进行刻蚀。在刻蚀区域外延生长一层SiGe，至与衬底表面平齐。去除硬掩膜，然后在衬底上形成栅材料层。图形化处理，并形成金属栅极堆叠。对有源区进行离子植入，并形成金属栅极堆叠侧墙(spacers)，最后在衬底上形成源极和漏极。

图1至图4显示了另一种制备金属栅极的方法。参考图1，在半导体衬底1上依次形成牺牲氧化层2和多晶硅栅极3；在多晶硅栅极3两侧形成氧化硅层4；在半导体衬底1上形成氮化硅层5，所述氮化硅层5覆盖多晶硅栅极3和氧化硅层4；在所述半导体衬底1上形成层间介质层6，所述层间介质层6覆盖氮化硅层5。

如图2所示，研磨层间介质层6至露出氮化硅层5。

如图3所示，研磨氮化硅层5至露出多晶硅栅极3。

如图4所示，去除多晶硅栅极3和牺牲氧化层2，形成沟槽。

如图5所示，向沟槽内填充满金属层7并平坦化金属层7，形成金属栅极。

继续参考图5，现有工艺形成的金属栅极，会在层间介质层6表面残留有金属层7，使后续形成的半导体器件发生短路现象，降低了半导体器件的电性能。

发明内容

本发明解决的问题是提供一种金属栅极及MOS晶体管的形成方法，解决现有工艺中形成金属栅极时发生金属残留而引起半导体器件短路的问题。

为解决上述问题，本发明采用如下技术方案：

一种金属栅极的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层；在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；在氮化硅层上形成层间介质层；研磨所述层间介质层至露出氮化硅层；去除预定厚度的氮化硅层；研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽；向沟槽内填充满金属层，形成金属栅极。

可选的，所述去除预定厚度的氮化硅层的方法为湿法刻蚀法。

可选的，所述湿法刻蚀采用的溶液为浓磷酸，浓度为80～95％，刻蚀速率为：500～1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为20∶1～80∶1。

可选的，所述预定厚度为20～200埃。

可选的，所述层间介质层的材料为含硅氧化物。

可选的，所述牺牲氧化层的材料为含硅氧化物。

可选的，形成所述牺牲氧化层的方法为炉管热氧化法。

可选的，所述金属层材料是铝、铜、镍、铬、钨、钛、钛钨、钽或镍铂。

可选的，在形成金属栅极之前还包括：在沟槽内的半导体衬底上形成栅介质层。

可选的，所述栅介质层的材料为高k材料。

可选的，所述高k材料为HfSiO、HfZrO和HfLaO中的一种或其组合。

一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层；在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；在多晶硅栅极两侧的半导体衬底内形成源/漏极；在氮化硅层上形成层间介质层；研磨所述层间介质层至露出氮化硅层；去除预定厚度的氮化硅层；研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽；向沟槽内填充满金属层，形成金属栅极。

与现有技术相比，本发明具有以下优点：

通过先去除预定厚度的氮化硅层，再对研磨所述氮化硅层至露出多晶硅栅极，使得氮化硅层与氧化硅层和层间介质层顶部齐平。后续对金属层进行化学机械抛光(CMP)形成金属栅极的过程中，该方法能够将层间介质层和氧化硅层上的金属层完全去除，从而有效防止了由于层间介质层低于氮化硅层与氧化硅层，而使层间介质层上金属层残留，避免了短路现象，提高半导体器件的电性能和可靠性。

附图说明

图1至图5为现有工艺形成金属栅极的具体流程示意图；

图6为本发明形成金属栅极及MOS晶体管的具体实施例流程图；

图7至图13为本发明形成金属栅极实施例示意图；

图14至图20为本发明形成MOS晶体管的实施例示意图。

具体实施方式

发明人发现现有工艺制作金属栅极时，如图2所示，在研磨层间介质层6至露出氮化硅层5的过程中，由于研磨液对氮化硅层5和层间介质层6的研磨速率不一样，因此，在完全去除氮化硅层5上的层间介质层6时，氮化硅层5周围的层间介质层6会被过研磨，使得氮化硅层5月层间介质层6的表面不在同一平面，即层间介质层6出现凹陷；如图3所示，当改换研磨液对氮化硅层5继续研磨至露出多晶硅栅极3，这种时凹陷仍无法消除，从而导致后续金属栅极形成时，金属层在层间介质层上产生残留，引起半导体器件电性能问题。

针对上述问题，发明人经过仔细的分析研究，提出了本发明的方案，具体如图6所示：

步骤S11：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层。步骤S12：在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极。步骤S13：在氮化硅层上形成层间介质层。步骤S14：研磨所述层间介质层至露出氮化硅层。步骤S15：去除预定厚度的氮化硅层。步骤S16：研磨所述氮化硅层至露出多晶硅栅极。步骤S17，去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽。步骤S18，向沟槽内填充满金属层，形成金属栅极。

发明人提供的方案是通过在研磨去除多晶硅栅极上的氮化硅层时，先去除预定厚度的氮化硅层，使氮化硅层与层间介质层的顶部接近齐平；然后再对氮化硅层进行研磨，完全去除多晶硅栅极表面的氮化硅层，使得去除多晶硅栅极表面的氮化硅层后，层间介质层和多晶硅栅极与氮化硅层顶部齐平。在后续对金属层进行化学机械抛光(CMP)形成金属栅极时，层间介质层和氮化硅层上的金属层能够被完全去除，从而有效防止了金属层残留而导致的短路现象，提高半导体器件的电性能和可靠性。

下面结合附图对本发明的具体实施方式做详细的说明。

第一实施例

图7至图13为本发明形成金属栅极的实施例示意图。如图7所示，提供半导体衬底100；在所述半导体衬底100上依次形成有牺牲氧化层102和多晶硅栅极104。具体形成多晶硅栅极104的工艺如下：在牺牲氧化层102上形成多晶硅层，在所述多晶硅层上形成第一光刻胶层(未示出)，经过曝光显影后，定义出栅极图形；以所述第一光刻胶层为掩膜，沿栅极图形刻蚀多晶硅层和牺牲氧化层至露出半导体衬底100，形成多晶硅栅极104。

本实施例中，所述牺牲氧化层102的材料为含硅氧化物，是采用炉管热氧化的方法形成。

如图8所示，在所述多晶硅栅极104两侧的半导体衬底100上形成氧化硅层106；在半导体衬底100上形成覆盖多晶硅栅极104和氧化硅层106的氮化硅层108；在氮化硅层108上形成覆盖多晶硅栅极104和氧化硅层106的层间介质层110。具体形成上述膜层的工艺如下：用化学气相沉积法在半导体衬底100上形成包围多晶硅栅极104的氧化硅层106；采用回蚀法刻蚀氧化硅层106，去除半导体衬底100上的氧化硅层106，保留多晶硅栅极104两侧的氧化硅层106；用化学气相沉积法在半导体衬底100上形成覆盖多晶硅栅极104和氧化硅层106的氮化硅层108；在氮化硅层108上形成覆盖多晶硅栅极104和氧化硅层106的层间介质层110。

本实施例中，所述层间介质层108的材料为含硅氧化物，形成所述层介质层108的方法为高密度等离子(HDP：high density plasma)生长方法或高深宽比(HARP：high aspect ratio process)生长方法。

如图9所示，研磨所述层间介质层110至露出氮化硅层108。

本实施例中，采用化学机械研磨法研磨所述层间介质层110至露出氮化硅层108。由于该步骤中采用的研磨液对层间介质层110的研磨速率比对氮化硅层108的研磨速率快，因此，当完全去除氮化硅层108表面的层间介质层110时，层间介质层110的表面会比氮化硅层108表面略低，即层间介质层110出现凹陷。

如图10所示，去除预定厚度的氮化硅层108，使氮化硅层108与层间介质层110的顶部接近齐平。

本实施例中，所述预定厚度为20～200埃。

本实施例中，去除预定厚度的氮化硅层108所采用的方法为湿法刻蚀法，采用的溶液为浓磷酸，浓度为80～95％，刻蚀温度为160～170℃，刻蚀速率为：500～1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为20∶1～80∶1。

如图11所示，研磨氮化硅层108至露出多晶硅栅极104，使氮化硅层108与多晶硅栅极104和层间介质层110顶部齐平。

本实施例中，研磨氮化硅层108采用化学机械研磨法，研磨液选用二氧化硅为研磨颗粒的研磨液或者氧化铈为研磨颗粒的研磨液，研磨氮化硅层和层间介质层的速率比为1∶1～3∶1。

结合图10和图11可知，由于先去除预定厚度的氮化硅层108，使氮化硅层108与层间介质层110的顶部接近齐平；再采用化学机械研磨法研磨氮化硅层108，所述研磨氮化硅层108比研磨层间介质层110的速率高，使得完全去除多晶硅栅极104和氧化硅层106表面上的氮化硅层108时，氮化硅层108与多晶硅栅极104和层间介质层110顶部齐平。

如图12所示，去除多晶硅栅极104和牺牲氧化层102，形成沟槽。

本实施例中，去除多晶硅栅极104采用干法刻蚀法，选用的气体为氯气、氟气或溴化氢。

如图13所示，在沟槽内形成栅介质层112和金属栅极114。

本实施例中，在沟槽内形成栅介质层112和金属栅极114的具体形成工艺如下：在沟槽底部的半导体衬底上形成栅介质层112；然后，在层间介质层110上形成金属层，所述金属层填充满沟槽；用化学机械研磨法研磨金属层至露出层间介质层110表面，形成金属栅极114。

作为另一实例，在形成完栅介质层112后还可以形成以TiN、TaN、TiAl、Ti为材料的扩散阻挡层，防止后续形成的金属栅极114的金属离子扩散至层间介质层110中。

本实施例中，所述栅介质层112为高k材料，具体可以选自HfSiO、HfZrO，HfLaO，HfO₂的一种或其组合。形成栅介质层112的方法为等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、化学气相沉积(CVD)或物理气相沉积(PVD)。

本实施例中，金属栅极114的材料可以是铝、铜、镍、铬、钛、钛钨、钽和镍铂中的一种或其组合。金属栅极114的形成也采用常规的沉积工艺处理，如等离子体增强化学气相沉积(PECVD)、蒸发、化学溶液沉积及原子层沉积(ALD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、或物理气相沉积(PVD)。

本实施例中，由于在研磨去除多晶硅栅极104上的氮化硅层108时，先去除预定厚度的氮化硅层108，减小氮化硅层108表面比层间介质层110表面的高度差；然后再对氮化硅层108进行研磨，使得完全去除多晶硅栅极104表面的氮化硅层108时，层间介质层110和多晶硅栅极104与氮化硅层108顶部齐平。在后续对金属层进行化学机械抛光(CMP)形成金属栅极114时，层间介质层110和氮化硅层108上的金属层能够被完全去除，从而有效防止了金属层残留而导致的短路现象，提高半导体器件的电性能和可靠性。

第二实施例

图14至图20为本发明形成MOS晶体管的实施例示意图。

如图14所示，提供半导体衬底200，在所述半导体衬底200上依次形成有牺牲氧化层202和多晶硅栅极204；在多晶硅栅极204两侧的半导体衬底200内形成有浅掺杂区206。

具体形成上述膜层的工艺如下：用热氧化法在半导体衬底200上形成一层牺牲氧化层202，在牺牲氧化层202上形成第一光刻胶层(未示出)；经过曝光显影，定义出n阱或p阱图形；以第一光刻胶层为掩膜，采用离子注入法对半导体衬底200进行掺杂，形成MOS阱(未示出)；去除第一光刻胶层，在牺牲氧化层202上形成多晶硅层；在多晶硅层上形成第二光刻胶层(未示出)，经曝光显影，定义出栅极图形；沿栅极图形刻蚀多晶硅层和牺牲氧化层202至露出半导体衬底200，形成多晶硅栅极204；然后，以多晶硅栅极204为掩膜，向半导体衬底200内进行离子注入，形成浅掺杂区206。

如图15所示，在多晶硅栅极204两侧的半导体衬底200上形成氧化硅层208；在半导体衬底200上形成覆盖多晶硅栅极204和氧化硅层208的氮化硅层210；以多晶硅栅极204及氧化硅层208为掩膜，向两侧的半导体衬底200内注入离子，形成源极214、漏极215和浅掺杂漏区212(LDD)，所述源极214和漏极215的掺杂深度比浅掺杂漏区212的掺杂深度深。继续参考图15，在所述半导体衬底200上形成覆盖氮化硅层210的层间介质层216。具体形成上述膜层的工艺如第一实施例所述。

如图16所示，研磨层间介质层216至露出氮化硅层210。

本实施例中，由于采用的研磨液对层间介质层216的研磨速率比对氮化硅层210的研磨速率快，因此，当完全去除氮化硅层210表面的层间介质层216时，氮化硅层210周围的层间介质层216的表面会比氮化硅层210表面略低，即层间介质层216出现凹陷。

如图17所示，去除预定厚度的氮化硅层210，所述预定厚度为20～200埃。

本实施例中，去除预定厚度氮化硅层210的方法如第一实施例所述。

如图18所示，用化学机械研磨法研磨氮化硅层210至露出多晶硅栅极204，使氮化硅层210与多晶硅栅极204和层间介质层216顶部齐平。

本实施例中，化学机械研磨法采用研磨液为二氧化硅为研磨颗粒的研磨液或者氧化铈为研磨颗粒的研磨液，所述研磨液研磨氮化硅层和层间介质层的速率比为1∶1～3∶1。

结合图17和图18可知，由于先去除预定厚度的氮化硅层210，使氮化硅层210与层间介质层216的顶部接近齐平；再采用化学机械研磨法研磨氮化硅层210，由于所述研磨氮化硅层210比研磨层间介质层216的速率高，使得完全去除多晶硅栅极204和氧化硅层208表面上的氮化硅层210时，氮化硅层210与多晶硅栅极204和层间介质层216顶部齐平。

如图19所示，去除多晶硅栅极204和牺牲氧化层202至露出半导体衬底200，形成沟槽。

本实施例中，去除牺牲氧化层202采用湿法刻蚀法，如用添加氟化铵为缓冲剂的氢氟酸溶液，在温度为30～40℃时进行刻蚀。

如图20所示，在沟槽内形成栅介质层218和金属栅极220。具体形成工艺如第一实施例所述。

作为另一实例，在形成完栅介质层218后还可以形成以TiN、TaN、TiAl、Ti为材料的扩散阻挡层，防止后续形成的金属栅极220的金属离子扩散至层间介质层216中。

本实施例中，所述栅介质层218为高k材料，具体可以选自HfSiO、HfZrO，HfLaO，HfO₂的一种或其组合。

本实施例中，金属栅极220的材料可以是铝、铜、镍、铬、钛、钛钨、钽和镍铂中的一种或其组合。

本实施例中，由于在研磨去除多晶硅栅极204上的氮化硅层210时，先去除预定厚度的氮化硅层210，减小氮化硅层210表面比层间介质层216表面的高度差；然后再对氮化硅层210进行研磨，使得在完全去除多晶硅栅极204表面的氮化硅层210时，层间介质层216和多晶硅栅极204与氮化硅层210顶部齐平。在后续对金属层进行化学机械抛光(CMP)形成金属栅极220时，层间介质层216和氮化硅层210上的金属层能够被完全去除，从而避免发生金属残留、金属桥接的问题，提高半导体器件的电性能和可靠性。本发明的形成方法相比现有工艺，仅是增加一道常规的氮化硅层刻蚀工艺，不需要对现有制程进行较大改动，有利于在现有工艺中引入应用。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动和修改，因此本发明的保护范围应当以权力要求所限定的范围为准。

Claims (12)

1.一种金属栅极的形成方法，其特征在于，包括以下步骤：

提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层；

在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；

在氮化硅层上形成层间介质层；

研磨所述层间介质层至露出氮化硅层；

去除预定厚度的氮化硅层；

研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；

去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽；

向沟槽内填充满金属层，形成金属栅极。

2.根据权利要求1所述的形成方法，其特征在于，所述去除预定厚度的氮化硅层的方法为湿法刻蚀法。

3.根据权利要求2所述的形成方法，其特征在于，所述湿法刻蚀采用的溶液为浓磷酸，浓度为80～95％，刻蚀速率为：500～1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为20∶1～80∶1。

4.根据权利要求1所述的形成方法，其特征在于，所述预定厚度为20～200埃。

5.根据权利要求1所述的形成方法，其特征在于，所述层间介质层的材料为含硅氧化物。

6.根据权利要求1所述的形成方法，其特征在于，所述牺牲氧化层的材料为含硅氧化物。

7.根据权利要求1所述的形成方法，其特征在于，形成所述牺牲氧化层的方法为炉管热氧化法。

8.根据权利要求1所述的形成方法，其特征在于，所述金属层材料是铝、铜、镍、铬、钨、钛、钛钨、钽或镍铂。

9.根据权利要求1所述的形成方法，其特征在于，在形成金属栅极之前还包括：在沟槽内的半导体衬底上形成栅介质层。

10.根据权利要求9所述的形成方法，其特征在于，所述栅介质层的材料为高k材料。

11.根据权利要求10所述的形成方法，其特征在于，所述高k材料为HfSiO、HfZrO和HfLaO中的一种或其组合。

12.一种MOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层；

在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；

在多晶硅栅极两侧的半导体衬底内形成源/漏极；

在氮化硅层上形成层间介质层；

研磨所述层间介质层至露出氮化硅层；

去除预定厚度的氮化硅层；

研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；

去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽；

向沟槽内填充满金属层，形成金属栅极。

Images