CN104681490A - Cmos晶体管的形成方法 - Google Patents

Cmos晶体管的形成方法 Download PDF

Info

Publication number
CN104681490A
CN104681490A CN201310612562.7A CN201310612562A CN104681490A CN 104681490 A CN104681490 A CN 104681490A CN 201310612562 A CN201310612562 A CN 201310612562A CN 104681490 A CN104681490 A CN 104681490A
Authority
CN
China
Prior art keywords
gate dielectric
layer
dielectric material
material layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310612562.7A
Other languages
English (en)
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310612562.7A priority Critical patent/CN104681490A/zh
Publication of CN104681490A publication Critical patent/CN104681490A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种CMOS晶体管的形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，半导体衬底内还形成有浅沟槽隔离结构；在NMOS区域和PMOS区域表面分别形成伪栅结构；在半导体衬底和浅沟槽隔离结构表面形成介质层；去除伪栅结构，在NMOS区域表面形成第一凹槽，在PMOS区域表面形成第二凹槽；形成高K栅介质材料层，所述高K栅介质材料层中掺杂有替位离子，所述替位离子能够填补高K栅介质材料层中的缺陷；对所述高K栅介质材料层进行退火处理，进一步去除所述高K栅介质材料层中的缺陷；形成第一栅极和第二栅极。上述CMOS晶体管的形成方法可以提高高K栅介质层的质量。

Description

CMOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的层间介质层，所述半导体衬底内还形成有位于伪栅结构两侧的源极和漏极，所述层间介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后在层间介质层内形成凹槽；在所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满沟槽，作为晶体管的金属栅极。
现有工艺形成的高K栅介质层中具有较多的缺陷，会影响形成的CMOS晶体管的性能。所以，现有的CMOS晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种CMOS晶体管的形成方法，提高CMOS晶体管的性能。
为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底内还形成有位于所述NMOS区域和PMOS区域之间的浅沟槽隔离结构；在所述NMOS区域和PMOS区域表面分别形成伪栅结构；在所述半导体衬底和浅沟槽隔离结构表面形成介质层，所述介质层的表面与伪栅结构的表面齐平；去除所述伪栅结构，在NMOS区域表面形成第一凹槽，在PMOS区域表面形成第二凹槽；在所述第一凹槽和第二凹槽内壁上以及介质层上形成高K栅介质材料层，所述高K栅介质材料层中掺杂有替位离子，所述替位离子能够填补高K栅介质材料层中的缺陷，降低所述高K栅介质材料层中的缺陷数量；对所述高K栅介质材料层进行退火处理，进一步去除所述高K栅介质材料层中的缺陷；在所述第一凹槽内形成第一栅极，在所述第二凹槽内形成第二栅极。
可选的，使所述高K栅介质材料层内掺杂替位离子的方法为原位掺杂工艺或等离子体注入工艺。
可选的，所述高K栅介质材料层中掺杂的替位离子的浓度为1E14atom/cm3～3E15atom/cm3。
可选的，所述替位离子为F离子。
可选的，还包括，在形成所述高K栅介质材料之前，在所述第一凹槽和第二凹槽内壁表面以及介质层表面形成界面层。
可选的，所述界面层的材料为氧化硅。
可选的，形成所述界面层的方法为热氧化或湿法氧化工艺。
可选的，还包括：对所述高K栅介质材料层进行退火处理的同时，对所述界面层进行退火处理。
可选的，采用原子层沉积工艺形成所述高K栅介质材料层。
可选的，所述高K栅介质材料层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4中的一种或几种。
可选的，所述第一栅极包括位于第一凹槽内的高K栅介质材料层表面的NMOS功函数层和位于所述NMOS功函数层表面并且填充满所述第一凹槽的金属层。
可选的，所述第二栅极包括位于第二凹槽内的高K栅介质材料层表面的PMOS功函数层和位于所述PMOS功函数层表面并且填充满所述第一凹槽的金属层。
可选的，所述伪栅结构包括：位于半导体衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极。
可选的，去除所述伪栅结构的方法包括：采用干法刻蚀工艺去除部分厚度的伪栅极，再采用湿法刻蚀工艺去除剩余的伪栅极。
可选的，采用干法刻蚀工艺去除伪栅极厚度的70%～80%。
可选的，去除所述伪栅结构的方法还包括：采用干法刻蚀工艺去除部分厚度的伪栅介质层，再采用湿法刻蚀工艺去除剩余的伪栅介质层。
可选的，采用干法刻蚀工艺去除伪栅介质层厚度的70%～90%。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在形成的高K栅介质材料层中掺杂有替位离子，所述替位离子可以填补所述高K栅介质层中的缺陷，从而提高后续形成的高K栅介质材料层的性能；并且，在对所述高K栅介质材料层进行替位离子掺杂之后，去除了所述高K栅介质材料层内的部分缺陷，然后，在对所述高K栅介质材料层进行退火处理，进一步去除所述高K栅介质材料层中的缺陷。采用替位离子注入去除了高K栅介质层中的部分缺陷后，可以降低后续退火工艺的热预算，并且，通过替位离子掺杂和退火处理，可以使高K栅介质材料层中的缺陷去除的效果更好。与现有技术，单纯采用热退火工艺去除所述高K栅介质材料层中的缺陷相比，可以避免退火处理对所述高K栅介质材料层的其他电学性能以及晶体管其他部分的性能的影响。
进一步的，所述替位离子可以是F离子。所述F离子可以填充高K栅介质材料中的缺陷位置，与高K栅介质材料的原子之间形成稳定的化学键，减少界面缺陷；并且，所述F离子具有较高的氧化性，可以消除所述高K栅介质材料中的空穴，从而降低所述高K栅介质材料层内的缺陷，提高所述高K栅介质材料层的质量，进而提高形成的CMOS晶体管的性能。
附图说明
图1至图8是本发明的实施例的CMOS晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术中，采用后栅工艺形成的高K栅介质层中具有大量缺陷，会对CMOS晶体管的性能造成较大的影响。
研究发现，前栅工艺中，所述高K栅介质层和栅极形成之后，再形成源极和漏极，在对源极和漏极进行退火的过程中，高K栅介质层同时受到高温退火，使的所述高K栅介质层内的缺陷数量减少。而由于后栅工艺中，所述高K栅介质层在源极、漏极以及介质层之后形成，与前栅工艺相比，后栅工艺中形成的高K栅介质层受到热处理过程较少，进而导致后栅工艺中形成的高K栅介质层中具有大量的缺陷，会影响晶体管性能，特别是NMOS晶体管的正偏压温度系数的稳定性（PBTI）以及PMOS晶体管的功函数的稳定性。
对于上述问题，可以通过对所述高K栅介质层进行高温热处理来降低高K栅介质层中的缺陷，这个过程需要较高的温度和较长的时间才能将所述高K栅介质层中的缺陷去除得较为彻底。但是研究发现，所述较高温度以及长时间的热处理会影响所述高K栅介质层其他方面的性能，例如，可能会引起栅极漏电流等，并且会对晶体管其他部分，例如源漏区、衬底区域的电学性能造成不良的影响。
本发明的实施例，通过首先对高K栅介质层中掺杂替位离子，来填补高K栅介质层中的缺陷位置，从而降低所述高K栅介质层中的缺陷，然后在通过退火处理，进一步降低所述高K栅介质层中的缺陷。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括NMOS区域和PMOS区域，所述半导体衬底100内还形成有位于所述NMOS区域和PMOS区域之间的浅沟槽隔离结构。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底100的材料为硅。
所述浅沟槽隔离结构包括位于沟槽表面的垫氧化层101和位于所述垫氧化层101表面，填充满沟道的隔离层102。
本实施例中，所述NMOS区域和PMOS区域之间通过所述浅沟槽隔离结构隔离。
请参考图2，在所述NMOS区域和PMOS区域表面形成伪栅结构，所述伪栅结构包括位于半导体衬底表面的伪栅介质层201和位于所述伪栅介质层表面的伪栅极301。
形成所述伪栅结构的方法包括：在所述半导体衬底100表面形成伪栅介质材料层和位于所述伪栅介质材料层表面的伪栅极材料层；在所述伪栅极材料层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅介质材料层，形成所述伪栅极301和伪栅介质层201。
所述伪栅极301的材料可以是多晶硅，可以采用化学气相沉积工艺形成所述伪栅极材料层。
所述伪栅介质层201的材料为氧化硅，可以采用氧化工艺、化学气相沉积工艺或原子层沉积工艺形成伪栅介质材料层。
请参考图3，在所述伪栅极301和伪栅介质层201的侧壁表面形成侧墙303；然后，在所述伪栅极301两侧的半导体衬底100的NMOS区域内形成第一源漏区401，在所述伪栅极301两侧的半导体衬底100的PMOS区域内形成第二源漏区402。
所述侧墙303的材料可以是氮化硅或氮化硅-氧化硅的堆叠结构。
在本实施例中，以所述伪栅极301、伪栅介质层201及所述伪栅极301和伪栅介质层201两侧的侧墙303为掩膜，对所述伪栅极301两侧的NMOS区域内进行N型离子注入，并进行退火处理，形成第一源漏区401；以所述伪栅极301、伪栅介质层201及所述伪栅极301和伪栅介质层201两侧的侧墙303为掩膜，对所述伪栅极301两侧的PMOS区域内进行P型离子注入，并进行退火处理，形成第二源漏区401。
在其他实施例中，也可以在形成所述侧墙303之前，以所述伪栅极301为掩膜，分别对所述NMOS区域和PMOS区域内进行轻掺杂离子注入，在形成所述侧墙303后，再在半导体衬底内进行重掺杂离子注入，形成所述第一源漏区401和第二源漏区402，所述轻掺杂离子注入工艺可以降低晶体管的热载流子注入效应和短沟道效应。
在其他实施例中，还可以以所述伪栅极301、伪栅介质层201为掩膜，对所述伪栅极301两侧的半导体衬底100的NMOS区域进行刻蚀形成沟槽，并在沟槽内利用外延工艺填充满碳化硅材料，形成第一源漏区401；以所述伪栅极301、伪栅介质层201为掩膜，对所述伪栅极301两侧的半导体衬底100的PMOS区域进行刻蚀形成沟槽，并在沟槽内利用外延工艺填充满锗硅材料，形成第二源漏区402。在其他实施例中，也可以形成所述锗硅材料或碳化硅材料后，利用离子注入工艺在所述锗硅材料或碳化硅材料中掺杂有杂质离子。利用所述锗硅材料或碳化硅材料形成源区和漏区会对晶体管沟道区的晶格产生应力作用，有利于提高沟道区载流子的迁移速率，提高晶体管的电学性能。
请参考图4，在所述半导体衬底100和浅沟槽隔离结构表面形成阻挡层600和位于所述阻挡层600表面的介质层700，所述介质层700的表面与伪栅极301的表面齐平。
所述阻挡层600的材料为氮化硅，采用化学气相沉积工艺形成所述阻挡层303，所述阻挡层600覆盖半导体衬底100及侧墙303，所述阻挡层600作为后续刻蚀形成第一源漏区401和第二源漏区402表面的通孔时的阻挡层。所述阻挡层600还可以具有应力，所述阻挡层600下方的晶体管为NMOS晶体管时，所述阻挡层600具有拉伸应力，所述阻挡层600下方的晶体管为PMOS晶体管时，所述阻挡层600具有压缩应力。
所述介质层700的材料为氧化硅、掺磷氧化硅、掺硼氧化硅等介质材料，也可以为低K介质材料或超低K介质材料，例如无定形碳、含硅气凝胶等。可以采用化学气相沉积工艺形成所述介质层700。后续可以在所述介质层700内形成连接NMOS晶体管的第一源漏区401和PMOS晶体管的第二源漏区402的金属插塞。
具体的，形成所述阻挡层600和介质层700的方法包括：在所述半导体衬底100表面、侧墙300表面以及伪栅极301的顶部表面形成阻挡材料层；在所述阻挡材料层表面形成介质材料层；以所述伪栅极301为停止层，采用化学机械掩膜工艺，对所述介质材料层和阻挡材料层进行平坦化，形成阻挡层600和介质层700，使所述介质层700的表面与伪栅极301的表面齐平。
请参考图5，去除所述伪栅结构，在NMOS区域表面形成第一凹槽701，在PMOS区域表面形成第二凹槽702。
去除所述伪栅结构包括：去除所述伪栅极301和去除所述伪栅介质层201。
本发明的一个实施例中，采用湿法刻蚀工艺去除所述伪栅极301（请参考图4）。选择具有较高选择比的四甲基氢氧化氨(TMAH)溶液作为刻蚀剂，所述TMAH溶液的体积浓度为10%～30%。在本发明的其他实施例中，所述刻蚀溶液可以是KOH溶液。
在本发明的另一个实施例中，也可以采用干法刻蚀工艺去除所述伪栅极301（请参考图4）。干法刻蚀工艺具有较高的方向性，对侧墙303的损伤较小，有助于提高第一凹槽701和第二凹槽702的侧壁的平整性，提高后续在所述第一凹槽701和第二凹槽702内形成的栅介质材料层的质量。但是，由于所述第一凹槽701和第二凹槽702的尺寸较小，采用干法刻蚀工艺会在伪栅极301的底部拐角处存在残留的伪栅极材料。
本实施例中，采用干法和湿法混合工艺刻蚀去除所述伪栅极301（请参考图4）。具体的，首先采用干法刻蚀工艺去除伪栅极301（请参考图4）厚度的70%～80%，然后再采用湿法刻蚀工艺去除剩余的伪栅极材料。采用干法刻蚀工艺去除大部分的伪栅极301，可以降低后续采用湿法刻蚀的量，降低所述湿法刻蚀对侧壁的损伤。后续再采用湿法刻蚀工艺，去除剩余的伪栅极材料，可以确保所述伪栅极材料被去除干净。
本实施例中，湿法刻蚀采用四甲基氢氧化氨(TMAH)溶液作为刻蚀溶液，干法刻蚀工艺采用HBr、Cl2和O2的混合气体作为刻蚀气体，其中，HBr的流速为10sccm～1000sccm，Cl2的流速为10sccm～1000sccm，O2的流速为10sccm～500sccm。
去除所述伪栅极301（请参考图4）之后，继续去除所述伪栅介质201（请参考图4）。
在本发明的一个实施例中，可以采用湿法刻蚀工艺去除所述伪栅介质层201（请参考图4），所述湿法刻蚀的溶液可以是HF溶液，但是采用湿法刻蚀工艺会对介质层700造成较多的损失；在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述伪栅介质层201（请参考图4），采用干法刻蚀工艺可能会对半导体衬底100表面造成损伤。
本实施例中，采用干法刻蚀工艺去除部分厚度的伪栅介质层201（请参考图4），再采用湿法刻蚀工艺去除剩余的伪栅介质层201（请参考图4）。
具体的，首先采用干法刻蚀工艺去除伪栅介质层厚度的70%～90%。采用干法刻蚀工艺具有较强的方向性，可以降低对凹槽701侧壁的损伤。所述干法刻蚀工艺采用的刻蚀气体为CF4、CHF3、C2F6中的一种或几种气体。本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
由于干法刻蚀的刻蚀过程容易控制，对层间介质层的刻蚀选择性较低，可以减少层间介质层的损失。
然后，采用湿法刻蚀工艺去除所述剩余的部分伪栅介质层。所述湿法刻蚀工艺选择的刻蚀溶液为HF溶液或氟化铵缓冲的稀氢氟酸溶液，来去除剩余的部分伪栅介质层。
由于湿法刻蚀工艺对伪栅介质层201和半导体衬底100之间具有较高的刻蚀选择性，所以在采用湿法刻蚀工艺去除所述剩余的部分伪栅介质层201过程中，对半导体衬底的损伤较小，可以确保后续在所述半导体衬底表面形成的界面层的质量。
请参考图6，在所述第一凹槽701和第二凹槽702的底部表面形成界面层710。
所述界面层710的材料为氧化硅。形成所述界面层710可以避免后续形成的高K栅介质材料层与半导体衬底100表面直接接触而产生晶格失配，可以减少高K栅介质材料层中的缺陷，高K栅介质材料层在界面层710表面生长的质量更好，形成所述界面层710还可以同时减少形成的NMOS晶体管和PMOS晶体管的漏电流。
本发明的实施例中，采用氧化工艺在所述第一凹槽701和第二凹槽702底部表面形成所述界面层710。所述氧化工艺可以是热氧化或湿法氧化工艺。
在本发明的其他实施例中，也可以通过化学气相沉积或原子层沉积工艺，在所述第一凹槽701、第二凹槽702的底部和侧壁表面形成界面层。所述界面层还覆盖介质层700的表面。所述界面层710可以修复半导体衬底100和侧墙303表面的缺陷，提高后续形成的高K栅介质材料层的质量。
在本发明的其他实施例中，也可以不形成所述界面层710。
请参考图7，在所述介质层700表面、第一凹槽701和第二凹槽702的侧壁表面以及界面层710表面形成高K栅介质材料层720，所述高K栅介质材料层720中掺杂有替位离子。
可以采用化学气相沉积或原子层沉积工艺形成所述高K栅介质材料层720，所述高K栅介质材料层720的材料为HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4、HfAlO2中的一种或多种材料。
所述高K栅介质材料层720的形成温度较低，氧化不充分，使得所述高K栅介质材料层720内存在较多的间隙氧原子和氧空穴，所述缺陷包括晶体结构缺陷、氧空穴间隙氧原子；并且所述高K栅介质材料层720内还会存在H离子等杂质，而H和O或者H和Hf形成的化学键容易断裂，而形成缺陷。
在所述高K栅介质材料层720中掺杂替位离子，使所述替位离子填补高K栅介质材料层720中的缺陷位置，并且替代所述杂质离子，与高K栅介质材料层720中的原子形成稳定的化学键，就可以减少所述高K栅介质材料层720中的缺陷数量。所述高K栅介质材料层720中的替位离子的掺杂浓度为1E14atom/cm3～3E15atom/cm3，使得所述替位离子能够尽可能多的取代所述杂质离子的位置以及填补缺陷位置。
本实施例中，所述高K栅介质材料层720的材料为HfO2，所述替位离子为F。
在所述高K栅介质材料层720内掺杂F离子，所述F离子的化学能较高，可以填充缺陷位置，并且可以与高K栅介质材料层720中的Hf和O原子之间形成稳定的化学键，减少界面缺陷。并且，所述F离子具有较高的氧化性，可以消除高K栅介质材料层720中的氧空穴，从而降低所述高K栅介质材料层720内的缺陷，提高所述高K栅介质材料层720的质量。
在本发明的其他实施例中，所述高K栅介质材料层720可以采用其他高K材料，而所述替位离子也可以是其他具有较高氧化性和化学能的可以的替位离子。对所述高K栅介质材料层720掺杂替位离子的方法可以是原位掺杂工艺或等离子体注入工艺。
在一个实施例中，采用等离子体注入的方法对所述高K栅介质材料层720进行替位离子掺杂。在采用原子层沉积工艺沉积所述高K栅介质材料层720后，对所述高K栅介质材料层720进行等离子体注入，在所述高K栅介质材料层720内掺杂替位离子，例如F离子。
本实施例中，采用原位掺杂工艺，在采用原子层沉积工艺沉积所述高K栅介质材料层720即HfO2层的同时，在所述高K栅介质材料层720内掺杂替位离子F。采用原位掺杂工艺，可以使得所述F离子的掺杂浓度在上述高K栅介质材料层720内比较均匀，并且可以较好的控制所述替位离子的掺杂浓度。具体的，本实施例中，所述原子层沉积工艺中采用四(二甲基酰胺)铪和水作为沉积HfO2的源前驱气体，采用F2作为掺杂气体，反应形成掺杂有F离子的HfO2层作为高K栅介质材料层720。
采用原位掺杂工艺对所述高K栅介质材料层720进行掺杂可以使掺杂浓度更均匀，容易控制，与等离子体注入工艺相比，掺杂深度也更容易控制。
在对所述高K栅介质材料层720进行替位离子掺杂之后，对所述高K栅介质材料层720和界面层710进行退火处理，进一步降低所述高K栅介质材料层720内的缺陷，提高所述界面层710和高K栅介质材料层720的质量。所述退火工艺可以采用尖峰退火工艺、快速热退火工艺或炉管退火工艺等退火工艺，所述退火温度可以是300℃～900℃，退火时间为50s～200s。
由于本实施例中，采用替位离子掺杂，已经去除了所述高K栅介质材料层720中的大部分缺陷，所以，与现有技术相比，可以降低进一步去除所述高K栅介质材料层720中的缺陷所需要的退火工艺的热预算，从而可以避免所述退火工艺对所述高K栅介质材料层720以及晶体管的其他部分的电学性能造成不良的影响。并且，降低所述退火过程的热预算还可以降低工艺成本。
请参考图8，在所述第一凹槽701（请参考图7）内形成第一栅极731，在所述第二凹槽702（请参考图7）内形成第二栅极732。
具体的，形成所述第一栅极731和第二栅极732的方法包括：在所述高K栅介质材料层720表面形成填充满所述第一凹槽701和第二凹槽702的金属材料层；以所述介质层700为停止层，采用化学机械研磨工艺对所述金属材料层和高K栅介质材料层720（请参考图7）进行平坦化，去除位于所述介质层700表面的部分高K栅介质材料层720和金属层，在所述第一凹槽701内形成位于第一高K栅介质层721和位于所述第一高K栅介质层721表面填充满所述第一凹槽701的第一栅极731，在第二凹槽702内形成位于第二高K栅介质层722和位于所述第二高K栅介质层722表面填充满所述第二凹槽702的第二栅极732。
所述第一栅极731包括位于第一高K栅介质层721表面的NMOS功函数层和位于所述NMOS功函数表面的金属层；所述第二栅极732包括位于第二高K栅介质层722表面的PMOS功函数层和位于所述PMOS功函数层表面的金属层。
综上所述，本发明的实施例中，在高K栅介质材料层中掺杂替位离子，可以降低所述高K栅介质材料层的缺陷，再采用较低热预算的退火工艺，对所述高K栅介质材料层进一步的处理，进一步降低所述高K栅介质材料层中的缺陷。所述较低热预算的退火工艺与现有技术相比，不会影响所述高K栅介质材料层及其他区域的电学性能，避免过高热预算的退火处理导致栅极漏电流等问题。并且，通过替位离子掺杂和退火处理两步，可以使高K栅介质材料层中的缺陷去除的效果更好。
本实施例中，采用的替位离子为F离子，所述F离子可以填充高K栅介质材料中的缺陷位置，与高K栅介质材料的原子之间形成稳定的化学键，减少界面缺陷；并且，所述F离子具有较高的氧化性，可以消除所述高K栅介质材料中的空穴，从而降低所述高K栅介质材料层内的缺陷，提高所述高K栅介质材料层的质量，进而提高形成的CMOS晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底内还形成有位于所述NMOS区域和PMOS区域之间的浅沟槽隔离结构；
在所述NMOS区域和PMOS区域表面分别形成伪栅结构；
在所述半导体衬底和浅沟槽隔离结构表面形成介质层，所述介质层的表面与伪栅结构的表面齐平；
去除所述伪栅结构，在NMOS区域表面形成第一凹槽，在PMOS区域表面形成第二凹槽；
在所述第一凹槽和第二凹槽内壁上以及介质层上形成高K栅介质材料层，所述高K栅介质材料层中掺杂有替位离子，所述替位离子能够填补高K栅介质材料层中的缺陷，降低所述高K栅介质材料层中的缺陷数量；
对所述高K栅介质材料层进行退火处理，进一步去除所述高K栅介质材料层中的缺陷；
在所述第一凹槽内形成第一栅极，在所述第二凹槽内形成第二栅极。
2.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，使所述高K栅介质材料层内掺杂替位离子的方法为原位掺杂工艺或等离子体注入工艺。
3.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述高K栅介质材料层中掺杂的替位离子的浓度为1E14atom/cm3～3E15atom/cm3。
4.根据权利要求3所述的CMOS晶体管的形成方法，其特征在于，所述替位离子为F离子。
5.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，还包括，在形成所述高K栅介质材料之前，在所述第一凹槽和第二凹槽内壁表面以及介质层表面形成界面层。
6.根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅。
7.根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，形成所述界面层的方法为热氧化或湿法氧化工艺。
8.根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，还包括：对所述高K栅介质材料层进行退火处理的同时，对所述界面层进行退火处理。
9.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用原子层沉积工艺形成所述高K栅介质材料层。
10.根据权利要求9所述的CMOS晶体管的形成方法，其特征在于，所述高K栅介质材料层的材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4中的一种或几种。
11.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一栅极包括位于第一凹槽内的高K栅介质材料层表面的NMOS功函数层和位于所述NMOS功函数层表面并且填充满所述第一凹槽的金属层。
12.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二栅极包括位于第二凹槽内的高K栅介质材料层表面的PMOS功函数层和位于所述PMOS功函数层表面并且填充满所述第一凹槽的金属层。
13.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述伪栅结构包括：位于半导体衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极。
14.根据权利要求13所述的CMOS晶体管的形成方法，其特征在于，去除所述伪栅结构的方法包括：采用干法刻蚀工艺去除部分厚度的伪栅极，再采用湿法刻蚀工艺去除剩余的伪栅极。
15.根据权利要求14所述的CMOS晶体管的形成方法，其特征在于，采用干法刻蚀工艺去除伪栅极厚度的70%～80%。
16.根据权利要求13所述的CMOS晶体管的形成方法，其特征在于，去除所述伪栅结构的方法还包括：采用干法刻蚀工艺去除部分厚度的伪栅介质层，再采用湿法刻蚀工艺去除剩余的伪栅介质层。
17.根据权利要求16所述的CMOS晶体管的形成方法，其特征在于，采用干法刻蚀工艺去除伪栅介质层厚度的70%～90%。
CN201310612562.7A 2013-11-26 2013-11-26 Cmos晶体管的形成方法 Pending CN104681490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310612562.7A CN104681490A (zh) 2013-11-26 2013-11-26 Cmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310612562.7A CN104681490A (zh) 2013-11-26 2013-11-26 Cmos晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN104681490A true CN104681490A (zh) 2015-06-03

Family

ID=53316367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310612562.7A Pending CN104681490A (zh) 2013-11-26 2013-11-26 Cmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104681490A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257620A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106960790A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107346783A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108933104A (zh) * 2017-05-22 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113628961A (zh) * 2020-05-07 2021-11-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073704A (ja) * 2004-09-01 2006-03-16 Seiko Epson Corp 半導体装置の製造方法
US20120261758A1 (en) * 2011-04-14 2012-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate dielectric layer
US20130217221A1 (en) * 2012-02-17 2013-08-22 Globalfoundries Inc. Dry etch polysilicon removal for replacement gates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073704A (ja) * 2004-09-01 2006-03-16 Seiko Epson Corp 半導体装置の製造方法
US20120261758A1 (en) * 2011-04-14 2012-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate dielectric layer
US20130217221A1 (en) * 2012-02-17 2013-08-22 Globalfoundries Inc. Dry etch polysilicon removal for replacement gates

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257620A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106257620B (zh) * 2015-06-18 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106960790A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN107346783A (zh) * 2016-05-06 2017-11-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107346783B (zh) * 2016-05-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108933104A (zh) * 2017-05-22 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108933104B (zh) * 2017-05-22 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113628961A (zh) * 2020-05-07 2021-11-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Similar Documents

Publication Publication Date Title
TWI450341B (zh) 具有自校準的外延源極和汲極之多閘極半導體裝置
CN107958873B (zh) 鳍式场效应管及其形成方法
CN104810368A (zh) Cmos晶体管及其形成方法
CN103943499A (zh) 鳍式场效应晶体管的形成方法
CN105470132A (zh) 鳍式场效应管的形成方法
CN106847893A (zh) 鳍式场效应晶体管的形成方法
CN104282540A (zh) 晶体管及其形成方法
CN104425267A (zh) 晶体管的形成方法
CN104681490A (zh) Cmos晶体管的形成方法
CN105448679A (zh) 半导体器件的形成方法
CN103035712A (zh) 半导体器件及其制造方法
CN104517901A (zh) Cmos晶体管的形成方法
CN104752180B (zh) 半导体器件的形成方法
CN105226023A (zh) 半导体器件的形成方法
CN105448730A (zh) 半导体结构及其形成方法
CN104217935B (zh) 晶体管的形成方法
CN104253029A (zh) 晶体管的形成方法
CN102479694A (zh) 一种金属栅极及mos晶体管的形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN110164767B (zh) 半导体器件及其形成方法
CN104253047B (zh) 晶体管的形成方法
CN104465486B (zh) 半导体器件的形成方法
CN104103502A (zh) 晶体管的形成方法
CN105826175A (zh) 晶体管的形成方法
CN104078358A (zh) Mos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150603