CN105826175A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN105826175A CN105826175A CN201510005016.6A CN201510005016A CN105826175A CN 105826175 A CN105826175 A CN 105826175A CN 201510005016 A CN201510005016 A CN 201510005016A CN 105826175 A CN105826175 A CN 105826175A
- Authority
- CN
- China
- Prior art keywords
- annealing
- dielectric layer
- substrate
- forming
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种晶体管的形成方法,包括:提供衬底;在所述衬底上形成伪栅结构;在所述伪栅结构两侧的衬底中形成源区和漏区;在衬底上形成与伪栅结构齐平的层间介质层;去除所述伪栅结构,形成露出部分衬底的开口;在所述开口底部形成铪基高介电层,作为栅介电层;进行第一退火,在第一退火的过程中通入含氧的气体;进行第二退火,在第二退火的过程中通入氢气;第一退火中,氧离子补充到铪基介电层内的氧空位中,减少了氧空位造成的陷阱数量。第二退火中,氢离子补充到栅介电层与衬底之间的界面中,减少界面态缺陷造成的陷阱数量,可以优化晶体管性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种晶体管的形成方法。
背景技术
随着集成电路(简称IC)制造技术的飞速发展,半导体器件的尺寸不断缩小,这给半导体器件的性能带来了影响。
例如:MOS晶体管中沟道长度和栅介电层(一般为SiO2)厚度按比例缩小后,导致了多晶硅损耗、栅电阻较高以及漏电流增加等缺陷的产生。为此某些高K(介电常数)电介质材料取代传统的SiO2可有效减小栅极漏电流,但高K电介质材料与多晶硅不兼容,因此现在的集成电路中大多采用金属栅电极取代多晶硅栅电极,并取得良好的效果。
栅介电层的等效氧化层厚度(Equivalentoxidethickness,EOT)也称电学厚度,是反映栅介电层电容性质的参数,它与介电常数呈反比。对于CMOS晶体管来说,栅介电层的介电常数越大,晶体管的性能越好,因此,为了提高晶体管的性能,需要尽可能降低等效氧化层厚度。等效氧化层厚度与栅介电层的实际物理厚度呈正比,为了降低等效氧化层厚度,栅介电层的实际物理厚度也要减小,但是栅介电层实际物理厚度的减小会带来漏电流增大等问题。
在相同等效氧化层厚度的条件下,铪基高K材料(如氧化铪)作为栅介电层比氮氧化硅材料的栅介电层具有更大物理厚度,从而能够减小漏电流,因此,铪基高K材料正在逐步成为高K/金属栅极制作工艺中常用的栅介电层材料。
但是,铪基高K材料作为栅介电层材料时,容易在半导体器件中产生缺陷从而影响半导体器件的性能。
发明内容
本发明解决的问题是提出一种晶体管的形成方法,减少铪基介电层中的陷阱缺陷,以及栅介电层与衬底之间的界面态缺陷,进而提高晶体管的性能。
为解决上述问题,本发明提出了一种晶体管的形成方法,包括:
提供衬底;
在所述衬底上形成伪栅结构;
在所述伪栅结构两侧的衬底中形成源区和漏区;
在衬底上形成与伪栅结构齐平的层间介质层;
去除所述伪栅结构,形成露出部分衬底的开口;
在所述开口底部形成铪基介电层,作为栅介电层;
在形成所述栅介电层后进行第一退火,在第一退火的过程中通入含氧的气体;
进行第二退火,在第二退火的过程中通入氢气;
第二退火后,向所述开口中填充金属,以形成金属栅极。
可选的,第一退火的温度在500到700摄氏度的范围内,第二退火的温度在900到1000摄氏度的范围内。
可选的,所述第一退火采用快速热处理退火工艺,所述第二退火采用激光退火工艺。
可选的,第一退火中,所述含氧的气体为氧气,在所述第一退火的步骤中,通入氧气的流量在200毫升每分钟到1000毫升每分钟的范围内。
可选的,在进行第二退火的步骤中,还通入氮气或者惰性气体。
可选的,在第二退火中还通入氮气,通入氢气和氮气的流量分别在2升每分钟到10升每分钟的范围内。
可选的,所述第一退火的时间在15秒到50秒的范围内,所述第二退火的时间在2毫秒到8毫秒的范围内。
可选的,在所述开口底部形成铪基介电层,作为栅介电层的步骤包括:
所述开口底部的衬底上形成氧化硅层,在所述氧化硅层上形成氧化铪层,所述氧化硅层和氧化铪层构成所述栅介电层。
可选的,所述氧化硅层的厚度在8~12埃的范围内,所述氧化铪层的厚度在15~25埃的范围内。
可选的,所述晶体管为鳍式场效应晶体管,在所述衬底上形成伪栅结构之前,刻蚀所述衬底,以在衬底中形成鳍部,在形成伪栅结构的步骤中,所述伪栅结构横跨至少一个所述鳍部,并覆盖所述鳍部的侧壁与顶部;
在所述伪栅结构两侧的衬底中形成源区和漏区的步骤包括:在所述伪栅结构两侧的鳍部中形成源区和漏区;
在衬底上形成与伪栅结构齐平的层间介质层的步骤包括:在衬底上形成覆盖鳍部且与伪栅结构齐平的层间介质层;
去除所述伪栅结构,形成露出部分衬底的开口的步骤包括:去除所述伪栅结构,形成露出部分鳍部的开口。
可选的,在所述第一退火和第二退火步骤之后,在向所述开口中填充金属之前,在所述铪基介电层上依次形成氮化钛盖帽层和氮化钽盖帽层。
与现有技术相比,本发明的技术方案具有以下优点:本发明的形成方法中,在所述开口底部形成铪基介电层,作为栅介电层;进行第一退火,在第一退火的过程中通入含氧的气体;进行第二退火,在第二退火的过程中通入氢气;第一退火中,氧离子补充到铪基介电层内的氧空位中,减少了氧空位造成的陷阱数量,第二退火中,氢离子补充到栅介电层与衬底之间的界面中,减少界面态缺陷造成的陷阱数量,可以优化晶体管的性能。
进一步,在所述第二退火的步骤中,还通入氮气或者惰性气体,氮气或者惰性气体有益于推动氢气进入栅介电层与衬底之间的界面中,减小在铪基介电层中存留的氢离子数量,减小不稳定的铪氢键的形成概率,以进一步优化晶体管的性能。
附图说明
图1至图7为本发明晶体管的形成方法一实施例各步骤的示意图。
具体实施方式
现有技术中铪基高K材料作为栅介电层材料时,容易在半导体器件中产生缺陷从而影响半导体器件的性能。分析半导体器件中产生缺陷的原因,铪基高K材料中容易出现陷阱缺陷,在铪基高K材料与硅衬底中的界面处也容易产生界面态缺陷,虽然现有技术中提出了在铪基高K材料与硅衬底之间添加氧化硅层以减少界面态缺陷,但是在实际制作中界面态缺陷引起的漏电流增大,阈值电压漂移等问题仍较为严重。
为此,本发明提供一种晶体管的形成方法,本发明晶体管的形成方法中,在在所述开口底部形成铪基介电层,作为栅介电层;进行第一退火,在第一退火的过程中通入含氧的气体;进行第二退火,在第二退火的过程中通入氢气;第一退火中,氧离子补充到铪基介电层内的氧空位中,减少了氧空位造成的陷阱数量,第二退火中,氢离子补充到栅介电层与硅衬底之间的界面中,减少界面态缺陷造成的陷阱数量。进而提高鳍部中沟道区的空穴迁移率,可以优化晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图7为本发明晶体管的形成方法一实施例各个步骤的示意图。需要说明的是,在本实施例中,所要形成的晶体管为鳍式场效应晶体管,但是本发明对此不做限制,在其他实施例中,还可以形成非鳍式的CMOS晶体管。
参考图1,提供衬底100。
在本实施例中,所述衬底100为硅衬底,在其他实施例中,所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
继续参考图1,刻蚀所述衬底100,在衬底100中形成多个鳍部(Fin)101,所述鳍部101用于形成鳍式场效应晶体管的源区、漏区以及沟道区。具体地,所述鳍部101的材料为硅。
在本实施例中,形成多个鳍部101之后,在多个鳍部101之间还可以形成隔离结构110,所述隔离结构110可以为浅沟槽隔离结构或局部氧化隔离。所述隔离结构用于将多个晶体管隔离,但是本发明对是否形成隔离结构110不做限制。
参考图2,在所述衬底100上形成伪栅结构,所述伪栅结构横跨至少一个所述鳍部101,并覆盖所述鳍部101的侧壁与顶部。在本实施例中,所述伪栅结构包括伪栅介质层102以及位于伪栅介质层102上的伪栅103。
具体地,在本实施例中,采用化学气相沉积法,在所述鳍部101表面以及衬底100表面依次形成伪栅介质材料层(未示出)和伪栅材料层(未示出),对所述伪栅介质材料层和伪栅材料层进行刻蚀,去除部分伪栅介质材料层和伪栅材料层至露出衬底100表面和鳍部101表面,剩余条形的伪栅介质材料层和伪栅材料层分别形成伪栅介质层102和伪栅103。
所述伪栅介质层102的材料可以是氧化硅,所述伪栅103的材料可以是多晶硅。但是本发明对伪栅介质层102和伪栅103的形成方法和材料不做限制,还可以采用现有技术中其他的材料和形成方法形成所述伪栅介质层102和伪栅103。
需要说明的是,所述伪栅结构两侧分别露出部分鳍部101,用于形成源区或漏区。
需要说明的是,在本实施例中,在形成伪栅结构之后,在所述伪栅结构两侧形成栅极侧墙111,在所述伪栅结构露出的鳍部101侧壁形成鳍部侧墙112,在所述伪栅结构和所述鳍部侧墙露出的鳍部101顶部进行外延工艺,形成外延层113,所述外延层113的材料与所述鳍部101的材料相同。形成栅极侧墙111、鳍部侧墙112和外延层113的工艺均为本领域惯用技术,本发明在此不再赘述,本发明对形成栅极侧墙111和形成鳍部侧墙112、外延层113的顺序也不做限制。
所述鳍部侧墙112的作用在于为鳍部101提供保护,还可以在外延工艺中遮挡鳍部101侧壁,使得鳍部101顶部形成外延层113的同时水平尺寸不增加,但是本发明对是否形成鳍部侧墙112不做限制。
外延层113能够提高迁移率,减小漏电,但是本发明对是否形成所述外延层113不做限制。
继续参考图2,对所述伪栅结构两侧的鳍部101进行离子注入,形成源区和漏区。
需要说明的是,在本实施例中,对所述伪栅结构两侧的鳍部101上的外延层113进行离子注入,在对所述伪栅结构两侧的鳍部101上的外延层113进行离子注入以后,还需要进行一次源漏退火工艺,进行离子注入和源漏退火的步骤均为本领域惯用技术,在此不再赘述。
在其他实施例中,所形成的晶体管为无鳍部的CMOS晶体管时,在伪栅结构两侧的衬底100中进行离子注入,以形成源区和漏区。
参考图3,在衬底100上形成覆盖鳍部101且与伪栅结构齐平的层间介质层104。
具体地,在本实施例中,采用化学气相沉积法在衬底100、鳍部101以及伪栅结构上覆盖层间介质层104,所述层间介质层104的材料可以为氧化硅。对所述层间介质层104进行化学机械研磨,去掉部分厚度的层间介质层104,使剩余的层间介质层104与伪栅结构齐平。但是本发明对层间介质层104的材料和形成方法均不做限制。
参考图4,去除所述伪栅103,形成露出伪栅介质层102的开口105。
具体地,在本实施例中,采用依次进行的干法刻蚀和湿法刻蚀对所述伪栅103进行刻蚀,在层间介质层104中形成对应伪栅103形状的开口105。但是本发明对去除所述伪栅103的具体方法不做限制,在其他实施例中,还可以采用干法刻蚀或湿法刻蚀对所述伪栅103进行刻蚀。
参考图5,去除所述开口105露出的伪栅介质层102,使开口105露出部分鳍部101。
所述开口105露出的部分鳍部101用作鳍式场效应晶体管工作时的沟道区。
具体地,在本实施例中,采用湿法刻蚀去除所述伪栅介质层102。但是本发明对去除所述伪栅介质层102的具体方法不做限制,在其他实施例中,还可以采用干法刻蚀去除所述伪栅介质层102。
参考图6,在所述开口105底部形成铪基介电层107,作为栅介电层,本实施例中,在露出的鳍部101和衬底100上形成栅介电层。
需要说明的是,在本实施例中,所述开口底部露出的鳍部101和衬底100上形成氧化硅层106,在所述氧化硅层106上形成氧化铪层107,所述氧化硅层106和氧化铪层107构成所述栅介电层。但是本发明对栅介电层的具体结构不做限制。在其他实施例中,所述栅介电层还可以为单层结构,如仅包括氧化铪层。
如果氧化铪层107直接和硅衬底100接触,铪原子和硅原子之间容易产生晶格失配,更容易产生界面态缺陷,因此,本实施例中,在氧化铪层107和硅衬底100之间形成了氧化硅层106,氧化硅层106与硅衬底100之间的界面态缺陷较少。
为了降低栅介电层总体的等效氧化层厚度,所述氧化硅层106的厚度越小越好,在本实施例中,所述氧化硅层106的厚度在8~~12埃的范围内。所述氧化铪层107在与同等效氧化层厚度的条件下,其实际物理厚度较现有技术的氮氧化硅材料更大,有利于减小漏电流,本实施例中,所述氧化铪层107的厚度在15~~25埃的范围内。
还需要说明的是,在其他实施例中,当本发明形成的晶体管为无鳍部的CMOS晶体管时,直接在所述开口底部形成铪基介电层,作为栅介电层。
继续参考图6,形成栅介电层之后,进行第一退火,在第一退火的过程中通在第一退火的过程中通入含氧的气体,具体地,在本实施例中通入含氧的气体为氧气。
在本实施例中,在所述第一退火的步骤中,在第一退火中,氧离子补充到氧化铪层107内的氧空位中,减少了氧空位造成的陷阱数量,进而减小了氧空位引起的晶体管性能不稳定。NMOS晶体管的正偏压温度不稳定特性(positivebiastemperatureinstability,PBTI)尤其容易受到氧空位缺陷影响,因此当本实施例所形成的晶体管类型为NMOS时,有利于改善晶体管的PBTI特性,在长时间工作后,晶体管的阈值电压不容易漂移,漏电流也不容易增大。
此外,在第一退火中通入氧气,氧离子优先占据了氧化铪层107内的氧空位,使得后续的第二退火中通入的氢离子不容易占据氧空位,造成晶体管性能的不稳定。
需要说明的是,由于退火过程是一个在高温下的热处理过程,在通入氧气时,氧离子在高温下能量较高,容易穿过氧化铪层107进入氧化硅层106与硅衬底100的界面处,与硅衬底100发生热氧化反应,使氧化硅层106厚度增大,从而增加了栅介电层的厚度。本实施例中,所述第一退火采用快速热处理退火工艺,并且退火温度较低,使得氧离子不容易进入硅衬底100中,不容易增加氧化硅层106厚度,有利于减小晶体管的漏电流。可选的,所述第一退火的时间在15秒到50秒的范围内;第一退火的温度在500到700摄氏度的范围内。通入氧气的流量过大也可能导致氧气与硅衬底100发生热氧化反应,氧化硅层106厚度增大,在本实施例中,通入氧气的流量在200毫升每分钟到1000毫升每分钟的范围内,能够确保氧化硅层106厚度较小,在8~~12埃的范围内。
需要说明的是,在其他实施例中,在第一退火中通入的含氧的气体还可以为臭氧或其他能够提供氧离子的气体。
进行第一退火之后,进行第二退火,在第二退火的过程中通入氢气。氢气中包含的氢元素可以为氕氘氚中的一种或多种。
栅介电层与衬底100之间的界面处晶格排列较为杂乱,大量硅原子失去电子形成悬挂键。在通入氢气之后,氢离子补充到栅介电层与衬底100之间的界面中,与硅原子的悬挂键连接,减少界面处悬挂键的数量,即减少开了界面态缺陷造成的陷阱数量,有利于改善晶体管的稳定性,使晶体管的阈值电压不容易漂移,并且有利于减少漏电流。界面态缺陷是影响PMOS晶体管的负偏压温度不稳定特性(negativebiastemperatureinstability,NBTI)的重要因素,因此当本实施例形成的晶体管为PMOS时,有利于改善晶体管的NBTI特性。
需要说明的是,本实施例第二退火的方式为激光退火,激光退火的时间较快速退火更短,且温度较高。短时间的退火使得氧化铪层107不容易在高温下发生重结晶(crystallization)现象,使得第二退火之后氧化铪层107的晶格排布仍然较为整齐,有利于提高晶体管的性能。
可选的,本实施例中,通入氢气的流量在2升每分钟到10升每分钟的范围内。所述第二退火的时间在到2~~8毫秒的范围,第二退火的温度在900摄氏度到1000摄氏度的范围内时。
需要说明的是,铪原子和氧原子之间的铪氧键作用力较强,不容易断裂,铪原子和氢原子之间的铪氢键作用力较强,容易在后续其他工艺中断裂,是晶体管性能的不稳定因素。由于在本实施例中,先进行第一退火,后进行第二退火,在第一退火过程中,氧离子已经占据了氧化铪层107中的氧空位,在第二退火过程中,氢离子不容易进入氧化铪层107中的氧空位而形成铪氢键,从而有利于增强晶体管的稳定性。但是本发明对第一退火和第二退火的先后顺序不做限制,在其他实施例中,也可以先进行第二退火,在进行第一退火。
在本实施例中,在所述第二退火的步骤中,还通入氮气或者惰性气体。氮气或者惰性气体有益于推动氢气进入栅介电层与衬底100之间的界面中,减小在铪基介电层107中存留的氢离子数量,减小不稳定的铪氢键的形成概率,以进一步优化晶体管的性能。
需要说明的是,在本实施例第二退火的步骤中,通入氮气或者惰性气体的流量在2升每分钟到10升每分钟的范围内。
需要说明的是,在本实施例中,在所述第二退火步骤之后,在向所述开口105中填充金属之前,在所述铪基介电层107上依次形成氮化钛盖帽层(未示出)和氮化钽盖帽层(未示出),所述氮化钛盖帽层和氮化钽盖帽层均用于保护铪基介电层107。
参考图7,向所述开口105中填充金属,以形成金属栅极108。具体地,向所述开口105中填充金属材料层(未示出),并使所述金属材料层覆盖所述层间介质层104,对所述金属材料层进行化学机械研磨至露出层间介质层104上表面,剩余的填充于所述开口105中的金属材料层形成金属栅极108。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种晶体管的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成伪栅结构;
在所述伪栅结构两侧的衬底中形成源区和漏区;
在衬底上形成与伪栅结构齐平的层间介质层;
去除所述伪栅结构,形成露出部分衬底的开口;
在所述开口底部形成铪基介电层,作为栅介电层;
在形成所述栅介电层后进行第一退火,在第一退火的过程中通入含氧的气体;
进行第二退火,在第二退火的过程中通入氢气;
第二退火后,向所述开口中填充金属,以形成金属栅极。
2.如权利要求1所述的形成方法,其特征在于,第一退火的温度在500到700摄氏度的范围内,第二退火的温度在900到1000摄氏度的范围内。
3.如权利要求1所述的形成方法,其特征在于,所述第一退火采用快速热处理退火工艺,所述第二退火采用激光退火工艺。
4.如权利要求1所述的形成方法,其特征在于,第一退火中,所述含氧的气体为氧气,在所述第一退火的步骤中,通入氧气的流量在200毫升每分钟到1000毫升每分钟的范围内。
5.如权利要求1所述的形成方法,其特征在于,在进行第二退火的步骤中,还通入氮气或者惰性气体。
6.如权利要求1所述的形成方法,其特征在于,在第二退火中还通入氮气,通入氢气和氮气的流量分别在2升每分钟到10升每分钟的范围内。
7.如权利要求1所述的形成方法,其特征在于,所述第一退火的时间在15秒到50秒的范围内,所述第二退火的时间在2毫秒到8毫秒的范围内。
8.如权利要求1所述的形成方法,其特征在于,在所述开口底部形成铪基介电层,作为栅介电层的步骤包括:
所述开口底部的衬底上形成氧化硅层,在所述氧化硅层上形成氧化铪层,所述氧化硅层和氧化铪层构成所述栅介电层。
9.如权利要求8所述的形成方法,其特征在于,所述氧化硅层的厚度在8~12埃的范围内,所述氧化铪层的厚度在15~25埃的范围内。
10.如权利要求1所述的形成方法,其特征在于,所述晶体管为鳍式场效应晶体管,在所述衬底上形成伪栅结构之前,刻蚀所述衬底,以在衬底中形成鳍部;
在形成伪栅结构的步骤中,所述伪栅结构横跨至少一个所述鳍部,并覆盖所述鳍部的侧壁与顶部;
在所述伪栅结构两侧的衬底中形成源区和漏区的步骤包括:在所述伪栅结构两侧的鳍部中形成源区和漏区;
在衬底上形成与伪栅结构齐平的层间介质层的步骤包括:在衬底上形成覆盖鳍部且与伪栅结构齐平的层间介质层;
去除所述伪栅结构,形成露出部分衬底的开口的步骤包括:去除所述伪栅结构,形成露出部分鳍部的开口。
11.如权利要求1所述的形成方法,其特征在于,在所述第一退火和第二退火步骤之后,在向所述开口中填充金属之前,在所述铪基介电层上依次形成氮化钛盖帽层和氮化钽盖帽层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510005016.6A CN105826175B (zh) | 2015-01-06 | 2015-01-06 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510005016.6A CN105826175B (zh) | 2015-01-06 | 2015-01-06 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105826175A true CN105826175A (zh) | 2016-08-03 |
CN105826175B CN105826175B (zh) | 2019-05-28 |
Family
ID=56513672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510005016.6A Active CN105826175B (zh) | 2015-01-06 | 2015-01-06 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105826175B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107919283A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN108257915A (zh) * | 2016-12-28 | 2018-07-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN110164767A (zh) * | 2018-02-12 | 2019-08-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN111627860A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020187654A1 (en) * | 1997-02-27 | 2002-12-12 | Micron Technology, Inc. | Methods and apparatus for forming a high dielectric film and the dielectric film formed thereby |
US20030062558A1 (en) * | 2000-06-06 | 2003-04-03 | Sam Yang | Memory cell capacitor structure and method of formation |
CN1604278A (zh) * | 2003-10-01 | 2005-04-06 | 台湾积体电路制造股份有限公司 | 处理栅极结构的方法 |
CN1873921A (zh) * | 2005-05-31 | 2006-12-06 | 台湾积体电路制造股份有限公司 | 半导体元件制造方法及电容器的制造方法 |
CN101677085A (zh) * | 2008-09-20 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 在鳍式场效应晶体管器件中提高迁移率的金属栅应力膜 |
CN103515213A (zh) * | 2012-06-25 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
-
2015
- 2015-01-06 CN CN201510005016.6A patent/CN105826175B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020187654A1 (en) * | 1997-02-27 | 2002-12-12 | Micron Technology, Inc. | Methods and apparatus for forming a high dielectric film and the dielectric film formed thereby |
US20030062558A1 (en) * | 2000-06-06 | 2003-04-03 | Sam Yang | Memory cell capacitor structure and method of formation |
CN1604278A (zh) * | 2003-10-01 | 2005-04-06 | 台湾积体电路制造股份有限公司 | 处理栅极结构的方法 |
CN1873921A (zh) * | 2005-05-31 | 2006-12-06 | 台湾积体电路制造股份有限公司 | 半导体元件制造方法及电容器的制造方法 |
CN101677085A (zh) * | 2008-09-20 | 2010-03-24 | 台湾积体电路制造股份有限公司 | 在鳍式场效应晶体管器件中提高迁移率的金属栅应力膜 |
CN103515213A (zh) * | 2012-06-25 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
Non-Patent Citations (1)
Title |
---|
刘继琨编: "《固体摄象器件的物理基础》", 31 December 1989, 成都:电子科技大学出版社 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107919283A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
CN108257915A (zh) * | 2016-12-28 | 2018-07-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN110164767A (zh) * | 2018-02-12 | 2019-08-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN110164767B (zh) * | 2018-02-12 | 2022-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN111627860A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111627860B (zh) * | 2019-02-28 | 2023-10-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105826175B (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103855093B (zh) | 半导体器件及其制造方法 | |
US8343837B2 (en) | Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum | |
CN107958872A (zh) | 半导体器件及其形成方法 | |
CN104810368A (zh) | Cmos晶体管及其形成方法 | |
WO2014082334A1 (zh) | 半导体器件的制造方法 | |
US8722485B1 (en) | Integrated circuits having replacement gate structures and methods for fabricating the same | |
CN107591437A (zh) | 半导体器件的形成方法 | |
CN103854983A (zh) | P型mosfet的制造方法 | |
CN105826175A (zh) | 晶体管的形成方法 | |
CN103915386B (zh) | Cmos晶体管及其形成方法 | |
WO2014082333A1 (zh) | N型mosfet的制造方法 | |
CN105448730A (zh) | 半导体结构及其形成方法 | |
CN103855014B (zh) | P型mosfet及其制造方法 | |
CN104752215A (zh) | 晶体管的形成方法 | |
CN104183477A (zh) | 一种制作半导体器件的方法 | |
CN103855008A (zh) | N型mosfet及其制造方法 | |
WO2014082337A1 (zh) | 半导体器件及其制造方法 | |
CN104681490A (zh) | Cmos晶体管的形成方法 | |
CN104733303B (zh) | 伪栅的去除方法和mos晶体管的形成方法 | |
CN104217935A (zh) | 晶体管的形成方法 | |
CN107170683A (zh) | 鳍式场效应晶体管的形成方法 | |
CN103915387B (zh) | Cmos晶体管的形成方法 | |
CN108257918B (zh) | 半导体结构及其形成方法 | |
CN106469652A (zh) | 半导体器件及其形成方法 | |
CN106816368B (zh) | 半导体结构和cmos晶体管的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |