CN107170683A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN107170683A
CN107170683A CN201610129783.2A CN201610129783A CN107170683A CN 107170683 A CN107170683 A CN 107170683A CN 201610129783 A CN201610129783 A CN 201610129783A CN 107170683 A CN107170683 A CN 107170683A
Authority
CN
China
Prior art keywords
pseudo
type
dielectric layer
marginal zone
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610129783.2A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610129783.2A priority Critical patent/CN107170683A/zh
Publication of CN107170683A publication Critical patent/CN107170683A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有N型边缘区和P型边缘区，所述N型边缘区和P型边缘区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；去除N型边缘区的伪栅电极，形成第一开口；对第一开口底部的伪栅介质层进行氮等离子体处理；氮等离子体处理后，去除P型边缘区的伪栅电极，形成第二开口；形成第二开口后，进行氟气氛退火处理；氟气氛退火处理后，在所述第一开口和第二开口中形成金属栅极结构。所述方法使得提高了鳍式场效应晶体管的电学性能。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏区。
然而现有技术形成的鳍式场效应晶体管的电学性能较差。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，以提高鳍式场效应晶体管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有N型边缘区和P型边缘区，所述N型边缘区和P型边缘区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；去除N型边缘区的伪栅电极，形成第一开口；对第一开口底部的伪栅介质层进行氮等离子体处理；氮等离子体处理后，去除P型边缘区的伪栅电极，形成第二开口；形成第二开口后，进行氟气氛退火处理；氟气氛退火处理后，在所述第一开口和第二开口中形成金属栅极结构。
可选的，所述氮等离子体处理的参数为：采用的气体为N2，N2的流量为50sccm～120sccm，等离子体化功率为300瓦～1500瓦，处理时间为10秒～30秒，腔室压强为10mtorr～30mtorr。
可选的，所述氟气氛退火处理的参数为：采用的气体为F2，温度为350摄氏度～800摄氏度，腔室压强为5E5帕～20E5帕，处理时间为3分钟～50分钟。
可选的，所述伪栅介质层的材料为氧化硅。
可选的，所述伪栅介质层的厚度为15埃～50埃。
可选的，去除N型边缘区的伪栅电极和去除P型边缘区的伪栅电极的方法为干刻工艺或者湿刻工艺。
可选的，所述金属栅极结构包括位于所述第一开口和第二开口的侧壁和底部的栅介质层和位于所述栅介质层表面的金属栅电极。
可选的，所述半导体衬底还具有P型核心区，所述N型边缘区、P型边缘区和P型核心区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；还包括：进行所述氮等离子体处理后，去除P型边缘区和P型核心区的伪栅电极，在P型边缘区形成第二开口，在P型核心区形成第三开口；形成第二开口和第三开口后，进行氟气氛退火处理；氟气氛退火处理后，去除P型核心区的伪栅介质层；去除P型核心区的伪栅介质层后，在所述第一开口、第二开口和第三开口中形成金属栅极结构。
可选的，所述半导体衬底还具有N型核心区，所述N型边缘区、P型边缘区和N型核心区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；还包括：去除N型核心区的伪栅电极，形成第四开口；氮等离子体处理后，去除P型边缘区的伪栅电极，形成第二开口；形成第二开口后，进行氟气氛退火处理；氟气氛退火处理后，去除N型核心区的伪栅介质层；去除N型核心区的伪栅介质层后，在所述第一开口、第二开口和第四开口中形成金属栅极结构。
可选的，所述半导体衬底还具有N型核心区和P型核心区，N型边缘区、P型边缘区、N型核心区和P型核心区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；还包括：去除N型核心区的伪栅电极，形成第四开口；氮等离子体处理后，去除P型边缘区和P型核心区的伪栅电极，在P型边缘区形成第二开口，在P型核心区形成第三开口；形成第二开口和第三开口后，进行氟气氛退火处理；氟气氛退火处理后，去除N型核心区和P型核心区的伪栅介质层；去除N型核心区和P型核心区的伪栅介质层后，在所述第一开口、第二开口、第三开口和第四开口中形成金属栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
由于对N型边缘区第一开口底部的伪栅介质层进行氮等离子体处理后，再进行去除P型边缘区的伪栅电极以形成第二开口的步骤，然后再进行氟气氛退火处理的步骤，在进行氮等离子体处理的过程中，P型边缘区的伪栅电极保护P型边缘区的伪栅介质层不受到氮等离子体处理的影响，避免P型边缘区的鳍式场效应晶体管的NBTI效应受到氮等离子体处理影响而变严重；另一方面，氮等离子体处理能够使得N型边缘区的伪栅介质层的介电常数提高，在保证N型边缘区的鳍式场效应晶体管具有一定电学厚度的情况下，使得N型边缘区的伪栅介质层的厚度有了增加的空间，从而使得N型边缘区的鳍式场效应晶体管的TDDB性能有了提升的空间；氟气氛退火处理能够使得P型边缘区的鳍式场效应晶体管的NBTI效应得到改善。即本发明在保证N型边缘区的鳍式场效应晶体管具有一定电学厚度情况下增加N型边缘区的鳍式场效应晶体管的TDDB性能的提升空间、以及改善P型边缘区的鳍式场效应晶体管的NBTI效应的同时，避免前者采用的氮等离子体处理的步骤加重边缘区的鳍式场效应晶体管的NBTI效应。
附图说明
图1至图9是本发明第一实施例中鳍式场效应晶体管形成过程的结构示意图；
图10至图19是本发明第二实施例中鳍式场效应晶体管形成过程的结构示意图；
图20至图25是本发明第三实施例中鳍式场效应晶体管形成过程的结构示意图；
图26至图34是本发明第四实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
针对现有技术鳍式场效应晶体管的形成方法进行研究，半导体衬底上具有边缘区和核心区，所述边缘区用于形成外围逻辑电路，所述核心区用以形成核心电路，所述边缘区包括N型边缘区和P型边缘区，所述N型边缘区用于形成对应所述外围逻辑电路的N型鳍式场效应晶体管，所述P型边缘区用于形成对应所述外围逻辑电路的P型鳍式场效应晶体管。针对所述边缘区，形成伪栅介质层和位于伪栅介质层表面的伪栅电极后，会去除伪栅电极而保留伪栅介质层，然后在所述伪栅电极表面形成边缘区的金属栅极结构(包括栅介质层和位于栅介质层表面的金属栅电极)，保留的伪栅介质层用做边缘区的鳍部和边缘区的金属栅极结构之间的界面层。由于N型边缘区的鳍式场效应晶体管的TDDB(time dependent dielectric breakdown)性能较差，故需要提高N型边缘区的鳍式场效应晶体管的TDDB性能，而单纯的通过增加N型边缘区的伪栅介质层的厚度或者N型边缘区的栅介质层的厚度以增加N型边缘区的鳍式场效应晶体管的TDDB性能，会造成N型边缘区的鳍式场效应晶体管的电学厚度下降。而在保证N型边缘区的鳍式场效应晶体管的电学厚度一定的情况下，可以通过对N型边缘区的伪栅介质层进行氮等离子体处理，使得在保证N型边缘区的鳍式场效应晶体管的电学厚度一定的情况下，使得N型边缘区的伪栅介质层的厚度有了增加的空间，从而使得N型边缘区的鳍式场效应晶体管的TDDB性能有了提升的空间；另外需要改善P型边缘区的NBTI效应，可以在去除P型边缘区的伪栅电极后且保留P型边缘区的伪栅介质层的情况下进行氟气氛退火处理来改善P型边缘区的NBTI效应。
进一步的研究发现，为保证在N型边缘区的鳍式场效应晶体管具有一定电学厚度情况下增加N型边缘区的鳍式场效应晶体管的TDDB性能的提升空间、以及改善P型边缘区的鳍式场效应晶体管的NBTI效应，可以采用的工艺流程是：将N型边缘区和P型边缘区的伪栅电极去除之后，对N型边缘区的伪栅介质层进行氮等离子体处理，然后进行氟气氛退火处理。但是，在对N型边缘区的伪栅介质层进行氮等离子体处理的过程中，P型边缘区的伪栅介质层也会受到氮等离子体处理的作用，导致加重了P型边缘区的NBTI效应，从而导致鳍式场效应晶体管的电学性能变差。
在此基础上，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有N型边缘区和P型边缘区，所述N型边缘区和P型边缘区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；去除N型边缘区的伪栅电极，形成第一开口；对第一开口底部的伪栅介质层进行氮等离子体处理；氮等离子体处理后，去除P型边缘区的伪栅电极，形成第二开口；形成第二开口后，进行氟气氛退火处理；氟气氛退火处理后，在所述第一开口和第二开口中形成金属栅极结构。所述方法能够提高鳍式场效应晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图1至图9是本发明第一实施例中鳍式场效应晶体管形成过程的结构示意图。
结合参考图1和图2，图2为沿着图1中切割线A-A1(平行于I区域的鳍部延伸方向且通过I区域的鳍部)和切割线B-B1(平行于Ⅱ区域的鳍部延伸方向且通过Ⅱ区域的鳍部)对应获得的剖面图，提供半导体衬底100，所述半导体衬底100具有N型边缘区(I区域)和P型边缘区(Ⅱ区域)，所述N型边缘区和P型边缘区的半导体衬底100上形成有鳍部120和横跨所述鳍部120的伪栅极结构130。
所述半导体衬底100包括N型边缘区(I区域)和P型边缘区(Ⅱ区域)，所述半导体衬底100还包括核心区(未图示)，所述核心区用于形成核心电路，所述N型边缘区和P型边缘区构成边缘区，所述边缘区位于所述核心区的外围，用于形成对应所述核心电路的外围逻辑电路，所述N型边缘区用于形成对应所述外围逻辑电路的N型鳍式场效应晶体管，所述P型边缘区用于形成对应所述外围逻辑电路的P型鳍式场效应晶体管。
本实施例中，对于所述核心电路的具体组成单元不做限定。
所述半导体衬底100可以是单晶硅、多晶硅或非晶硅；半导体衬底100也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底100还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底100的材料为硅。
本实施例中，所述鳍部120通过对半导体衬底100进行图形化而形成。在其它实施例中，可以在半导体衬底100表面形成鳍部材料层，然后对所述鳍部材料层进行图形化而形成鳍部120。
所述鳍式场效应晶体管还包括隔离结构110，隔离结构110电学隔离鳍部120，位于鳍部120两侧的半导体衬底100上。所述隔离结构110的材料包括氧化硅或氮氧化硅。
所述伪栅极结构130包括横跨鳍部120的伪栅介质层131和覆盖伪栅介质层131的伪栅电极132。其中，伪栅介质层131位于隔离结构110表面、覆盖部分鳍部120的顶部表面和侧壁。本实施例中，所述伪栅介质层131的材料为氧化硅，所述伪栅电极132的材料为多晶硅。
所述伪栅介质层131的厚度为15埃～50埃。
形成所述伪栅极结构130的方法为：在所述半导体衬底100和鳍部120上沉积伪栅介质材料层和位于伪栅介质材料层表面的伪栅电极材料层，然后图形化所述伪栅介质材料层和伪栅介质材料层，在N型边缘区和P型边缘区形成伪栅极结构130。
参考图3，图3为在图2基础上形成示意图，在所述半导体衬底100和鳍部120上形成覆盖所述伪栅极结构130的侧壁的层间介质层140。
所述层间介质层140的材料为氧化硅、氮氧化硅或碳氧化硅。
形成所述层间介质层140的方法为：采用沉积工艺形成覆盖所述半导体衬底100、鳍部120、隔离结构110和伪栅极结构130的层间介质材料层，然后采用平坦化工艺平坦化所述层间介质材料层直至暴露出伪栅极结构130的顶部表面，形成层间介质层140。
本实施例中，在形成层间介质层140之前，还包括：在N型边缘区的伪栅极结构130两侧的鳍部120中形成N型边缘区的鳍式场效应晶体管的源漏区(未标示)，在P型边缘区的伪栅极结构130两侧的鳍部120中形成P型边缘区的鳍式场效应晶体管的源漏区(未标示)。
接着，参考图4，去除N型边缘区的伪栅电极132(参考图3)，形成第一开口141。
去除N型边缘区的伪栅电极132以形成第一开口141的工艺为湿刻工艺或干刻工艺。本实施例中，采用湿刻工艺去除N型边缘区的伪栅电极132，采用的刻蚀溶液为四甲基氢氧化铵溶液。
接着，参考图5，对第一开口141底部的伪栅介质层131进行氮等离子体处理。
所述氮等离子体处理的作用在于：在N型边缘区的伪栅介质层131中掺杂氮元素，以提高N型边缘区的伪栅介质层131的介电常数，使得在保证N型边缘区的鳍式场效应晶体管的电学厚度一定的情况下，能够使得N型边缘区的伪栅介质层131的厚度有了增加的空间，从而使得N型边缘区的鳍式场效应晶体管的经时击穿(TDDB)性能有了提升的空间。
所述氮等离子体处理在所述伪栅介质层131中掺杂的氮元素的原子百分比浓度为8％～15％。主要考虑到以下因素：若在所述伪栅介质层131中掺杂的氮元素的原子百分比浓度小于8％，不能有效的提高N型边缘区的伪栅介质层131的介电常数；若在所述伪栅介质层131中掺杂的氮元素的原子百分比浓度大于15％，导致鳍部120和伪栅介质层131之间的界面态变差。
为使得氮等离子体处理在所述伪栅介质层131中掺杂的氮元素的原子百分比浓度为8％～15％，采用以下的工艺参数。
所述氮等离子体处理采用的气体为N2。
所述氮等离子体处理采用的N2的流量为50sccm～120sccm，N2的流量选择此范围主要考虑到以下因素：若所述氮等离子体处理采用的N2的流量小于50sccm，导致形成的氮等离子体的密度较低，降低氮等离子体处理的效率；若所述氮等离子体处理采用的N2的流量大于120sccm，导致工艺成本增加。
若所述等离子体化功率大于1500瓦，导致N2被等离子体化后获得的动能较大，对伪栅介质层131的轰击作用较强，导致伪栅介质层131的均匀度变差，另外，等离子体化功率过大会消耗更多的能量，增加成本；若所述等离子体化功率小于300瓦，导致不能将所述N2等离子体化。故选择所述等离子体化功率为300瓦～1500瓦。
所述氮等离子体处理采用的腔室压强影响N2被等离子体化需要的等离子体化功率的数值，氮等离子体处理采用的腔室压强越大，N2被等离子体化需要的等离子体化功率越高，本实施例中，所述等离子体化功率为300瓦～1500瓦，故选择与所述等离子体化功率的数值范围相匹配的腔室压强的数值，具体的，氮等离子体处理采用的腔室压强为10mtorr～30mtorr。
所述氮等离子体处理采用的处理时间主要影响在伪栅介质层131中掺杂的氮元素的原子百分比浓度，处理时间越长，在伪栅介质层131中掺杂的氮元素的原子百分比浓度越高，本实施例中，所述氮等离子体处理采用的处理时间为10秒～30秒。
参考图6，氮等离子体处理后，去除P型边缘区的伪栅电极132，形成第二开口142。
去除P型边缘区的伪栅电极132以形成第二开口142的工艺为湿刻工艺或干刻工艺。本实施例中，采用湿刻工艺去除P型边缘区的伪栅电极132，采用的刻蚀溶液为四甲基氢氧化铵溶液。
参考图7，形成第二开口142后，进行氟气氛退火处理。
本实施例中，所述氟气氛退火处理的目的为：氟与P型边缘区的鳍部120表面的悬挂键结合形成稳定的硅-氟键，从而改善P型边缘区的鳍式场效应晶体管的负偏压不稳定性(NBTI)效应。
需要说明的是，所述氟气氛退火处理是在去除P型边缘区的伪栅电极132且保留P型边缘区的伪栅介质层131的情况下进行的。对于P型边缘区，氟通过P型边缘区的伪栅介质层131扩散至P型边缘区的伪栅介质层131与鳍部120的界面，避免在氟气氛退火处理的过程中氟与P型边缘区的鳍部表面直接接触，从而避免氟与P型边缘区的鳍部110表面的悬挂键结合到饱和的程度后还有大量的氟和P型边缘区的鳍部120反应形成稳定的配位化物，从而避免这些稳定的配位化合物降低P型边缘区的鳍式场效应晶体管的性能。
所述氟气氛退火处理采用的气体为F2。
若所述氟气氛退火处理采用的温度大于800摄氏度，导致热预算太高；若所述氟气氛退火处理采用的温度小于350摄氏度，导致氟原子的动能较小，不能有效的进入P型边缘区的伪栅介质层131和鳍部120之间的界面；故选择所述氟气氛退火处理采用的温度为350摄氏度～800摄氏度。
若所述氟气氛退火处理的腔室压强小于5E5帕，导致氟原子没有受到足够的推动而难以通过伪栅介质层131有效的进入伪栅介质层131和鳍部110之间的界面；若所述氟气氛退火处理的腔室压强大于20E5帕，受到工艺条件的限制；故选择所述氟气氛退火处理的腔室压强为5E5帕～20E5帕。
若所述氟气氛退火处理的时间小于3分钟，导致没有足够的时间使得氟扩散至鳍部120表面并与鳍部120表面的悬挂键结合；若所述氟气氛退火处理的时间大于50分钟，导致热预算太高，且过多的氟进入伪栅介质层131和鳍部120之间的界面会导致氟与鳍部120反应形成稳定的配位化合物，对鳍式场效应晶体管的性能有不利的影响。故选择所述氟气氛退火处理的时间为3分钟～50分钟。
另外，需要说明的是，N型边缘区的鳍式场效应晶体管也暴露在所述氟气氛退火处理的环境中。对于N型边缘区，氟通过N型边缘区的伪栅介质层131扩散至N型边缘区的伪栅介质层131与鳍部120的界面，从而氟与N型边缘区的鳍部120表面的悬挂键结合形成稳定的硅-氟键，提高了N型边缘区的鳍式场效应晶体管的沟道中载流子的迁移率。
进行氟气氛退火处理后，在所述第一开口141和第二开口142中形成金属栅极结构，具体的，参考图8，采用沉积工艺在所述第一开口141和第二开口142的底部和侧壁、以及层间介质层140的表面形成栅介质层150，然后采用沉积工艺在所述栅介质层150的表面形成金属栅电极160，所述金属栅电极160的整个表面高于所述层间介质层140的表面；参考图9，采用平坦化工艺如化学机械研磨工艺平坦化所述栅介质层150和金属栅电极160直至暴露出层间介质层140的表面。
所述金属栅极结构包括：位于第一开口141和第二开口142的底部和侧壁的栅介质层150和位于所述栅介质层150表面的金属栅电极160，所述金属栅电极160的顶部表面与所述层间介质层140的表面齐平。所述栅介质层150的材料为高K(K大于3.9)介质材料，如HfO2、HfSiON、HfSiO4、HfAlO2、ZrO2、Al2O3或La2O3。，所述金属栅电极160的材料为金属，如铜、铝或钨。
本实施例中，由于先对N型边缘区第一开口141底部的伪栅介质层131进行氮等离子体处理，再去除P型边缘区的伪栅电极132以形成第二开口142的步骤，在进行氮等离子体处理的过程中，P型边缘区的伪栅电极132保护P型边缘区的伪栅介质层131不受到氮等离子体处理的影响，避免加重P型边缘区的鳍式场效应晶体管的NBTI效应。
第二实施例
图10至图19是本发明第二实施例中鳍式场效应晶体管形成过程的结构示意图。
结合参考图10和图11，图11为沿着图10中切割线A2-A3(平行于I区域的鳍部延伸方向且通过I区域的鳍部)、切割线B2-B3(平行于Ⅱ区域的鳍部延伸方向且通过Ⅱ区域的鳍部)和切割线C2-C3(平行于Ⅲ区域的鳍部延伸方向且通过Ⅲ区域的鳍部)对应获得的剖面图，提供半导体衬底200，所述半导体衬底200具有N型边缘区(I区域)、P型边缘区(Ⅱ区域)和P型核心区(Ⅲ区域)，所述N型边缘区、P型边缘区和P型核心区的半导体衬底200上形成有鳍部220和横跨所述鳍部220的伪栅极结构230。
所述半导体衬底200包括N型边缘区(I区域)、P型边缘区(Ⅱ区域)和P型核心区(Ⅲ区域)，所述P型核心区用于形成核心电路，所述N型边缘区和P型边缘区构成边缘区，所述边缘区位于所述核心区的外围，用于形成对应所述核心电路的外围逻辑电路，所述N型边缘区用于形成对应所述外围逻辑电路的N型鳍式场效应晶体管，所述P型边缘区用于形成对应所述外围逻辑电路的P型鳍式场效应晶体管，所述P型核心区用于形成对应所述核心电路的P型鳍式场效应晶体管。
所述半导体衬底200的材料选择参考第一实施例，不再详述。
形成鳍部220的方法参考第一实施例中形成鳍部120的方法，不再详述。本实施例中，N型边缘区、P型边缘区和P型核心区的半导体衬底200上对应的位置均有鳍部220形成。
本实施例中，还包括隔离结构210，隔离结构210电学隔离鳍部220，位于鳍部220两侧的半导体衬底200上。所述隔离结构210的材料包括氧化硅或氮氧化硅。
所述伪栅极结构230包括横跨鳍部220的伪栅介质层231和覆盖伪栅介质层231的伪栅电极232。其中，伪栅介质层231位于隔离结构210表面、覆盖部分鳍部220的顶部表面和侧壁。本实施例中，所述伪栅介质层231的材料为氧化硅，所述伪栅电极232的材料为多晶硅。所述伪栅介质层231的厚度为15埃～50埃。
形成所述伪栅极结构230的方法参考第一实施例中形成伪栅极结构130的方法，不再详述。本实施例中，N型边缘区、P型边缘区和P型核心区对应的位置均有伪栅极结构230形成。
参考图12，在所述半导体衬底200和鳍部220上形成覆盖所述伪栅极结构230的侧壁的层间介质层240。
形成层间介质层240的方法参照第一实施例中形成层间介质层140的方法，不再详述。本实施例中，N型边缘区、P型边缘区和P型核心区对应的位置均有层间介质层240形成。
本实施例中，还包括：在形成层间介质层240之前，在N型边缘区的伪栅极结构230两侧的鳍部220中形成N型边缘区的鳍式场效应晶体管的源漏区(未标示)，在P型边缘区的伪栅极结构230两侧的鳍部220中形成P型边缘区的鳍式场效应晶体管的源漏区(未标示)，在P型核心区的伪栅极结构230两侧的鳍部220中形成P型核心区的鳍式场效应晶体管的源漏区(未标示)。
参考图13，去除N型边缘区的伪栅电极232(参考图12)，形成第一开口241。
去除N型边缘区的伪栅电极232以形成第一开口241的工艺参考第一实施例，不再详述。
参考图14，对第一开口241底部的伪栅介质层231进行氮等离子体处理。
所述氮等离子体处理的作用在于：在N型边缘区的伪栅介质层231中掺杂氮元素，以提高N型边缘区的伪栅介质层231的介电常数，使得在保证N型边缘区的鳍式场效应晶体管的电学厚度一定的情况下，能够使得N型边缘区的伪栅介质层231的厚度有了增加的空间，从而使得N型边缘区的鳍式场效应晶体管的经时击穿(TDDB)性能有了提升的空间。
在进行氮等离子体处理的过程中，P型边缘区的伪栅电极232保护P型边缘区的伪栅介质层231不受到氮等离子体处理的影响，P型核心区的伪栅电极232保护P型核心区的伪栅介质层231不受到氮等离子体处理的影响，避免加重P型边缘区和P型核心区的鳍式场效应晶体管的NBTI效应。
所述氮等离子体处理的具体参数选择参照第一实施例，不再详述。
参考图15，氮等离子体处理后，去除P型边缘区和P型核心区的伪栅电极232(参考图14)，在P型边缘区形成第二开口242，在P型核心区形成第三开口243。
去除P型边缘区和P型核心区的伪栅电极232以形成第二开口242和第三开口243的方法为湿刻工艺或干刻工艺。本实施例中，采用湿刻工艺去除P型边缘区和P型核心区的伪栅电极232，采用的刻蚀溶液为四甲基氢氧化铵溶液。
参考图16，形成第二开口242和第三开口243后，进行氟气氛退火处理。
本实施例中，所述氟气氛退火处理的目的为：氟与P型边缘区和P型核心区的鳍部220表面的悬挂键结合形成稳定的硅-氟键，从而改善P型边缘区和P型核心区的鳍式场效应晶体管的负偏压不稳定性(NBTI)效应。
关于所述氟气氛退火处理的参数选择参照第一实施例，不再详述。
另外，需要说明的是，N型边缘区的鳍式场效应晶体管也暴露在所述氟气氛退火处理的环境中。对于N型边缘区，氟通过N型边缘区的伪栅介质层231扩散至N型边缘区的伪栅介质层231与鳍部220的界面，从而氟与N型边缘区的鳍部220表面的悬挂键结合形成稳定的硅-氟键，从而提高了N型边缘区的鳍式场效应晶体管的沟道中载流子的迁移率。
参考图17，氟气氛退火处理后，去除P型核心区的伪栅介质层231(参考图16)。
去除P型核心区的伪栅介质层231的方法为干刻工艺和湿刻工艺。本实施例中，采用干刻工艺去除P型核心区的伪栅介质层231，采用的刻蚀气体为CF4和O2。
去除P型核心区的伪栅介质层231后，需要在所述第一开口241、第二开口242和第三开口243中形成金属栅极结构。
本实施例中，在去除P型核心区的伪栅介质层231之后且在形成所述金属栅极结构之前，还包括：参考图18，在所述第三开口243的底部形成界面层233，所述界面层233的材料为氧化硅，形成所述界面层233的方法为氧化工艺，如干法氧化工艺或湿法氧化工艺，所述界面层233的作用为：作为P型核心区的鳍部220和后续形成的栅介质层之间的缓冲层，提高P型核心区的鳍部220和后续形成的栅介质层之间的界面态。
本实施例中，所述金属栅极结构，参考图19，包括：位于第一开口241(参考图18)、第二开口242(参考图18)和第三开口243(参考图18)的底部和侧壁的栅介质层250和位于所述栅介质层250表面的金属栅电极260，所述金属栅电极260的顶部表面与所述层间介质层240的表面齐平。
所述栅介质层250的厚度小于所述伪栅介质层231的厚度，在一个具体的实施例中，所述栅介质层250的厚度为6埃～12埃。
形成所述金属栅极结构的方法参照第一实施例中形成金属栅极结构的方法，不再详述。本实施例中，在N型边缘区、P型边缘区和P型核心区对应的位置均有金属栅极结构形成。
第三实施例
图20至图25是本发明第三实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图20，提供半导体衬底300，所述半导体衬底300具有N型边缘区、P型边缘区和N型核心区，所述N型边缘区、P型边缘区和N型核心区的半导体衬底300上形成有鳍部320和横跨所述鳍部320的伪栅极结构330。
半导体衬底300包括N型边缘区(I区域)、P型边缘区(Ⅱ区域)和N型核心区(Ⅳ区域)，所述N型核心区用于形成核心电路，所述N型边缘区和P型边缘区构成边缘区，所述边缘区位于所述N型核心区的外围，用于形成对应所述核心电路的外围逻辑电路，所述N型边缘区用于形成对应所述外围逻辑电路的N型鳍式场效应晶体管，所述P型边缘区用于形成对应所述外围逻辑电路的P型鳍式场效应晶体管，所述N型核心区用于形成对应所述核心电路的N型鳍式场效应晶体管。
所述半导体衬底300的材料选择参照第一实施例，不再详述。
形成鳍部320的方法参考第一实施例，不再详述。本实施例中，N型边缘区、P型边缘区和N型核心区的半导体衬底300上对应的位置均有鳍部320形成。
本实施例中，还包括用于电学隔离鳍部320的隔离结构，位于鳍部320两侧的半导体衬底300上，所述隔离结构的材料包括氧化硅或氮氧化硅。
所述伪栅极结构330包括横跨鳍部320的伪栅介质层331和覆盖伪栅介质层331的伪栅电极332。其中，伪栅介质层331位于隔离结构表面、覆盖部分鳍部320的顶部表面和侧壁。形成所述伪栅极结构330的方法参考第一实施例。本实施例中，N型边缘区、P型边缘区和N型核心区对应的位置均有伪栅极结构330形成。
继续参考图20，在所述半导体衬底300和鳍部320上形成覆盖所述伪栅极结构330侧壁的层间介质层340。
形成层间介质层340的方法参照第一实施例，不再详述。本实施例中，N型边缘区、P型边缘区和N型核心区对应的位置均有层间介质层340形成。
本实施例中，还包括：在形成所述层间介质层340之前，在N型边缘区的伪栅极结构330两侧的鳍部320中形成N型边缘区的鳍式场效应晶体管的源漏区，在P型边缘区的伪栅极结构330两侧的鳍部320中形成P型边缘区的鳍式场效应晶体管的源漏区，在N型核心区的伪栅极结构330两侧的鳍部320中形成N型核心区的鳍式场效应晶体管的源漏区。
参考图21，去除N型边缘区的伪栅电极332(参考图20)，形成第一开口341。
去除N型边缘区的伪栅电极332以形成第一开口341的工艺参考第一实施例，不再详述。
参考图22，对第一开口341底部的伪栅介质层331进行氮等离子体处理。
所述氮等离子体处理的作用在于：在N型边缘区的伪栅介质层331中掺杂氮元素，以提高N型边缘区的伪栅介质层331的介电常数，使得在保证N型边缘区的鳍式场效应晶体管的电学厚度一定的情况下，能够使得N型边缘区的伪栅介质层的厚度有了增加的空间，从而使得N型边缘区的鳍式场效应晶体管的经时击穿(TDDB)性能有了提升的空间。
在进行氮等离子体处理的过程中，P型边缘区的伪栅电极332保护P型边缘区的伪栅介质层331不受到氮等离子体处理的影响，避免加重P型边缘区的鳍式场效应晶体管的NBTI效应。
所述氮等离子体处理的具体参数选择参照第一实施例，不再详述。
参考图23，去除N型核心区的伪栅电极332(参考图22)，形成第四开口344；氮等离子体处理后，去除P型边缘区的伪栅电极332，形成第二开口342。
去除N型核心区的伪栅电极332以形成第四开口344的方法为干刻工艺或湿刻工艺。本实施例中，采用湿刻工艺去除N型核心区的伪栅电极332，采用的刻蚀溶液为四甲基氢氧化铵溶液。
去除P型边缘区的伪栅电极332以形成第二开口342的方法参照第一实施例，不再详述。
需要说明的是，去除N型核心区的伪栅电极332以形成第四开口344的步骤可以在形成第一开口341之前进行，也可以和形成第一开口341的步骤同时进行，也可以在形成第一开口341之后且在氮等离子体处理之前进行，也可以在进行氮等离子体处理之后且在后续进行的形成金属栅极结构之前实施。若形成所述第四开口344的步骤在氮等离子体处理之前进行，那么在进行氮等离子体处理的过程中，对N型核心区的伪栅介质层331中也会掺杂氮元素，从而使得N型核心区的鳍式场效应晶体管的经时击穿(TDDB)性能也有了提升的空间。本实施例中，为了简化工艺，在氮等离子体处理后，将N型核心区和P型边缘区的伪栅电极332一并去除。
参考图24，形成第二开口342后，进行氟气氛退火处理。
本实施例中，所述氟气氛退火处理的目的为：氟与P型边缘区的鳍部320表面的悬挂键结合形成稳定的硅-氟键，从而改善P型边缘区的鳍式场效应晶体管的负偏压不稳定性(NBTI)效应。
所述氟气氛退火处理的参数选择参照第一实施例，不再详述。
另外，需要说明的是，当形成第四开口344的步骤在所述氟气氛退火处理之前进行时，N型边缘区和N型核心区的鳍式场效应晶体管也暴露在所述氟气氛退火处理的环境中，氟与N型边缘区和N型核心区的鳍部320表面的悬挂键结合形成稳定的硅-氟键，提高了N型边缘区和N型核心区的鳍式场效应晶体管的沟道中载流子的迁移率。当形成第四开口344的步骤在所述氟气氛退火处理之后进行时，N型边缘区的鳍式场效应晶体管暴露在所述氟气氛退火处理的环境中，N型核心区的鳍式场效应晶体管不会暴露在所述氟气氛退火处理的环境中。
参考图25，氟气氛退火处理后，去除N型核心区的伪栅介质层331；去除N型核心区的伪栅介质层331后，在所述第一开口341、第二开口342和第四开口344中形成金属栅极结构。
去除N型核心区的伪栅介质层331的方法为干刻工艺或湿刻工艺，本实施例中，采用干刻工艺去除N型核心区的伪栅介质层331，采用的刻蚀气体为CF4和O2。
所述金属栅极结构包括：位于第一开口341、第二开口342和第四开口344的底部和侧壁的栅介质层350和位于所述栅介质层350表面的金属栅电极360，所述金属栅电极360的顶部表面与所述层间介质层340的表面齐平。
所述栅介质层350的厚度小于所述伪栅介质层331的厚度，在一个具体的实施例中，所述栅介质层350的厚度为6埃～12埃。
形成所述金属栅极结构的方法参照第一实施例，不再详述。
本实施例中，在去除N型核心区的伪栅介质层331之后且在形成所述金属栅极结构之前，还包括：在所述第四开口344的底部形成界面层333。所述界面层333的材料为氧化硅，形成所述界面层333的方法为氧化工艺，如干法氧化工艺或湿法氧化工艺，所述界面层333的作用为：作为N型核心区的鳍部320和栅介质层350之间的缓冲层，提高N型核心区的鳍部320和栅介质层350之间的界面态。
第四实施例
图26至图34是本发明第四实施例中鳍式场效应晶体管形成过程的结构示意图。
结合参考图26和图27，图27为沿着图26中切割线A4-A5(平行于I区域的鳍部延伸方向且通过I区域的鳍部)、切割线B4-B5(平行于Ⅱ区域的鳍部延伸方向且通过Ⅱ区域的鳍部)、切割线C4-C5(平行于Ⅲ区域的鳍部延伸方向且通过Ⅲ区域的鳍部)和切割线D4-D5(平行于Ⅳ区域的鳍部延伸方向且通过Ⅳ区域的鳍部)，提供半导体衬底400，所述半导体衬底400具有N型边缘区、P型边缘区、N型核心区和P型核心区，N型边缘区、P型边缘区、N型核心区和P型核心区的半导体衬底400上形成有鳍部420和横跨所述鳍部420的伪栅极结构430。
所述半导体衬底400包括N型边缘区(I区域)、P型边缘区(Ⅱ区域)、P型核心区(Ⅲ区域)和N型核心区(Ⅳ区域)，所述P型核心区和N型核心区构成核心区，所述核心区用于形成核心电路，所述N型边缘区和P型边缘区构成边缘区，所述P型核心区用于形成对应所述核心电路的P型鳍式场效应晶体管，所述N型核心区用于形成对应所述核心电路的N型鳍式场效应晶体管；所述边缘区位于所述核心区的外围，用于形成对应所述核心电路的外围逻辑电路，所述N型边缘区用于形成对应所述外围逻辑电路的N型鳍式场效应晶体管，所述P型边缘区用于形成对应所述外围逻辑电路的P型鳍式场效应晶体管。
所述半导体衬底400的材料选择参考第一实施例，不再详述。
形成鳍部420的方法参考第一实施例中形成鳍部120的方法，不再详述。本实施例中，N型边缘区、P型边缘区、P型核心区和N型核心区的半导体衬底400上对应的位置均有鳍部420形成。
本实施例中，还包括隔离结构410，隔离结构410电学隔离鳍部420，位于鳍部420两侧的半导体衬底400上。所述隔离结构410的材料包括氧化硅或氮氧化硅。
所述伪栅极结构430包括横跨鳍部420的伪栅介质层431和覆盖伪栅介质层431的伪栅电极432。其中，伪栅介质层431位于隔离结构410表面、覆盖部分鳍部420的顶部表面和侧壁。本实施例中，所述伪栅介质层431的材料为氧化硅，所述伪栅电极432的材料为多晶硅。
形成所述伪栅极结构430的方法参考第一实施例中形成伪栅极结构130的方法，不再详述。本实施例中，N型边缘区、P型边缘区、P型核心区和N型核心区对应的位置均有伪栅极结构440形成。
参考图28，在所述半导体衬底400和鳍部420上形成覆盖所述伪栅极结构430的侧壁的层间介质层440。
形成层间介质层440的方法参照第一实施例中形成层间介质层140的方法，不再详述。本实施例中，N型边缘区、P型边缘区、P型核心区和N型核心区对应的位置均有层间介质层440形成。
本实施例中，还包括：在形成层间介质层440之前，在N型边缘区的伪栅极结构430两侧的鳍部420中形成N型边缘区的鳍式场效应晶体管的源漏区(未标示)，在P型边缘区的伪栅极结构430两侧的鳍部420中形成P型边缘区的鳍式场效应晶体管的源漏区(未标示)，在P型核心区的伪栅极结构430两侧的鳍部420中形成P型核心区的鳍式场效应晶体管的源漏区(未标示)，在N型核心区的伪栅极结构430两侧的鳍部420中形成N型核心区的鳍式场效应晶体管的源漏区(未标示)。
参考图29，去除N型边缘区的伪栅电极432(参考图28)，形成第一开口441。
去除N型边缘区的伪栅电极432以形成第一开口441的方法参照第一实施例，不再详述。
参考图30，对第一开口441底部的伪栅介质层431进行氮等离子体处理。
所述氮等离子体处理的作用在于：在N型边缘区的伪栅介质层431中掺杂氮元素，以提高N型边缘区的伪栅介质层431的介电常数，使得在保证N型边缘区的鳍式场效应晶体管的电学厚度一定的情况下，能够使得N型边缘区的伪栅介质层431的厚度有了增加的空间，从而使得N型边缘区的鳍式场效应晶体管的经时击穿(TDDB)性能有了提升的空间。
在进行氮等离子体处理的过程中，P型边缘区的伪栅电极432保护P型边缘区的伪栅介质层431不受到氮等离子体处理的影响，P型核心区的伪栅电极432保护P型核心区的伪栅介质层431不受到氮等离子体处理的影响，避免加重P型边缘区和P型核心区的鳍式场效应晶体管的NBTI效应。
所述氮等离子体处理的具体参数选择参照第一实施例，不再详述。
参考图31，去除N型核心区的伪栅电极432，形成第四开口444；氮等离子体处理后，去除P型边缘区和P型核心区的伪栅电极432，在P型边缘区形成第二开口442，在P型核心区形成第三开口443。
去除N型核心区的伪栅电极432以形成第四开口444的方法参照第三实施例，不再详述。
去除P型边缘区和P型核心区的伪栅电极432以形成第二开口442和第三开口443的方法参照第二实施例，不再详述。
需要说明的是，去除N型核心区的伪栅电极432以形成第四开口444的步骤可以在形成第一开口441之前进行，也可以和形成第一开口441的步骤同时进行，也可以在形成第一开口441之后且在氮等离子体处理之前进行，也可以在进行氮等离子体处理之后且在后续进行的形成金属栅极结构之前实施。若形成所述第四开口444的步骤在氮等离子体处理之前进行，那么在进行氮等离子体处理的过程中，对N型核心区的伪栅介质层431中也会掺杂氮元素，从而使得N型核心区的鳍式场效应晶体管的经时击穿(TDDB)性能也有了提升的空间。
本实施例中，为了简化工艺，在氮等离子体处理后，将N型核心区、P型边缘区和P型核心区的伪栅电极432一并去除。
参考图32，形成第二开口442和第三开口443后，进行氟气氛退火处理。
本实施例中，所述氟气氛退火处理的目的为：氟与P型边缘区和P型核区的鳍部420表面的悬挂键结合形成稳定的硅-氟键，从而改善P型边缘区和P型核区的鳍式场效应晶体管的负偏压不稳定性(NBTI)效应。
关于所述氟气氛退火处理的参数选择参照第一实施例，不再详述。
另外，需要说明的是，当形成第四开口444的步骤在所述氟气氛退火处理之前进行时，N型边缘区和N型核心区的鳍式场效应晶体管也暴露在所述氟气氛退火处理的环境中。对于N型边缘区和N型核心区，氟通过N型边缘区和N型核心区的伪栅介质层431扩散至N型边缘区和N型核心区的伪栅介质层431与鳍部420的界面，从而氟与N型边缘区和N型核心区的鳍部420表面的悬挂键结合形成稳定的硅-氟键，从而提高了N型边缘区和N型核心区的鳍式场效应晶体管的沟道中载流子的迁移率。当形成第四开口444的步骤在所述氟气氛退火处理之后进行时，N型边缘区的鳍式场效应晶体管暴露在所述氟气氛退火处理的环境中，N型核心区的鳍式场效应晶体管不会暴露在所述氟气氛退火处理的环境中。
参考图33，氟气氛退火处理后，去除N型核心区和P型核心区的伪栅介质层431。
去除N型核心区和P型核心区的伪栅介质层431的方法为干刻工艺和湿刻工艺。本实施例中，采用干刻工艺去除N型核心区和P型核心区的伪栅介质层431，采用的刻蚀气体为CF4和O2。
参考图34，去除N型核心区和P型核心区的伪栅介质层431后，在所述第一开口441、第二开口442、第三开口443和第四开口444中形成金属栅极结构。
本实施例中，在去除N型核心区和P型核心区的伪栅介质层431之后且在形成所述金属栅极结构之前，还包括：在所述第三开口443和第四开口444的底部形成界面层433，所述界面层433的材料为氧化硅，形成所述界面层433的方法为氧化工艺，如干法氧化工艺或湿法氧化工艺，所述界面层433的作用为：作为P型核心区和N型核心区的鳍部420和后续形成的栅介质层之间的缓冲层，提高P型核心区和N型核心区的鳍部420和后续形成的栅介质层之间的界面态。
本实施例中，所述金属栅极结构，包括：位于第一开口441(参考图33)、第二开口442(参考图33)、第三开口443(参考图33和第四开口444(参考图33)的底部和侧壁的栅介质层450和位于所述栅介质层450表面的金属栅电极460，所述金属栅电极460的顶部表面与所述层间介质层440的表面齐平。
所述栅介质层450的厚度小于所述伪栅介质层431的厚度，在一个具体的实施例中，所述栅介质层450的厚度为6埃～12埃。
形成所述金属栅极结构的方法参照第一实施例中形成金属栅极结构的方法，不再详述。本实施例中，在N型边缘区、P型边缘区、P型核心区和N型核心区对应的位置均有金属栅极结构形成。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有N型边缘区和P型边缘区，所述N型边缘区和P型边缘区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；
去除N型边缘区的伪栅电极，形成第一开口；
对第一开口底部的伪栅介质层进行氮等离子体处理；
氮等离子体处理后，去除P型边缘区的伪栅电极，形成第二开口；
形成第二开口后，进行氟气氛退火处理；
氟气氛退火处理后，在所述第一开口和第二开口中形成金属栅极结构。
2.根据权利要求1所述鳍式场效应晶体管的形成方法，其特征在于，所述氮等离子体处理的参数为：采用的气体为N2，N2的流量为50sccm～120sccm，等离子体化功率为300瓦～1500瓦，处理时间为10秒～30秒，腔室压强为10mtorr～30mtorr。
3.根据权利要求1所述鳍式场效应晶体管的形成方法，其特征在于，所述氟气氛退火处理的参数为：采用的气体为F2，温度为350摄氏度～800摄氏度，腔室压强为5E5帕～20E5帕，处理时间为3分钟～50分钟。
4.根据权利要求1所述鳍式场效应晶体管的形成方法，其特征在于，所述伪栅介质层的材料为氧化硅。
5.根据权利要求1所述鳍式场效应晶体管的形成方法，其特征在于，所述伪栅介质层的厚度为15埃～50埃。
6.根据权利要求1所述鳍式场效应晶体管的形成方法，其特征在于，去除N型边缘区的伪栅电极和去除P型边缘区的伪栅电极的方法为干刻工艺或者湿刻工艺。
7.根据权利要求1所述鳍式场效应晶体管的形成方法，其特征在于，所述金属栅极结构包括位于所述第一开口和第二开口的侧壁和底部的栅介质层和位于所述栅介质层表面的金属栅电极。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，
所述半导体衬底还具有P型核心区，所述N型边缘区、P型边缘区和P型核心区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；
还包括：
进行所述氮等离子体处理后，去除P型边缘区和P型核心区的伪栅电极，在P型边缘区形成第二开口，在P型核心区形成第三开口；
形成第二开口和第三开口后，进行氟气氛退火处理；
氟气氛退火处理后，去除P型核心区的伪栅介质层；
去除P型核心区的伪栅介质层后，在所述第一开口、第二开口和第三开口中形成金属栅极结构。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，
所述半导体衬底还具有N型核心区，所述N型边缘区、P型边缘区和N型核心区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；
还包括：
去除N型核心区的伪栅电极，形成第四开口；
氮等离子体处理后，去除P型边缘区的伪栅电极，形成第二开口；
形成第二开口后，进行氟气氛退火处理；
氟气氛退火处理后，去除N型核心区的伪栅介质层；
去除N型核心区的伪栅介质层后，在所述第一开口、第二开口和第四开口中形成金属栅极结构。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，
所述半导体衬底还具有N型核心区和P型核心区，N型边缘区、P型边缘区、N型核心区和P型核心区的半导体衬底上形成有鳍部、横跨所述鳍部的伪栅介质层和覆盖伪栅介质层的伪栅电极、以及覆盖伪栅介质层和伪栅电极的侧壁和所述鳍部的层间介质层；
还包括：
去除N型核心区的伪栅电极，形成第四开口；
氮等离子体处理后，去除P型边缘区和P型核心区的伪栅电极，在P型边缘区形成第二开口，在P型核心区形成第三开口；
形成第二开口和第三开口后，进行氟气氛退火处理；
氟气氛退火处理后，去除N型核心区和P型核心区的伪栅介质层；
去除N型核心区和P型核心区的伪栅介质层后，在所述第一开口、第二开口、第三开口和第四开口中形成金属栅极结构。
CN201610129783.2A 2016-03-08 2016-03-08 鳍式场效应晶体管的形成方法 Pending CN107170683A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610129783.2A CN107170683A (zh) 2016-03-08 2016-03-08 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610129783.2A CN107170683A (zh) 2016-03-08 2016-03-08 鳍式场效应晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN107170683A true CN107170683A (zh) 2017-09-15

Family

ID=59848761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610129783.2A Pending CN107170683A (zh) 2016-03-08 2016-03-08 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN107170683A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979986A (zh) * 2017-12-28 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534569A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11088029B2 (en) 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140035058A1 (en) * 2012-07-31 2014-02-06 Samsung Electronics Co., Ltd. Semiconductor Devices and Methods of Manufacturing the Same
US20140077313A1 (en) * 2012-09-18 2014-03-20 Semiconductor Manufacturing International Corp. Transistor device and fabrication method
CN104347503A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140035058A1 (en) * 2012-07-31 2014-02-06 Samsung Electronics Co., Ltd. Semiconductor Devices and Methods of Manufacturing the Same
US20140077313A1 (en) * 2012-09-18 2014-03-20 Semiconductor Manufacturing International Corp. Transistor device and fabrication method
CN104347503A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979986A (zh) * 2017-12-28 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534569A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534569B (zh) * 2018-05-25 2023-09-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11088029B2 (en) 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment
TWI744690B (zh) * 2018-09-26 2021-11-01 台灣積體電路製造股份有限公司 電晶體結構及形成半導體結構的方法
US11670553B2 (en) 2018-09-26 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment

Similar Documents

Publication Publication Date Title
CN103426928B (zh) 半导体器件和该器件的制造方法
CN107958872A (zh) 半导体器件及其形成方法
CN104282540B (zh) 晶体管及其形成方法
CN103594365B (zh) Pmos晶体管的形成方法
CN103855006A (zh) 半导体器件的制造方法
CN103854983B (zh) P型mosfet的制造方法
CN107591437A (zh) 半导体器件的形成方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
WO2012097606A1 (zh) 一种场效应晶体管的制备方法
CN106653605A (zh) 半导体结构的形成方法
CN105448730B (zh) 半导体结构及其形成方法
CN106952822A (zh) 改善鳍式场效应管性能的方法
CN107170683A (zh) 鳍式场效应晶体管的形成方法
CN103094214B (zh) 制作半导体器件的方法
TWI818928B (zh) 一種製作半導體元件的方法
CN104733303B (zh) 伪栅的去除方法和mos晶体管的形成方法
CN105826175A (zh) 晶体管的形成方法
SG193698A1 (en) Passivating point defects in high-k gate dielectric layers during gate stack formation
CN106298894B (zh) 半导体器件的形成方法
CN106611788B (zh) 半导体结构的形成方法
CN111211055A (zh) 半导体结构及其形成方法
CN106783742B (zh) 鳍式场效应晶体管的形成方法
CN104465378B (zh) 半导体器件的制作方法
CN108122758A (zh) 半导体结构及其形成方法
CN103681503B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170915

RJ01 Rejection of invention patent application after publication