CN103594365B - Pmos晶体管的形成方法 - Google Patents

Pmos晶体管的形成方法 Download PDF

Info

Publication number
CN103594365B
CN103594365B CN201210289305.XA CN201210289305A CN103594365B CN 103594365 B CN103594365 B CN 103594365B CN 201210289305 A CN201210289305 A CN 201210289305A CN 103594365 B CN103594365 B CN 103594365B
Authority
CN
China
Prior art keywords
layer
dielectric layer
pmos transistor
forming method
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210289305.XA
Other languages
English (en)
Other versions
CN103594365A (zh
Inventor
陈勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210289305.XA priority Critical patent/CN103594365B/zh
Priority to US13/737,966 priority patent/US8980718B2/en
Publication of CN103594365A publication Critical patent/CN103594365A/zh
Application granted granted Critical
Publication of CN103594365B publication Critical patent/CN103594365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Abstract

一种PMOS晶体管的形成方法，包括：提供衬底；在衬底上形成伪栅结构，伪栅结构包括高k介质层、位于高k介质层上的伪栅极、位于高k介质层和伪栅极周围的侧墙；在所述伪栅结构两侧的衬底中进行离子注入，以形成源区和漏区；形成源区和漏区之后，进行第一退火，使所述源区和漏区中的离子扩散；在所述衬底上形成层间介质层，所述层间介质层的上表面和所述伪栅结构的上表面相平；去除所述伪栅极，在所述层间介质层中形成开口；形成开口后，对所述高k介质层进行第二退火，所述第二退火的气氛包括氧气；以及第二退火后，在所述开口中形成金属栅极。所述方法能够修复高k介质层的氧空位，从而避免所述氧空位给PMOS晶体管带来的不良影响。

Description

PMOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种PMOS晶体管的形成方法。
背景技术
随着半导体尺寸的不断缩小，传统的氧化硅栅介质材料也不断变薄，使得晶体管漏电流逐步增加，从而引起了功耗浪费和发热等问题。为此，Intel公司提出了铪基高k栅介质材料以及金属栅极技术。使用了这项技术后，不仅使得新型的45nm制造工艺降低了晶体管切换功耗以及源极到漏极的漏电流，并且降低了晶体管的栅氧化层漏电流，大幅度提高了晶体管开关速度。
为了可以继续使用传统多晶硅栅极技术的工艺步骤和工具，现有技术中一般采用后栅工艺形成高K介质和金属栅极。如授权日为2010年10月12日和专利号为US7812411B2的美国专利公开了一种形成高K介质和金属栅极的方法，包括：提供衬底；在所述衬底上依次形成高K介质材料层和多晶硅材料层；图形化所述高K介质材料层和多晶硅材料层，以形成高K介质层和多晶硅伪栅极；进行离子注入，以形成源区和漏区；进行退火，以促进离子扩散；去除所述多晶硅伪栅极，形成开口；以及，在所述开口中形成金属栅极。以上现有技术形成的PMOS晶体管性能仍存在一些问题。
因此，需要提出一种新的PMOS晶体管的形成方法，以提高PMOS晶体管的工作特性。
发明内容
本发明解决的问题是提出一种新的PMOS晶体管的形成方法，以提高PMOS晶体管的性能。
为解决上述问题，本发明实施例提供了一种PMOS晶体管的形成方法，包括：提供衬底；在所述衬底上形成伪栅结构，所述伪栅结构包括高k介质层、位于高k介质层上的伪栅极、位于所述高k介质层和伪栅极周围的侧墙；在所述伪栅结构两侧的衬底中进行离子注入，以形成源区和漏区；形成源区和漏区之后，进行第一退火，使所述源区和漏区中的离子扩散；在所述衬底上形成层间介质层，所述层间介质层的上表面和所述伪栅结构的上表面相平；去除所述伪栅极，在所述层间介质层中形成开口；形成开口后，对所述高k介质层进行第二退火，所述第二退火的气氛包括氧气；以及第二退火后，在所述开口中形成金属栅极。
可选地，所述高k介质层的材料为含氧的高k介质材料。
可选地，所述高k介质层的材料为氧化铪、氧化锆或者两者的组合。
可选地，所述第二退火工艺中，氧气流量为1sccm至100sccm；温度为400℃至600℃；压强为1torr至700torr；以及处理时间为5s至100s。
可选地，所述第二退火气氛还包括氮气，其中氧气的浓度为1ppm至1000ppm。
可选地，所述伪栅结构的形成方法包括：在所述衬底上依次形成高k介质材料层和伪栅极材料层；图形化所述高k介质材料层和伪栅极材料层，以形成高k介质层和伪栅极；在所述高k介质层和伪栅极的周围形成侧墙。
可选地，所述高k介质层和所述衬底之间具有界面层；所述伪栅结构的形成方法包括：在所述衬底上依次形成界面层材料层、高k介质材料层和伪栅极材料层；图形化所述界面层材料层、高k介质材料层和伪栅极材料层，以形成界面层、高k介质层和伪栅极，所述界面层和所述衬底之间具有快界面态；在所述界面层、高k介质层和伪栅极的周围形成侧墙。
可选地，所述界面层的材料为氧化硅。
可选地，所述高k介质层和所述衬底之间具有界面层，所述伪栅极和所述高k介质层之间具有罩层；所述伪栅结构的形成方法包括：在所述衬底上依次形成界面层材料层、高k介质材料层、罩层材料层和伪栅极材料层；图形化所述界面层材料层、高k介质材料层、罩层材料层和伪栅极材料层，以形成界面层、高k介质层、罩层和伪栅极，所述界面层和所述衬底之间具有快界面态，所述罩层用于保护所述高k介质层；在所述界面层、高k介质层、罩层和伪栅极的周围形成侧墙。
可选地，所述罩层材料包含氮化钛或氮化钽。
可选地，在所述第一退火之后和形成层间介质层之前，所述PMOS晶体管的形成方法还包括：在所述源区和漏区上形成金属硅化物。
可选地，所述金属硅化物为硅化镍。
可选地，在所述第二退火之后和形成所述金属栅极之前，所述PMOS晶体管的形成方法还包括：在所述高k介质层上形成功函数层。
可选地，所述功函数层的材料为氮化钛。
可选地，所述第一退火的温度范围为1000℃至1100℃，退火时间为0~2s。
与现有技术相比，本发明的实施例具有以下优点：
在本发明实施例中，在去除所述伪栅极之后对所述高k介质层进行第二退火，所述第二退火能够修复所述高k介质中的氧空位问题，从而避免所述氧空位问题减小PMOS晶体管的功函数和PMOS晶体管的阈值电压。
其次，所述第二退火过程的温度较低，氧含量较低，处理时间较短，从而能够在不氧化所述罩层的条件下达到修复所述高k介质层中氧空位问题的效果。
附图说明
图1为本发明一实施例的PMOS晶体管的形成方法的流程图；
图2~18为本发明一实施例中PMOS晶体管的中间结构的截面示意图。
具体实施方式
由背景技术可知，根据现有技术所形成的PMOS晶体管仍存在一些性能上的问题。经发明人研究发现，造成PMOS晶体管性能不好的原因为：现有技术中，高k介质层通常为含氧成分的高k介质材料，这种物质很不稳定，一方面，在沉积高K介质材料的时候，由于沉积工艺一般是原子层沉积工艺，所述沉积工艺使含氧高k材料中的氧分子数量减少，导致高K介质层中出现氧气空洞现象，又叫作氧空位（oxygenvacancy）；另一方面，在对衬底进行离子注入形成源区和漏区之后，进行退火工艺使源区和漏区中的掺杂离子扩散的过程中，由于所述退火工艺的温度较高，一般是在1000℃~1100℃，也会使得含氧高K介质层中的氧分子在高温下产生分离和逸出，从而导致高K介质层中出现氧空位（oxygenvacancy）。氧空位现象最终使得PMOS晶体管的有效功函数减小和PMOS晶体管的阈值电压降低，从而影响PMOS晶体管的性能。
针对上述问题，本发明的实施例提供了一种PMOS晶体管的形成方法。图1为本发明一实施例的PMOS晶体管的形成方法的流程图。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
下面具体结合图2~18，对本发明实施例提供的技术方案进行详细的说明。
首先，请参考图2，执行步骤S1，提供衬底100。在本发明实施例中，所述衬底100可以为硅衬底、或绝缘体上硅衬底等。
接着，请参考图5，执行步骤S2，在所述衬底100上形成伪栅结构。所述伪栅结构包括高k介质层202、位于所述高k介质层上的伪栅极204以及位于所述高K介质层202和伪栅极204周围的侧墙205。
所述伪栅结构的形成方法包括：参考图3，在所述衬底100上形成高k介质材料层202和位于高k介质材料层上的伪栅极材料层204a；参考图4，图形化所述在所述高k介质材料层202a和伪栅极材料层204a，以形成高k介质层202和伪栅极204；参考图5，以及在所述高k介质层202和伪栅极204的周围形成侧墙205。
所述高k介质材料层202a和伪栅极材料层204a的形成工艺可以为PVD或者CVD工艺。
所述高k介质层202的材料为含氧的高K介质材料，例如氧化铪、氧化锆或者两者的组合，但不限于这两种材料。所述伪栅极204的材料可以为多晶硅，但并不限于此。
在本发明的另一实施例中，所述高k介质层202和所述衬底100之间还可以形成有界面层，且所述伪栅结构的形成方法包括：参考图6，在所述衬底100上形成界面层材料层201a、位于界面层材料层201a上的高k介质材料层202a，和位于高k介质材料层202a上的伪栅极材料层204a；参考图7，图形化所述在所述界面层材料层201a、高k介质材料层202a和伪栅极材料层204a，以形成界面层201、高k介质层202和伪栅极204；参考图8，以及在所述界面层201、高k介质层202和伪栅极204的周围形成侧墙205。
所述界面层材料层201a、高k介质材料层202a、和伪栅极材料层204a的形成工艺可以为PVD或者CVD工艺。
值得注意的是，所述界面层201的材料为氧化硅，但并不限于此。所述界面层使得位于衬底和界面层之间的界面态为快界面态，从而加速半导体导带或价带的电荷交换。因此所述界面层201可以提高界面处的电子和空穴的迁移率。
在本发明的另一实施例中，除了在所述高k介质层202和所述衬底100之间还形成有界面层201外，所述伪栅极204和所述高k介质层202之间形成有罩层；且所述伪栅结构的形成方法包括：参考图9，在所述衬底100上依次形成界面层材料层201a、位于界面层材料层201a上的高k介质材料层202a、位于高k介质材料层202a上的罩层材料层203a和位于罩层材料层203a上的伪栅极材料层204a；参考图10，图形化所述在所述界面层材料层201a、高k介质材料层202a、罩层材料层203a和伪栅极材料层204a，以形成界面层201、高k介质层202、罩层203和伪栅极204；参考图11，以及在所述界面层201、高k介质层202、层203和伪栅极204的周围形成侧墙205。
所述界面层材料层201a、高k介质材料层202a、罩层材料层203a和伪栅极材料层204a的形成工艺可以为PVD或者CVD工艺。
值得注意的是，所述罩层203的材料可以为氮化钛或氮化钽，但并不限于此。所述罩层203可以作为后续去除伪栅极204的刻蚀停止层，避免去除伪栅极204的过程中对所述高k介质层造成伤害。
接着，请参考图12，执行步骤S3，在所述伪栅结构两侧的衬底中进行离子注入，以形成源区101和漏区102。
接着，执行步骤S4，对所述伪栅结构两侧的衬底进行第一退火，以促进所述源区和漏区内的离子扩散。所述第一退火的温度一般是在1000~1100℃，处理时间一般为0~2s。
需要说明的是，从上述可见，所述第一退火的温度较高，在高温下所述含氧高k介质层202中的氧分子容易分离和逸出，从而使得所述高k介质层202产生氧空位（oxygenvacancy）现象。如前所述，所述氧空位现象会减小所形成的PMOS晶体管的功函数，且降低PMOS晶体管的阈值电压，从而使得所述PMOS晶体管的性能下降。
在本发明的实施例中，请参考图13，在第一退火后和后续形成层间介质层之前，还可以在所述伪栅结构两侧的所述源区和漏区上，形成金属硅化物300，以降低源区和漏区与后续形成的导电插塞之间的接触电阻。所述金属硅化物300可以是硅化镍，还可以是其他公知的可适用的金属硅化物，所述金属硅化物300的形成工艺可以为本领域内公知的常规技术手段，在此不赘述。
接着，执行步骤S5，请参考图14，在所述伪栅结构两侧的衬底上形成层间介质层400，所述层间介质层400的上表面和所述伪栅结构的上表面相平。在本发明实施例中，所述层间介质层400的材料可以为氧化硅，但不限于氧化硅。
接着，执行步骤S6，请参考图15，去除所述伪栅极204，形成开口206，以便后续在所述开口206中形成金属栅极。
在本发明实施例中，所述伪栅极204的去除方法可以为干法刻蚀工艺。在本发明的其他实施例中，所述伪栅极204的去除方法也可以采用其他可适用的工艺或方法，例如湿法腐蚀。值得注意的是，如果在所述伪栅极204和所述高k介质层202之间形成有罩层203，所述罩层203将在去除所述伪栅极202的过程中保护所述高k介质层202，且所述罩层的厚度一般为至
接着，执行步骤S7，继续参考图15，对所述高k介质层202进行第二退火，以修复所述高k介质层202的氧空位。在本发明实施例中，所述第二退火的气氛为氧气，所述氧气流量为1sccm~100sccm；温度为400℃~600℃；压强为1torr~700torr；以及处理时间为5s~100s。
在本发明的其他实施例中，所述第二退火的气体还可以包含氮气，通过氮气来稀释氧气，以避免过氧化。且在氧气和氮气的混合气氛中，氧气的浓度为1ppm~1000ppm。
值得注意的是，在所述第二退火时，氧原子穿过罩层和高k介质层结合，将高k介质层中的氧空位填补，因此所述氧气退火能修复所述高k介质层因所述促进离子扩散的退火带来的氧空位问题，从而确保将形成的PMOS晶体管有更好的性能。
由前述可知，所述第二退火过程中的温度较低，低于罩层的氧化温度，其次，所述第二退火过程中氧气含量也很低，一般通过氮气来稀释所述氧气的含量，另外，所述第二退火过程中处理时间也很短，因此所述第二退火从而能够在不氧化所述罩层的条件下达到修复所述高k介质层氧空位问题的效果。
接着，执行步骤S8，请参考图16，在所述开口206中形成金属栅极208。到此，所述PMOS晶体管已形成。所述金属栅极208的形成工艺可以使本领域内的常规技术手段，在次不赘述。
在本发明的实施例中，在所述第二退火之后和形成金属栅极208之前，还可以在所述高k介质层202上形成功函数层207，以调节将形成的PMOS晶体管的功函数。所述功函数层可以只形成在开口206的底部，如图17所示，也可以在本发明的实施例中，所述功函数层可以只形成在开口206的底部和侧壁上，如图18所示。所述功函数层207的材料可以是氮化钛，但不限于此。
综上所述，本发明的实施例具有以下优点：
在本发明实施例中，在去除所述伪栅极之后对所述高k介质层进行第二退火，所述第二退火能够修复所述高k介质中的氧空位问题，从而避免所述氧空位问题减小PMOS晶体管的功函数和PMOS晶体管的阈值电压。
其次，所述第二退火过程的温度较低，氧含量较低，处理时间较短，从而能够在不氧化所述罩层的条件下达到修复所述高k介质层中氧空位问题的效果。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种PMOS晶体管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成伪栅结构，所述伪栅结构包括高k介质层、位于高k介质层上的伪栅极、位于所述高k介质层和伪栅极周围的侧墙；
在所述伪栅结构两侧的衬底中进行离子注入，以形成源区和漏区；
形成源区和漏区之后，进行第一退火，促进所述源区和漏区中的离子扩散；
在所述衬底上形成层间介质层，所述层间介质层的上表面和所述伪栅结构的上表面相平；
去除所述伪栅极，在所述层间介质层中形成开口；
形成开口后，对所述高k介质层进行第二退火，所述第二退火的气氛包括氧气；以及
第二退火后，在所述开口中形成金属栅极；
其中，所述第二退火工艺中，氧气流量为1sccm至100sccm；温度为400℃至600℃；压强为1torr至700torr；以及处理时间为5s至100s；
所述第二退火气氛还包括氮气，其中氧气的浓度为1ppm至1000ppm。
2.如权利要求1所述PMOS晶体管的形成方法，其特征在于，所述高k介质层的材料为含氧的高k介质材料。
3.如权利要求2所述PMOS晶体管的形成方法，其特征在于，所述高k介质层的材料为氧化铪、氧化锆或者两者的组合。
4.如权利要求1所述PMOS晶体管的形成方法，其特征在于，所述伪栅结构的形成方法包括：在所述衬底上依次形成高k介质材料层和伪栅极材料层；图形化所述高k介质材料层和伪栅极材料层，以形成高k介质层和伪栅极；在所述高k介质层和伪栅极的周围形成侧墙。
5.如权利要求1所述PMOS晶体管的形成方法，其特征在于，所述高k介质层和所述衬底之间具有界面层；所述伪栅结构的形成方法包括：在所述衬底上依次形成界面层材料层、高k介质材料层和伪栅极材料层；图形化所述界面层材料层、高k介质材料层和伪栅极材料层，以形成界面层、高k介质层和伪栅极，所述界面层和所述衬底之间具有快界面态；在所述界面层、高k介质层和伪栅极的周围形成侧墙。
6.如权利要求5所述PMOS晶体管的形成方法，其特征在于，所述界面层的材料为氧化硅。
7.如权利要求1所述PMOS晶体管的形成方法，其特征在于，所述高k介质层和所述衬底之间具有界面层，所述伪栅极和所述高k介质层之间具有罩层；所述伪栅结构的形成方法包括：在所述衬底上依次形成界面层材料层、高k介质材料层、罩层材料层和伪栅极材料层；图形化所述界面层材料层、高k介质材料层、罩层材料层和伪栅极材料层，以形成界面层、高k介质层、罩层和伪栅极，所述界面层和所述衬底之间具有快界面态，所述罩层用于保护所述高k介质层；在所述界面层、高k介质层、罩层和伪栅极的周围形成侧墙。
8.如权利要求7所述PMOS晶体管的形成方法，其特征在于，所述罩层材料包含氮化钛或氮化钽。
9.如权利要求1所述PMOS晶体管的形成方法，其特征在于，在所述第一退火之后和形成层间介质层之前，还包括：在所述源区和漏区上形成金属硅化物。
10.如权利要求9所述PMOS晶体管的形成方法，其特征在于，所述金属硅化物为硅化镍。
11.如权利要求1所述PMOS晶体管的形成方法，其特征在于，在所述第二退火之后和形成所述金属栅极之前，还包括：在所述高k介质层上形成功函数层。
12.如权利要求11所述PMOS晶体管的形成方法，其特征在于，所述功函数层的材料为氮化钛。
13.如权利要求1所述PMOS晶体管的形成方法，其特征在于，所述第一退火的温度范围为1000℃至1100℃，退火时间为0～2s。
CN201210289305.XA 2012-08-14 2012-08-14 Pmos晶体管的形成方法 Active CN103594365B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210289305.XA CN103594365B (zh) 2012-08-14 2012-08-14 Pmos晶体管的形成方法
US13/737,966 US8980718B2 (en) 2012-08-14 2013-01-10 PMOS transistors and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210289305.XA CN103594365B (zh) 2012-08-14 2012-08-14 Pmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103594365A CN103594365A (zh) 2014-02-19
CN103594365B true CN103594365B (zh) 2016-06-29

Family

ID=50084454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210289305.XA Active CN103594365B (zh) 2012-08-14 2012-08-14 Pmos晶体管的形成方法

Country Status (2)

Country Link
US (1) US8980718B2 (zh)
CN (1) CN103594365B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304476A (zh) * 2014-07-29 2016-02-03 中芯国际集成电路制造(上海)有限公司 高k栅介电层的形成方法及半导体器件
CN107305846A (zh) * 2016-04-18 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN107591437B (zh) * 2016-07-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107785267B (zh) * 2016-08-29 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107958872B (zh) * 2016-10-17 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108258028B (zh) * 2016-12-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108346577B (zh) * 2017-01-22 2021-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
KR102410935B1 (ko) * 2017-12-18 2022-06-21 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN113517229B (zh) * 2020-04-10 2023-09-12 联华电子股份有限公司 一种制作半导体元件的方法
CN113539824A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114068690A (zh) * 2020-07-29 2022-02-18 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194875A (zh) * 2010-03-10 2011-09-21 台湾积体电路制造股份有限公司 装置与半导体元件的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US6188710B1 (en) * 1997-10-10 2001-02-13 Cymer, Inc. Narrow band gas discharge laser with gas additive
US7422936B2 (en) * 2004-08-25 2008-09-09 Intel Corporation Facilitating removal of sacrificial layers via implantation to form replacement metal gates
US7229889B2 (en) * 2005-03-10 2007-06-12 International Business Machines Corporation Methods for metal plating of gate conductors and semiconductors formed thereby
CN1945852A (zh) * 2005-10-06 2007-04-11 松下电器产业株式会社 半导体装置及其制造方法
US7524727B2 (en) * 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
US7714396B2 (en) * 2006-07-05 2010-05-11 United Microelectronics Corp. Metal-oxide semiconductor field effect transistor
US20080242012A1 (en) * 2007-03-28 2008-10-02 Sangwoo Pae High quality silicon oxynitride transition layer for high-k/metal gate transistors
US7585716B2 (en) 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
US20090108294A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Scalable high-k dielectric gate stack
US9711373B2 (en) * 2008-09-22 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate dielectric for high-k metal gate devices
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
US7939392B2 (en) * 2008-10-06 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process
US8664103B2 (en) * 2011-06-07 2014-03-04 Globalfoundries Inc. Metal gate stack formation for replacement gate technology
US8420519B1 (en) * 2011-11-01 2013-04-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits with controlled P-channel threshold voltage
US8753931B2 (en) * 2012-04-05 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective gate replacement process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194875A (zh) * 2010-03-10 2011-09-21 台湾积体电路制造股份有限公司 装置与半导体元件的形成方法

Also Published As

Publication number Publication date
US8980718B2 (en) 2015-03-17
CN103594365A (zh) 2014-02-19
US20140048891A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
CN103594365B (zh) Pmos晶体管的形成方法
US9178036B1 (en) Methods of forming transistor devices with different threshold voltages and the resulting products
US9076816B2 (en) Method and device for self-aligned contact on a non-recessed metal gate
US8409942B2 (en) Replacement gate approach based on a reverse offset spacer applied prior to work function metal deposition
CN104810368B (zh) Cmos晶体管及其形成方法
US8748281B2 (en) Enhanced confinement of sensitive materials of a high-K metal gate electrode structure
CN103854983B (zh) P型mosfet的制造方法
CN102544098A (zh) Mos晶体管及其形成方法
CN104779147A (zh) 一种金属栅极结构及其制备方法
CN106298919A (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN105336589A (zh) 晶体管的形成方法
CN104103502B (zh) 晶体管的形成方法
CN105448730A (zh) 半导体结构及其形成方法
US8039342B2 (en) Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal
CN107346783A (zh) 半导体结构及其制造方法
CN103855004B (zh) 晶体管的形成方法
CN102640280A (zh) 半导体器件及其制造方法
CN103915323B (zh) 晶体管的制作方法
CN108630751A (zh) 半导体结构及其形成方法
CN107170683A (zh) 鳍式场效应晶体管的形成方法
CN106935503A (zh) 半导体器件的形成方法
CN104299994B (zh) 晶体管及晶体管的形成方法
CN103855007A (zh) P型mosfet的制造方法
US8729639B2 (en) Semiconductor device and method for producing the same
CN103794482B (zh) 金属栅极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant