CN104347503A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN104347503A
CN104347503A CN201310326647.9A CN201310326647A CN104347503A CN 104347503 A CN104347503 A CN 104347503A CN 201310326647 A CN201310326647 A CN 201310326647A CN 104347503 A CN104347503 A CN 104347503A
Authority
CN
China
Prior art keywords
core devices
layer
dielectric layer
interface layer
gate interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310326647.9A
Other languages
English (en)
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310326647.9A priority Critical patent/CN104347503A/zh
Priority to US14/169,146 priority patent/US9502403B2/en
Publication of CN104347503A publication Critical patent/CN104347503A/zh
Priority to US15/299,282 priority patent/US9985015B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。该方法包括：S101：在半导体衬底上形成核心器件的伪栅极界面层和伪栅极及IO器件的栅极界面层和伪栅极；S102：去除核心器件的伪栅极和IO器件的伪栅极；S103：去除核心器件的伪栅极界面层，形成核心器件的栅极界面层；S104：在核心器件的栅极界面层和IO器件的栅极界面层上分别形成核心器件的高k介电层和IO器件的高k介电层；还包括：进行高压氟退火在核心器件的栅极界面层和IO器件的栅极界面层引入氟离子，和/或，进行高压氟退火在核心器件的高k介电层和IO器件的高k介电层引入氟离子。该方法通过高压氟退火引入氟离子，提高了器件性能。本发明的半导体器件用上述方法制得，具有上述优点。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着工艺节点的不断减小，尤其当半导体技术发展到20nm及以下工艺节点，为减小等效氧化层厚度（EOT），往往需要采用后高k介电层后金属栅极（high-K/metal gate all last）工艺来完成半导体器件的制造。对后高k介电层工艺而言，一个难题在于如何保证栅极界面层（IL）的可靠性。众所周知，氟可以改善PMOS器件的负偏压温度不稳定效应(negative bias temperature instability，NBTI)和NMOS器件的热载流子注入(hot-carrier injection，HCI)效应。然而，由于在后高k介电层工艺中，需要在形成栅极界面层和高k介电层之前去除伪栅极界面层（也称伪栅氧化层），因此，如何在器件中引入氟并对其进行活化，成为了后高k介电层工艺面临的一个主要挑战。
对于氮氧化硅（SION）作为栅氧化层的情况或先高k介电层金属栅极工艺，可以在形成伪栅极（一般为多晶硅）之后源极和漏极峰值退火之前在器件的伪栅极和源极、漏极区域进行氟离子（一般为氟或氟化硼等含氟化合物）注入。在源极和漏极退火之后，可以形成具有强的Hf-F和Si-F键的界面。但是，大剂量的氟离子注入会导致对半导体衬底的破坏，并且，对于后高k介电层工艺，出于对热预算的考虑一般需要避免使用高温退火。
可见，如何在器件中引入氟并对其进行活化以及提供一种满足上述要求的半导体器件，是应用后高k介电层工艺的半导体器件的制造方法必须要解决的问题。为解决上述问题，有必要提出一种新的半导体器件及其制造方法。
发明内容
针对现有技术的不足，本发明提供一种半导体器件及其制造方法。
本发明实施例一提供一种半导体器件的制造方法，该方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底上形成核心器件的伪栅极界面层和伪栅极以及IO器件的栅极界面层和伪栅极；
步骤S102：去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极；
步骤S103：去除所述核心器件的所述伪栅极界面层，在所述核心器件的所述伪栅极界面层原来的位置形成所述核心器件的栅极界面层；
步骤S104：在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层之上分别形成所述核心器件的高k介电层和所述IO器件的高k介电层；
其中，所述方法还包括：在所述步骤S103和所述步骤S104之间对所述半导体衬底进行高压氟退火处理以在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层中引入氟离子的步骤，和/或，在所述步骤S104之后对所述半导体衬底进行高压氟退火处理以在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层中引入氟离子的步骤。
其中，在所述步骤S101中，所述IO器件的所述栅极界面层为氧化物层，并且所述氧化物层通过对所述半导体衬底氧化而形成。
其中，在所述步骤S101中，所述核心器件的所述伪栅极与所述IO器件的所述伪栅极的材料为多晶硅。
其中，在所述步骤S101中，所述核心器件的所述伪栅极界面层与所述IO器件的所述栅极界面层在同一工艺中形成，所述核心器件的所述伪栅极与所述IO器件的所述伪栅极在同一工艺中形成。
其中，在所述步骤S102中，去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极的方法为湿法刻蚀或先干法刻蚀后湿法刻蚀。
其中，在所述步骤S103中，去除所述核心器件的所述伪栅极界面层的方法为干法刻蚀或湿法刻蚀。
其中，在所述步骤S103中，形成所述核心器件的栅极界面层的方法为化学氧化法或者热氧化法。
其中，在所述步骤S103中，在去除所述核心器件的所述伪栅极界面层之前，形成覆盖所述IO器件的所述栅极界面层的保护层；在形成所述核心器件的所述栅极界面层之后，去除所述保护层。
其中，所述高压氟退火处理的温度为350℃-500℃。
其中，所述高压氟退火处理的退火时间大于等于5分钟。
其中，所述高压氟退火处理的压强为大于等于1个标准大气压小于等于25个标准大气压。
其中，在所述步骤S104中，所述核心器件的所述高k介电层和所述IO器件的所述高k介电层的横截面均呈U型。
其中，在所述步骤S104之后还包括步骤S105：
在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层之上分别形成所述核心器件的功函数层和金属栅极以及所述IO器件的功函数层和金属栅极。一般而言，步骤S105位于对所述半导体衬底进行高压氟退火处理以在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层中引入氟离子的步骤之后。
本发明实施例二提供一种半导体器件，包括半导体衬底和位于所述半导体衬底上的核心器件和IO器件，所述核心器件包括位于所述半导体衬底上的所述核心器件的栅极界面层以及位于所述核心器件的所述栅极界面层之上的所述核心器件的高k介电层，所述IO器件包括位于所述半导体衬底上的所述IO器件的栅极界面层以及位于所述IO器件的所述栅极界面层之上的所述IO器件的高k介电层，
其中，所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层掺杂有氟离子；和/或，所述核心器件的所述高k介电层和所述IO器件的所述高k介电层掺杂有氟离子。
其中，所述核心器件的所述高k介电层和所述IO器件的所述高k介电层的横截面均呈U型。
其中，所述半导体器件还包括位于所述核心器件的所述高k介电层之上的所述核心器件的功函数层和金属栅极以位于所述IO器件的所述高k介电层之上的所述IO器件的功函数层和金属栅极。
本发明的半导体器件的制造方法，通过采用高压氟退火处理在核心器件的栅极界面层和IO器件的栅极界面层和/或核心器件的高k介电层和IO器件的高k介电层中引入氟离子，提高了半导体器件的性能。本发明的半导体器件，由于核心器件的栅极界面层和IO器件的栅极界面层和/或核心器件的高k介电层和IO器件的高k介电层中掺杂有氟离子，因而提高了半导体器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1F为本发明实施例一的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图2为本发明实施例一的一种半导体器件的制造方法的第一种示意性流程图；
图3为本发明实施例一的一种半导体器件的制造方法的第二种示意性流程图；
图4为本发明实施例一的一种半导体器件的制造方法的第三种示意性流程图；
图5为本发明实施例二的一种半导体器件的结构的一种示意性剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件及其制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明实施例的半导体器件的制造方法，在形成核心（Core）器件和IO器件（输入输出器件）的栅极界面层或高k介电层之后采用高压氟退火工艺引入氟离子。在该工艺中，氟被渗透到栅极界面层、栅极界面层和半导体衬底的交界面、或高k介电层，以改善栅极介电层（包括栅极界面层、高k介电层）的质量。经过上述步骤，强的化学键Hf-F和Si-F形成在栅极界面层和半导体衬底的表面，这些化学键将有利于核心器件和IO器件的稳定性。
下面，参照图1A至图1F以及图2、图3和图4来描述本发明实施例一提出的一种半导体器件的制造方法。其中，图1A至图1F为本发明的实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图2为本发明实施例的一种半导体器件的制造方法的第一种示意性流程图，图3为本发明实施例的一种半导体器件的制造方法的第二种示意性流程图；图4为本发明实施例的一种半导体器件的制造方法的第三种示意性流程图。
本发明实施例的半导体器件的制造方法包括如下步骤：
步骤A1：提供包括核心区和IO区（即输入输出区）的半导体衬底100，在所述半导体衬底上形成位于核心区的核心器件的伪栅极界面层1011和核心器件的伪栅极1012以及位于IO区的IO器件的栅极界面层1021和IO器件的伪栅极1022。其中，伪栅极1012位于伪栅极界面层1011之上，伪栅极1022位于栅极界面层1021之上。如图1A所示。
其中，IO器件的栅极界面层1011一般为氧化物层，此时也可称IO器件的栅极界面层1011为栅氧化层。并且，所述氧化物层一般为直接对半导体衬底100进行氧化而形成。
其中，伪栅极界面层1011一般与栅极界面层1021的材料相同，一般均为氧化物，且二者可以在同一工艺中形成；伪栅极1012和伪栅极1022的材料一般为多晶硅，二者也可以在同一工艺中形成。
在步骤A1中，一般还可以包括：形成有源区和阱区的步骤，形成偏移侧壁层的步骤，进行轻掺杂（LDD）的步骤，形成栅极主侧壁的步骤，形成层间介电层的步骤、进行应力临近技术的步骤等。上述各步骤，均可以采用现有的各种工艺来实现，此处不再赘述。
步骤A2：去除核心器件的伪栅极1012和IO器件的伪栅极1022。如图1B所示。
其中，去除核心器件的伪栅极1012和IO器件的伪栅极1022所采用的方法可以为先干法刻蚀后湿法刻蚀；或者，仅采用湿法刻蚀。在本步骤中，刻蚀工艺停止于核心器件的伪栅极界面层1011和IO器件的栅极界面层1021的上方。
经过步骤A2，核心器件的伪栅极1012和IO器件的伪栅极1022被完全去除，暴露出伪栅极界面层1011和栅极界面层1021。
步骤A3：去除位于核心区的核心器件的伪栅极界面层1011，在位于核心区的核心器件的伪栅极界面层1011原来的位置形成核心器件的栅极界面层（interface layer，IL）1011’，如图1C所示。
其中，去除位于核心区的伪栅极界面层1011的方法，可以为干法刻蚀或者湿法刻蚀。在位于核心区的伪栅极界面层1011原来的位置形成核心器件的栅极界面层（interface layer，IL）1011’的方法，可以为化学氧化法或者热氧化法。栅极界面层（interface layer，IL）1011’的材料一般为氧化物。
在去除位于核心区的伪栅极界面层1011之前，需要在IO区形成保护层300以保护位于IO区的栅极界面层1021，如图1C所示。其中，保护层300可以为光刻胶或其他合适的材料。在位于核心区的伪栅极界面层1011原来的位置形成核心器件的栅极界面层的步骤之后，一般还包括去除保护层300的步骤。
在本步骤中，位于核心区的伪栅极界面层1011被核心器件的栅极界面层1011’所替代，位于IO区的栅极界面层1021被予以保留。
步骤A4：对半导体衬底进行高压氟退火处理，以在核心器件的栅极界面层1011’和IO器件的栅极界面层1021中引入氟离子。经过高压氟退火处理引入氟离子后，核心器件的栅极界面层1011’变成了含氟栅极界面层1011”，IO器件的栅极界面层1021变成了含氟栅极界面层1021”，如图1D所示。
其中，高压氟退火，是指在高压的含氟（一般为氟或氟化硼等含氟化合物）气体环境中对器件进行退火工艺处理。在本实施例中，“高压氟退火处理”中的“高压”指压强大于等于1个标准大气压。高压氟退火工艺，可以在引入氟离子的同时完成对氟离子的活化。
该高压氟退火处理所采用的退火温度一般控制在350℃-500℃，即小于传统的高温退火的温度。退火时间一般控制在大于等于5分钟。并且，退火时所采用的压强一般控制在大于等于1个标准大气压小于等于25个标准大气压。
经过步骤A4，氟离子被渗透到栅极界面层（指核心器件的栅极界面层1011’和IO器件的栅极界面层1021）以及栅极界面层和半导体衬底的交界面的表面，使得强的化学键Hf-F和Si-F形成在栅极界面层和半导体衬底的表面，这些化学键将有利于核心器件和IO器件的稳定性。
步骤A5：在核心器件的栅极界面层1011’和IO器件的栅极界面层1021之上分别形成核心器件的高k介电层1013和IO器件的高k介电层1023。如图1E所示。
其中，核心器件的高k介电层1013和IO器件的高k介电层1023的横截面可以呈U型，如图1E所示。当然，核心器件的高k介电层1013和IO器件的高k介电层1023的横截面也可以为其他形状，比如矩形。核心器件的高k介电层1013的横截面呈U型，可以利于核心器件的功函数层及金属栅极与高k介电层形成良好的接触，提高核心器件的性能进而提高整个半导体器件的性能。同理，IO器件的高k介电层1023的横截面呈U型，也具有上述优点。
在步骤A5中，还可以包括对所述半导体衬底进行高压氟退火处理以在核心器件的高k介电层1013和IO器件的高k介电层1023中引入氟离子的步骤。
其中，高压氟退火，是指在高压的含氟（一般为氟或氟化硼等含氟化合物）气体环境中对器件进行退火工艺处理。在本实施例中，“高压氟退火工艺”中的“高压”指压强大于等于1个标准大气压。高压氟退火工艺，可以在引入氟离子的同时完成对氟离子的活化。
该高压氟退火工艺所采用的退火温度一般控制在350℃-500℃，即小于传统的高温退火的温度。退火时间一般控制在大于等于5分钟。并且，退火时所采用的压强一般控制在大于等于1个标准大气压小于等于25个标准大气压。
本实施例步骤A4中的高压氟退火工艺与步骤A5中的高压氟退火工艺完全相同。该高压氟退火工艺由于采用的温度低于现有技术中的高温退火，因此有利于热预算的实现，并且，该高压氟退火工艺可以很好地控制氟离子的注入剂量，不会因大剂量的氟离子注入而导致对半导体衬底的破坏。
经过步骤A5中的高压氟退火工艺，氟离子被渗透到高k介电层（核心器件的高k介电层1013和IO器件的高k介电层1023）的表面，将进一步有利于核心器件和IO器件的可靠性，提高最终制得的半导体器件的性能。
步骤A6：在核心器件的高k介电层1013和IO器件的高k介电层1023之上分别形成核心器件的功函数层1014和金属栅极1015以及IO器件的功函数层1024和金属栅极1025，如图1F所示。
其中，核心器件的功函数层1014和IO器件的功函数层1024在不同类型（NMOS或PMOS）的器件中并不相同，需要根据实际情况进行设置。
形成核心器件的功函数层1014和金属栅极1015以及IO器件的功函数层1024和金属栅极1025的方法，可以采用现有技术中的各种方法，此处不再赘述。
至此，完成了本发明实施例的一种半导体器件的制造方法的关键步骤的介绍。接下来可以参照现有技术中的工艺流程来完成整个半导体器件的制造，关于后续步骤，此处不再赘述。在本实施例中，核心器件和IO器件的栅极界面层、高k介电层、功函数层和金属栅极，均可以选用现有技术中的各种可行的材料，在此并不进行限定。
在本实施例中，步骤A4与步骤A5中的利用高压氟退火工艺在核心器件的高k介电层1013和IO器件的高k介电层1023中引入氟离子的步骤可以同时存在也可以择一存在（具体可以参见图2、图3和图4所示的流程图）。当然，二者同时存在时，由于核心器件的栅极界面层1011’和IO器件的栅极界面层1021与核心器件的高k介电层1013和IO器件的高k介电层1023中均引入了氟离子，因此可以保证更好的器件性能。本发明的半导体器件的制造方法，通过采用高压氟退火工艺在核心器件的栅极界面层1011’和IO器件的栅极界面层1021中引入氟离子，保证了栅极界面层的可靠性，提高了半导体器件的性能。并且，通过增加利用高压氟退火工艺在核心器件的高k介电层1013和IO器件的高k介电层1023中引入氟离子的步骤，可以进一步提高半导体器件的性能。
图2示出了本发明提出的一种半导体器件的制造方法的第一种示意性流程图，具体包括：
步骤A101：提供半导体衬底，在所述半导体衬底上形成核心器件的伪栅极界面层和伪栅极以及IO器件的栅极界面层和伪栅极；
步骤A102：去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极；
步骤A103：去除所述核心器件的所述伪栅极界面层，在所述核心器件的所述伪栅极界面层原来的位置形成所述核心器件的栅极界面层；
步骤A104：对所述半导体衬底进行高压氟退火处理，以在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层中引入氟离子；
步骤A105：在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层之上分别形成所述核心器件的高k介电层和所述IO器件的高k介电层；
步骤A106：在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层之上分别形成所述核心器件的功函数层和金属栅极以及所述IO器件的功函数层和金属栅极。
图3示出了本发明提出的一种半导体器件的制造方法的第二种示意性流程图，具体包括：
步骤B101：提供半导体衬底，在所述半导体衬底上形成核心器件的伪栅极界面层和伪栅极以及IO器件的栅极界面层和伪栅极；
步骤B102：去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极；
步骤B103：去除所述核心器件的所述伪栅极界面层，在所述核心器件的所述伪栅极界面层原来的位置形成所述核心器件的栅极界面层；
步骤B104：对所述半导体衬底进行高压氟退火处理，以在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层中引入氟离子；
步骤B105：在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层之上分别形成所述核心器件的高k介电层和所述IO器件的高k介电层；
步骤B106：对所述半导体衬底进行高压氟退火处理，以在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层中引入氟离子；
步骤B107：在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层之上分别形成所述核心器件的功函数层和金属栅极以及所述IO器件的功函数层和金属栅极。
图4示出了本发明提出的一种半导体器件的制造方法的第三种示意性流程图，具体包括：
步骤C101：提供半导体衬底，在所述半导体衬底上形成核心器件的伪栅极界面层和伪栅极以及IO器件的栅极界面层和伪栅极；
步骤C102：去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极；
步骤C103：去除所述核心器件的所述伪栅极界面层，在所述核心器件的所述伪栅极界面层原来的位置形成所述核心器件的栅极界面层；
步骤C104：在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层之上分别形成所述核心器件的高k介电层和所述IO器件的高k介电层；
步骤C105：对所述半导体衬底进行高压氟退火处理，以在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层中引入氟离子；
步骤C106：在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层之上分别形成所述核心器件的功函数层和金属栅极以及所述IO器件的功函数层和金属栅极。
实施例二
本发明实施例提供一种半导体器件，可以采用上述实施例一的方法制得。
本实施例的半导体器件在核心器件（位于核心区的器件）和IO器件（位于IO区的器件）的栅极界面层和/或高k介电层中掺杂有氟离子（即引入了氟离子），因而相对于普通的半导体器件，具有更好的栅极介电层（包括栅极界面层、高k介电层）质量，进而具有更好的性能。
下面，参照图5来描述本发明实施例二提出的一种半导体器件的结构。其中，图5为本发明实施例的一种半导体器件的结构的一种示意性剖视图。
如图5所示，本实施例的半导体器件，包括半导体衬底100和位于半导体衬底100的核心区的核心器件以及位于半导体衬底100的IO区的IO器件，核心器件包括位于半导体衬底100上的核心器件的栅极界面层1011”以及位于栅极界面层1011”之上的核心器件的高k介电层1013，IO器件均包括位于半导体衬底100上的IO器件的栅极界面层1021”以及位于栅极界面层1021”之上的IO器件的高k介电层1023，其中，核心器件的栅极界面层1011”和IO器件的栅极界面层1021”均掺杂有氟离子。
进一步的，核心器件的高k介电层1013和IO器件的高k介电层1023也掺杂有氟离子。
进一步的，核心器件的高k介电层1013和IO器件的高k介电层1023的横截面呈U型，如图5所示。当然，核心器件的高k介电层1013和IO器件的高k介电层1023的横截面也可以为其他形状，比如矩形。核心器件的高k介电层1013的横截面呈U型，可以利于核心器件的功函数层及金属栅极与高k介电层形成良好的接触，提高核心器件的性能进而提高整个半导体器件的性能。同理，IO器件的高k介电层1023的横截面呈U型，也具有上述优点。
进一步的，本实施例的半导体器件还包括位于核心器件的高k介电层1013之上的核心器件的功函数层1014和金属栅极1015以位于IO器件的高k介电层1023之上的IO器件的功函数层1024和金属栅极1025。
本实施例的半导体器件，还可以包括核心器件和IO器件的源极和漏极、轻掺杂区、栅极侧壁等部件，这些部件均可以采用现有技术中的各种可行的结构，此处不再一一赘述。
本实施例的半导体器件，由于核心器件和IO器件的栅极界面层中掺杂有氟离子，具有更可靠的栅极界面层，提高了半导体器件的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底上形成核心器件的伪栅极界面层和伪栅极以及IO器件的栅极界面层和伪栅极；
步骤S102：去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极；
步骤S103：去除所述核心器件的所述伪栅极界面层，在所述核心器件的所述伪栅极界面层原来的位置形成所述核心器件的栅极界面层；
步骤S104：在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层之上分别形成所述核心器件的高k介电层和所述IO器件的高k介电层；
其中，所述方法还包括：在所述步骤S103和所述步骤S104之间对所述半导体衬底进行高压氟退火处理以在所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层中引入氟离子的步骤，和/或，在所述步骤S104之后对所述半导体衬底进行高压氟退火处理以在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层中引入氟离子的步骤。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述IO器件的所述栅极界面层为氧化物层，并且所述氧化物层通过对所述半导体衬底氧化而形成。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述核心器件的所述伪栅极与所述IO器件的所述伪栅极的材料为多晶硅。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述核心器件的所述伪栅极界面层与所述IO器件的所述栅极界面层在同一工艺中形成，所述核心器件的所述伪栅极与所述IO器件的所述伪栅极在同一工艺中形成。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，去除所述核心器件的所述伪栅极和所述IO器件的所述伪栅极的方法为湿法刻蚀或先干法刻蚀后湿法刻蚀。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，去除所述核心器件的所述伪栅极界面层的方法为干法刻蚀或湿法刻蚀。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述核心器件的栅极界面层的方法为化学氧化法或者热氧化法。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，在去除所述核心器件的所述伪栅极界面层之前，形成覆盖所述IO器件的所述栅极界面层的保护层；在形成所述核心器件的所述栅极界面层之后，去除所述保护层。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高压氟退火处理的温度为350℃-500℃。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高压氟退火处理的退火时间大于等于5分钟。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高压氟退火处理的压强为大于等于1个标准大气压小于等于25个标准大气压。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述核心器件的所述高k介电层和所述IO器件的所述高k介电层的横截面均呈U型。
13.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括步骤S105：
在所述核心器件的所述高k介电层和所述IO器件的所述高k介电层之上分别形成所述核心器件的功函数层和金属栅极以及所述IO器件的功函数层和金属栅极。
14.一种半导体器件，包括半导体衬底和位于所述半导体衬底上的核心器件和IO器件，其特征在于，所述核心器件包括位于所述半导体衬底上的所述核心器件的栅极界面层以及位于所述核心器件的所述栅极界面层之上的所述核心器件的高k介电层，所述IO器件包括位于所述半导体衬底上的所述IO器件的栅极界面层以及位于所述IO器件的所述栅极界面层之上的所述IO器件的高k介电层，
其中，所述核心器件的所述栅极界面层和所述IO器件的所述栅极界面层掺杂有氟离子；和/或，所述核心器件的所述高k介电层和所述IO器件的所述高k介电层掺杂有氟离子。
15.如权利要求14所述的半导体器件，其特征在于，所述核心器件的所述高k介电层和所述IO器件的所述高k介电层的横截面均呈U型。
16.如权利要求14所述的半导体器件，其特征在于，所述半导体器件还包括位于所述核心器件的所述高k介电层之上的所述核心器件的功函数层和金属栅极以位于所述IO器件的所述高k介电层之上的所述IO器件的功函数层和金属栅极。
CN201310326647.9A 2013-07-30 2013-07-30 一种半导体器件及其制造方法 Pending CN104347503A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310326647.9A CN104347503A (zh) 2013-07-30 2013-07-30 一种半导体器件及其制造方法
US14/169,146 US9502403B2 (en) 2013-07-30 2014-01-30 Method for core and in/out-put device reliability improve at high-K last process
US15/299,282 US9985015B2 (en) 2013-07-30 2016-10-20 Semiconductor device having improved core and input/output device reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310326647.9A CN104347503A (zh) 2013-07-30 2013-07-30 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN104347503A true CN104347503A (zh) 2015-02-11

Family

ID=52426902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310326647.9A Pending CN104347503A (zh) 2013-07-30 2013-07-30 一种半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US9502403B2 (zh)
CN (1) CN104347503A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170683A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107170684A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107424926A (zh) * 2016-05-24 2017-12-01 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法
CN107731687A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108400115A (zh) * 2017-02-04 2018-08-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN109216459A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 用于制造半导体器件的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102428659B1 (ko) 2015-08-24 2022-08-04 삼성전자주식회사 반도체 소자의 제조 방법
US9620610B1 (en) 2015-10-28 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
US9824929B2 (en) 2015-10-28 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
US10134873B2 (en) 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof
US10276690B2 (en) * 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102612404B1 (ko) 2019-03-08 2023-12-13 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11374109B2 (en) * 2019-10-31 2022-06-28 United Microelectronics Corp. Method for fabricating gate structures
TWI835915B (zh) * 2019-11-05 2024-03-21 聯華電子股份有限公司 金屬閘極電晶體的製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200425346A (en) * 2003-05-08 2004-11-16 Toppoly Optoelectronics Corp Process for passivating polysilicon and process for fabricating polysilicon thin film transistor
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
US20080164539A1 (en) * 2007-01-10 2008-07-10 Interuniversitair Microelektronica Centrum (Imec) Use of f-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
US20120015503A1 (en) * 2010-01-14 2012-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN102738221A (zh) * 2011-04-14 2012-10-17 台湾积体电路制造股份有限公司 制造栅极介电层的方法
US20130020630A1 (en) * 2011-07-21 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Gate dielectric of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818518B1 (en) * 2003-06-24 2004-11-16 Texas Instruments Incorporated Method for producing low/high voltage threshold transistors in semiconductor processing
DE102010001406B4 (de) * 2010-01-29 2014-12-11 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
US9543406B2 (en) * 2010-11-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for overlay marks
US9076889B2 (en) * 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
US8828834B2 (en) * 2012-06-12 2014-09-09 Globalfoundries Inc. Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process
US8865542B2 (en) * 2012-12-31 2014-10-21 Texas Instruments Incorporated Embedded polysilicon resistor in integrated circuits formed by a replacement gate process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200425346A (en) * 2003-05-08 2004-11-16 Toppoly Optoelectronics Corp Process for passivating polysilicon and process for fabricating polysilicon thin film transistor
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
US20080164539A1 (en) * 2007-01-10 2008-07-10 Interuniversitair Microelektronica Centrum (Imec) Use of f-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
US20120015503A1 (en) * 2010-01-14 2012-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN102738221A (zh) * 2011-04-14 2012-10-17 台湾积体电路制造股份有限公司 制造栅极介电层的方法
US20130020630A1 (en) * 2011-07-21 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Gate dielectric of semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170683A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107170684A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107170684B (zh) * 2016-03-08 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107424926A (zh) * 2016-05-24 2017-12-01 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法
CN107731687A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107731687B (zh) * 2016-08-12 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108400115A (zh) * 2017-02-04 2018-08-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN109216459A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 用于制造半导体器件的方法
CN109216459B (zh) * 2017-06-30 2021-09-10 台湾积体电路制造股份有限公司 用于制造半导体器件的方法

Also Published As

Publication number Publication date
US20150035079A1 (en) 2015-02-05
US9985015B2 (en) 2018-05-29
US9502403B2 (en) 2016-11-22
US20170040310A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN104347503A (zh) 一种半导体器件及其制造方法
CN101093854B (zh) 半导体器件及其制造方法
CN1832113A (zh) 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法
JP4257055B2 (ja) 半導体集積回路装置の製造方法
CN106971977B (zh) 半导体装置及其制造方法
CN102237269B (zh) 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法
CN104851800A (zh) 一种半导体器件的制造方法
JP2007243049A5 (zh)
CN102237268A (zh) 一种插入式TiN金属栅叠层结构的制备和刻蚀方法
CN105990234A (zh) 半导体器件的形成方法
CN103456613A (zh) 一种制作半导体器件的方法
CN100594598C (zh) 半导体器件及其制造方法
CN102881590B (zh) 修补层形成方法及金属氧化物半导体晶体管结构
CN107305842B (zh) 栅介电层的制造方法
CN102087966A (zh) 栅极再氧化方法及半导体结构的制造方法
CN104716042A (zh) 一种半导体器件的制造方法
JP4997809B2 (ja) 半導体装置および半導体装置の製造方法
CN105097683A (zh) 一种半导体器件的制造方法
CN103839981A (zh) 一种半导体器件及其制造方法
CN101740391B (zh) Nmos晶体管的制作方法
CN103107090A (zh) 制造半导体器件的方法
TW201301356A (zh) 半導體元件的製作方法
CN102751183B (zh) Cmos栅氧化层的形成方法
CN103903968B (zh) 一种半导体器件及其制造方法
JP4791101B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211

RJ01 Rejection of invention patent application after publication