CN102237269B - 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 - Google Patents
以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 Download PDFInfo
- Publication number
- CN102237269B CN102237269B CN 201010157538 CN201010157538A CN102237269B CN 102237269 B CN102237269 B CN 102237269B CN 201010157538 CN201010157538 CN 201010157538 CN 201010157538 A CN201010157538 A CN 201010157538A CN 102237269 B CN102237269 B CN 102237269B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- base metal
- etching
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 71
- 230000004888 barrier function Effects 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 60
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 title abstract description 28
- 239000002184 metal Substances 0.000 title abstract description 28
- 239000010953 base metal Substances 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 229910017083 AlN Inorganic materials 0.000 claims description 50
- 239000007789 gas Substances 0.000 claims description 20
- 230000001020 rhythmical effect Effects 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 229910003855 HfAlO Inorganic materials 0.000 claims description 3
- 229910004143 HfON Inorganic materials 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract 4
- 238000001312 dry etching Methods 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for sheltering Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，该方法在半导体衬底上依次形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层；对形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层的半导体衬底进行光刻和硬掩膜的刻蚀；去胶，以硬掩膜为掩蔽，采用干法刻蚀工艺对硅栅层进行高选择比的各向异性刻蚀；采用干法刻蚀工艺对AlN势垒层、Mo基金属栅和高K介质进行各向异性刻蚀。利用本发明，通过优化AlN势垒层、Mo基金属栅和高K介质叠层结构的刻蚀工艺不仅得到陡直的刻蚀剖面，而且对Si衬底的损耗很小，为实现高K/金属栅的集成提供了必要保证。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法。
背景技术
随着半导体器件的特征尺寸进入到45nm技术节点以后，为了减小栅隧穿电流，降低器件的功耗，并彻底消除多晶硅耗尽效应和P型金属-氧化物-半导体场效应晶体管(PMOSFET)中B穿透引起的可靠性问题，缓解费米能级钉扎效应，采用高介电常数(K)/金属栅材料代替传统的SiO2/多晶硅(poly)结构已经成为了必然的选择。
对于引入高K、金属栅材料的纳米级CMOS器件来说，为了得到较好的短沟效应以及合适的阈值，N管和P管的功函数应在Si的导带底附近(4.1eV左右)和价带顶附近(5.2eV左右)。Mo金属栅由于具有低的电阻率(5×10-6Ω.cm)、高的熔点(大于2600度)以及(100)晶向的Mo金属栅展现出5eV附近的功函数，使得Mo基金属栅成为P管金属栅材料的有力候选者。另外，为了降低刻蚀的难度，不过多地增加原有CMOS工艺的复杂性，一般采用插入式金属栅的叠层结构(即硅栅/金属栅的叠层结构)代替纯金属栅电极来实现高K、金属栅材料的集成。但由于直接在Mo基金属栅上淀积硅栅时的高温过程导致Mo金属栅与硅栅发生反应，我们在Mo基金属栅与硅栅间加入一层热稳定性很高的金属氮化物势垒层来提高热稳定性。加入势垒层后虽解决了热稳定性的问题，但是也增加了高K/金属栅结构刻蚀的难度。因此，解决好势垒层/Mo基金属栅叠层结构的刻蚀是实现P管Mo基金属栅集成的有力保证。
发明内容
(一)要解决的技术问题
本发明针对的纳米级CMOS器件制备过程中引入高K、金属栅材料后，为实现高K/金属栅集成的新课题，提供一种先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法。
(二)技术方案
为达到上述目的，本发明提供了一种以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，该方法包括：
在半导体衬底上依次形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层；
对形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层的半导体衬底进行光刻和硬掩膜的刻蚀；
去胶，以硬掩膜为掩蔽，采用干法刻蚀工艺对硅栅层进行高选择比的各向异性刻蚀；
采用干法刻蚀工艺对AlN势垒层、Mo基金属栅和高K介质进行各向异性刻蚀。
上述方案中，所述高K栅介质层由HfO2、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO或者HfLaON形成。
上述方案中，所述Mo基金属栅电极层由Mo、MoN、MoAlN或者MoAlN、MoN、Mo中任意两种材料的叠层结构构成。
上述方案中，所述AlN势垒层通过物理气相淀积工艺制备，其厚度为2至10纳米。
上述方案中，所述硅栅层由多晶硅或非晶硅构成。
上述方案中，所述硬掩膜层由氧化硅、氮化硅或氧化硅/氮化硅叠层结构构成。
上述方案中，所述采用干法刻蚀工艺对AlN势垒层、Mo基金属栅和高K介质进行各向异性刻蚀，是采用BCl3基刻蚀气体对AlN势垒层、Mo基金属栅和高K介质进行高选择比的各向异性刻蚀。
上述方案中，所述BCl3基刻蚀气体除了包括BCl3外，还包括Cl2、O2、Ar中的一种或几种气体作为刻蚀气体。
上述方案中，所述BCl3基刻蚀气体中Cl2与BCl3的比率为0～1∶4，O2与BCl3的比率为0～1∶8，Ar与BCl3的比率为1∶5到1∶2。
上述方案中，所述AlN势垒层、Mo基金属栅和高K介质叠层结构的干法刻蚀工艺条件为：上电极功率为140～450W，下电极功率为30～120W，压强为4～15mt，BCl3基刻蚀气体的总流量为50～130sccm，腔体和电极的温度控制在50～80度。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提出的先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，没有因为势垒层的存在而增加刻蚀的复杂性，势垒层与MO基金属栅的刻蚀通过一步刻蚀完成；该刻蚀方法与现有的CMOS工艺兼容性较高；通过优化AlN势垒层、Mo基金属栅和高K介质叠层结构的刻蚀工艺不仅得到陡直的刻蚀剖面，而且对Si衬底的损耗很小，为实现高K/金属栅的集成提供了必要保证。
2、本发明提出的先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，没有因为在Mo基金属栅上增加了AlN势垒层而增加刻蚀工艺的复杂性，势垒层与MO基金属栅的刻蚀通过一步刻蚀完成。
3、本发明提出的先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，不仅可以得到陡直的刻蚀剖面，而且对Si衬底的损耗很小，满足集成工艺中引入高K、金属栅材料后对刻蚀工艺的要求。
4、本发明提出的先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，与现有的CMOS工艺兼容性较高。
附图说明
图1是本发明提供的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法流程图；
图2为依照本发明实施例在HfSiAlON高K介质上，依次形成MOAlN金属栅、AlN势垒层、多晶硅栅以及SiO2硬掩膜后的扫描电镜照片；
图3为依照本发明实施例采用优化的硬掩膜和多晶硅刻蚀工艺刻蚀后的扫描电镜照片；
图4为依照本发明实施例采用BCl3/O2/Ar刻蚀气体刻蚀插AlN势垒层、MoAlN金属栅和高K介质叠层结构后的扫描电镜照片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1是本发明提供的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法流程图，该方法包括：
步骤1：在半导体衬底上依次形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层；
步骤2：对形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层的半导体衬底进行光刻和硬掩膜的刻蚀；
步骤3：去胶，以硬掩膜为掩蔽，采用干法刻蚀工艺对硅栅层进行高选择比的各向异性刻蚀；
步骤4：采用干法刻蚀工艺对AlN势垒层、Mo基金属栅和高K介质进行各向异性刻蚀。
其中，所述高K栅介质层由HfO2、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO或者HfLaON形成。所述Mo基金属栅电极层由Mo、MoN、MoAlN或者MoAlN、MoN、Mo中任意两种材料的叠层结构构成。所述AlN势垒层通过物理气相淀积工艺制备，其厚度为2至10纳米。所述硅栅层由多晶硅或非晶硅构成。所述硬掩膜层由氧化硅、氮化硅或氧化硅/氮化硅叠层结构构成。
其中，所述采用干法刻蚀工艺对AlN势垒层、Mo基金属栅和高K介质进行各向异性刻蚀，是采用BCl3基刻蚀气体对AlN势垒层、Mo基金属栅和高K介质进行高选择比的各向异性刻蚀。所述BCl3基刻蚀气体除了包括BCl3外，还包括Cl2、O2、Ar中的一种或几种气体作为刻蚀气体。所述BCl3基刻蚀气体中Cl2与BCl3的比率为0～1∶4，O2与BCl3的比率为0～1∶8，Ar与BCl3的比率为1∶5到1∶2。
其中，所述AlN势垒层、Mo基金属栅和高K介质叠层结构的干法刻蚀工艺条件为：上电极功率为140～450W，下电极功率为30～120W，压强为4～15mt，BCl3基刻蚀气体的总流量为50～130sccm，腔体和电极的温度控制在50～80度。
基于图1所述的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法流程图，图2至图4示出了依照本发明实施例以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法。
图2为依照本发明实施例在HfSiAlON高K介质上，依次形成MOAlN金属栅、AlN势垒层、多晶硅栅以及SiO2硬掩膜后的扫描电镜照片。其具体制备工艺为在Si衬底上RTO生成界面SiO2层，然后采用物理气相淀积工艺形成3nm的HfSiAlON高K介质；经900度高温处理后，通过物理气相淀积工艺形成厚度为14nm的MoAlN金属栅，并在位淀积5.0nm的AlN势垒层；采用低压化学气相淀积工艺形成厚度为110纳米的多晶硅，并在其上采用低温热氧化工艺形成厚度为65纳米的二氧化硅硬掩膜。从图2可以看出，加入势垒层后得到热稳定性很高的插入式金属栅叠层结构，满足器件制备过程的需要。
图3为依照本发明实施例采用优化的硬掩膜和多晶硅刻蚀工艺刻蚀后的扫描电镜照片。其具体工艺为对于已经制备好的Si/SiO2/HfSiAlON/MoAlN/AlN/poly/SiO2叠层结构，进行光刻和硬掩膜的刻蚀；去胶后，以硬掩膜为掩蔽，对多晶硅栅进行高选择比的各向异性刻蚀。从图2可以看出，刻蚀后，不仅得到了陡直的多晶硅刻蚀剖面，而且该工艺对下面势垒层的选择比很高。
图4为依照本发明实施例采用BCl3/O2/Ar刻蚀气体刻蚀插AlN势垒层、MoAlN金属栅和高K介质叠层结构后的扫描电镜照片。其具体工艺为：在图2和图3的基础上，采用干法刻蚀工艺对硬掩膜和硅栅层进行刻蚀后，通过优化BCl3/Cl2/Ar混合气体的比率、刻蚀工艺的上下电极功率、压力以及腔体和电极的温度等参数对AlN势垒层、MoAlN金属栅和高K介质叠层结构进行刻蚀。从图4可以看出，刻蚀后，多晶硅和金属栅的刻蚀剖面都是陡直的，无刻蚀残余，且该刻蚀工艺对Si衬底的损耗较少。
因此，本发明所提供的先栅工艺中以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，适于纳米级CMOS器件中高介电常数介质/金属栅的集成需要，为实现高K/金属栅的集成提供了必要保证。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，其特征在于，该方法包括：
在半导体衬底上依次形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层；
对形成界面SiO2层、高K栅介质层、Mo基金属栅电极层、AlN势垒层、硅栅层和硬掩膜层的半导体衬底进行光刻和硬掩膜层的刻蚀；
去胶，以硬掩膜层为掩蔽，采用干法刻蚀工艺对硅栅层进行高选择比的各向异性刻蚀；以及
采用干法刻蚀工艺对AlN势垒层、Mo基金属栅电极层和高K栅介质层进行各向异性刻蚀；
其中AlN势垒层与Mo基金属栅电极层的刻蚀通过一步刻蚀完成，所述AlN势垒层、Mo基金属栅电极层和高K栅介质层叠层结构的干法刻蚀工艺条件为：上电极功率为140～450W，下电极功率为30～120W，压强为4～15mt，BCl3基刻蚀气体的总流量为50～130sccm，腔体和电极的温度控制在50～80度；所述采用干法刻蚀工艺对AlN势垒层、Mo基金属栅电极层和高K栅介质层进行各向异性刻蚀，是采用BCl3基刻蚀气体对AlN势垒层、Mo基金属栅电极层和高K栅介质层进行高选择比的各向异性刻蚀；所述BCl3基刻蚀气体除了包括BCl3外，还包括Cl2、O2、Ar中的一种或几种气体作为刻蚀气体；所述BCl3基刻蚀气体中Cl2与BCl3的比率为0～1∶4，O2与BCl3的比率为0～1∶8，Ar与BCl3的比率为1∶5到1∶2。
2.根据权利要求1所述的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，其特征在于，所述高K栅介质层由HfO2、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO或者HfLaON形成。
3.根据权利要求1所述的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，其特征在于，所述Mo基金属栅电极层由Mo、MoN、MoAlN或者MoAlN、MoN、Mo中任意两种材料的叠层结构构成。
4.根据权利要求1所述的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，其特征在于，所述AlN势垒层通过物理气相淀积工艺制备，其厚度为2至10纳米。
5.根据权利要求1所述的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，其特征在于，所述硅栅层由多晶硅或非晶硅构成。
6.根据权利要求1所述的以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，其特征在于，所述硬掩膜层由氧化硅、氮化硅或氧化硅/氮化硅叠层结构构成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010157538 CN102237269B (zh) | 2010-04-21 | 2010-04-21 | 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 |
| PCT/CN2010/001459 WO2011130890A1 (zh) | 2010-04-21 | 2010-09-21 | 以氮化铝为势垒层的mo基金属栅叠层结构的刻蚀方法 |
| US13/001,493 US8163620B2 (en) | 2010-04-21 | 2010-09-21 | Method for etching Mo-based metal gate stack with aluminium nitride barrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010157538 CN102237269B (zh) | 2010-04-21 | 2010-04-21 | 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102237269A CN102237269A (zh) | 2011-11-09 |
| CN102237269B true CN102237269B (zh) | 2013-08-28 |
Family
ID=44833621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010157538 Active CN102237269B (zh) | 2010-04-21 | 2010-04-21 | 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102237269B (zh) |
| WO (1) | WO2011130890A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137460B (zh) * | 2011-11-23 | 2016-02-10 | 中国科学院微电子研究所 | 一种分子尺度界面SiO2的形成和控制方法 |
| US8822292B2 (en) | 2011-11-23 | 2014-09-02 | Institute of Microelectronics, Chinese Academy of Sciences | Method for forming and controlling molecular level SiO2 interface layer |
| US9761489B2 (en) | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
| CN104803347B (zh) * | 2015-04-29 | 2016-11-09 | 中国电子科技集团公司第二十六研究所 | 一种Mo基金属薄膜刻蚀方法 |
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101110360A (zh) * | 2006-07-19 | 2008-01-23 | 应用材料公司 | 蚀刻高k电解质材料的方法 |
| CN101447420A (zh) * | 2007-11-28 | 2009-06-03 | 中国科学院微电子研究所 | 一种制备高介电常数栅介质薄膜铪硅氧氮的方法 |
| CN101511969A (zh) * | 2006-09-12 | 2009-08-19 | 东京毅力科创株式会社 | 用于干法刻蚀含铪材料的方法和系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109079B2 (en) * | 2005-01-26 | 2006-09-19 | Freescale Semiconductor, Inc. | Metal gate transistor CMOS process and method for making |
| US7378713B2 (en) * | 2006-10-25 | 2008-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices with dual-metal gate structures and fabrication methods thereof |
| US8034678B2 (en) * | 2008-01-17 | 2011-10-11 | Kabushiki Kaisha Toshiba | Complementary metal oxide semiconductor device fabrication method |
| CN101494236A (zh) * | 2009-02-20 | 2009-07-29 | 中国科学院微电子研究所 | Cmos器件金属栅极及其形成方法 |
-
2010
- 2010-04-21 CN CN 201010157538 patent/CN102237269B/zh active Active
- 2010-09-21 WO PCT/CN2010/001459 patent/WO2011130890A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101110360A (zh) * | 2006-07-19 | 2008-01-23 | 应用材料公司 | 蚀刻高k电解质材料的方法 |
| CN101511969A (zh) * | 2006-09-12 | 2009-08-19 | 东京毅力科创株式会社 | 用于干法刻蚀含铪材料的方法和系统 |
| CN101447420A (zh) * | 2007-11-28 | 2009-06-03 | 中国科学院微电子研究所 | 一种制备高介电常数栅介质薄膜铪硅氧氮的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011130890A1 (zh) | 2011-10-27 |
| CN102237269A (zh) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
| US10043887B2 (en) | Methods for forming a semiconductor device with a gate stack having angled sidewalls | |
| US8530302B2 (en) | Method for manufacturing CMOS FET | |
| CN102237269B (zh) | 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法 | |
| US20120003827A1 (en) | Method for manufacturing metal gate stack structure in gate-first process | |
| TW201535687A (zh) | 半導體元件及其製造方法 | |
| CN103545190B (zh) | 栅极结构的形成方法、半导体器件的形成方法以及半导体器件 | |
| US8258063B2 (en) | Method for manufacturing a metal gate electrode/high K dielectric gate stack | |
| CN106298527B (zh) | Pmos晶体管及其形成方法 | |
| CN101656208B (zh) | 一种选择性去除TaN金属栅电极层的方法 | |
| TWI478339B (zh) | 半導體元件及其製法 | |
| TWI619176B (zh) | 半導體裝置的製造方法、高介電常數介電結構及其製造方法 | |
| CN102237268B (zh) | 一种插入式TiN金属栅叠层结构的制备和刻蚀方法 | |
| CN109904235A (zh) | 场效应管的制作方法及场效应管 | |
| US8163620B2 (en) | Method for etching Mo-based metal gate stack with aluminium nitride barrier | |
| CN108630541A (zh) | 半导体装置及其制造方法 | |
| CN109817585B (zh) | 金属氧化物半导体器件及其制造方法 | |
| CN105551957B (zh) | Nmos晶体管及其形成方法 | |
| CN102468157A (zh) | 一种高k栅介质的刻蚀方法 | |
| CN102315117B (zh) | 一种Mo基/TaN金属栅叠层结构的刻蚀方法 | |
| JP4997809B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN102315115A (zh) | 一种HfSiAlON高K介质的干法刻蚀方法 | |
| TWI536560B (zh) | 金屬閘極結構及其形成方法 | |
| US20230057058A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN108630519A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |