CN101494236A - Cmos器件金属栅极及其形成方法 - Google Patents
Cmos器件金属栅极及其形成方法 Download PDFInfo
- Publication number
- CN101494236A CN101494236A CNA2009100784215A CN200910078421A CN101494236A CN 101494236 A CN101494236 A CN 101494236A CN A2009100784215 A CNA2009100784215 A CN A2009100784215A CN 200910078421 A CN200910078421 A CN 200910078421A CN 101494236 A CN101494236 A CN 101494236A
- Authority
- CN
- China
- Prior art keywords
- metal gate
- gate material
- layer
- dielectric
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种CMOS器件金属栅极及其形成方法。通过本发明所提供的技术方案，通过改变金属栅极的厚度，能够使金属栅极材料在相同高介电常数栅介质上的有效功函数值发生明显变化，从而能够以简单有效的方式实现对有效功函数的调节，并进而可有效调节高k栅介质/金属栅极结构CMOS器件的阈值电压，由此得到能够满足纳米CMOS器件的阈值电压要求的高k栅介质/金属栅极结构CMOS器件。此外，利用本发明提供的技术方案，可以简化高k栅介质/金属栅极结构CMOS器件的加工流程，不仅可以减少双金属栅薄膜的沉积工艺，而且还可以克服双金属栅结构的复杂图样蚀刻问题。
Description
技术领域
本发明涉及微电子技术中的CMOS(互补金属氧化物半导体)器件领域，且更具体地涉及CMOS器件金属栅极及其形成方法。
背景技术
随着微电子技术的迅速发展，微电子技术的核心-CMOS技术已经成为现代电子产品中的支撑技术。几十年来，逻辑芯片制造商一直采用二氧化硅(SiO2)作为栅介质并且采用重掺杂的多晶硅(poly-Si)作为栅电极材料。这种组合一直持续到90纳米技术代。随着特征尺寸不断缩小，CMOS晶体管中的SiO2栅介质尺寸已临近极限，例如，在采用65纳米工艺时，SiO2栅的厚度已降至1.2纳米，约为5个硅原子层厚度，如果再进一步缩小，则漏电流和功耗将急剧增加。同时，由多晶硅栅电极所引起的掺杂硼原子扩散、多晶硅耗尽效应(poly-depletion)、以及过高的栅电阻等问题也变得越来越严重。对于32纳米及以下各技术代，急剧增加的漏电流和功耗等问题急需通过新材料、新工艺及新器件结构的开发来解决。
目前国际范围内的各主要半导体公司都已开始着手面向32纳米及以下技术代的“高k/金属栅”技术的开发。据英特尔公司报道，采用高介电常数(k)栅介质材料后，其漏电流可降为原来的十分之一，但随之而来的是CMOS器件的阈值电压控制问题。由于CMOS工艺需要同时具备NMOS与POMS器件，因而为了实现最大限度的优化器件性能，要求NMOS和PMOS器件的阈值电压在保持绝对值大致相等的前提下尽可能降低阈值电压数值。
利用合适的金属栅极材料来调节有效功函数，进而降低器件阈值电压是目前最直接、可行和有效的方法。影响有效功函数的工艺因素包括：高k和金属栅极材料、高k/金属栅极界面质量、高k/硅衬底间界面层质量等。不过，目前通过这些工艺因素调节有效功函数的方式效果不佳，而且其过程复杂，因而所形成的CMOS器件无法满足纳米CMOS器件阈值电压的要求。
发明内容
有鉴于此，本发明提供一种形成CMOS器件的金属栅极结构的方案，其中，通过改变CMOS器件金属栅极的厚度，调节金属栅极材料在高k栅介质上的有效功函数，从而可调节高k栅介质/金属栅极结构CMOS器件的阈值电压。
根据本发明的一个方面，提供一种用于CMOS器件的金属栅极结构，包括：界面层；高k栅介质层；和金属栅极材料层，其特征在于，所述金属栅极材料层中的NMOS区域与PMOS区域具有不同的厚度。
在一个实施例中，所述金属栅极材料层中的NMOS区域和PMOS区域具有相同的或同类的结构。
在一个实施例中，所述高k栅介质层中的NMOS区域与PMOS区域具有相同的或不同的组分和/或结构。
在一个实施例中，所述高k栅介质层是单层或多层的结构。
在一个实施例中，所述金属栅极材料层包含以下材料中的至少一种：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、和金属全硅化物，及其它们的组合。
在一个实施例中，所述高k栅介质层包含以下材料中的至少一种：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、以上所述材料的氮化物、以上所述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNy、SiON、SiO2、以及它们的组合。
在一个实施例中，所述金属栅极结构的厚度的范围为0.5至100纳米，优选地为1至26纳米，更优选地为2至18纳米。
根据本发明的另一方面，提供一种形成CMOS器件的金属栅极结构的方法，其特征在于，该方法包括以下步骤：
A、在衬底上形成界面层；
B、在所述界面层上形成高k栅介质层；
C、在所述高k栅介质层上形成金属栅极材料层，使得在所述金属栅极材料层中的NMOS区域和PMOS区域具有不同厚度。
在一个实施例中，步骤C包括：
D1、在所述高k栅介质层上形成厚度相同的初始金属栅极材料层；
D2、在所述初始金属栅极材料层上的NMOS区域或PMOS区域上进行局部蚀刻，从而使所述金属栅极材料层中的NMOS区域和PMOS区域具有不同厚度；或者在所述初始金属栅极材料层上的NMOS区域或PMOS区域上进行局部附加沉积，从而使所述金属栅极材料层中的NMOS区域和PMOS区域具有不同厚度。
在一个实施例中，根据所述金属栅极材料层的厚度调节金属栅极材料在高k栅介质上的有效功函数，使得所述有效功函数能够被调整的范围为0.1至1.1电子伏特，优选地为0.2至0.8电子伏特，更优选地为0.5至0.7电子伏特。
在一个实施例中，所述金属栅极材料层中的NMOS区域和PMOS区域形成为具有相同的或同类的结构。
在一个实施例中，所述高k栅介质层中的NMOS区域与PMOS区域形成为具有相同的或不同的组分和/或结构。
在一个实施例中，所述高k栅介质层形成为单层或多层的结构。
在一个实施例中，采用真空物理溅射沉积、金属有机化学气相沉积或原子层沉积形成以下中的至少一种：所述高k栅介质层、所述金属栅极材料层，和所述初始金属栅极材料层。
综上所述，通过本发明所提供的技术方案，通过改变金属栅极的薄膜层厚度，能够使金属栅极材料在相同高k上的有效功函数值发生明显变化，从而以简单有效的方式调节有效功函数，并进而可有效调节高k栅介质/金属栅极结构CMOS器件的阈值电压，从而使所形成的CMOS器件满足纳米CMOS器件阈值电压的要求。此外，利用本发明提供的技术方案，可以简化高k栅介质/金属栅极结构CMOS器件的加工流程，不仅可以减少双金属栅薄膜的沉积工艺，而且还可以克服双金属栅结构的复杂图样蚀刻问题。
附图说明
图1至7是根据本发明第一实施例的示意图，其中例示出用于形成CMOS器件金属栅极结构的技术方案。
图8-10是根据本发明第二实施例的示意图，其中例示出用于形成CMOS器件金属栅极结构的技术方案的一部分。
具体实施方式
根据本发明提供的技术方案，通过改变CMOS器件金属栅极的薄膜层厚度，能够使金属栅极材料在相同高k上的有效功函数发生明显变化，从而以简单有效的方式实现对有效功函数以及CMOS器件阈值电压的调节，并因而使所形成的CMOS器件能够满足纳米CMOS器件阈值电压的要求。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
在本发明的第一实施例中，如图1-7所示，其中非限制性示例的形式例示出用于形成CMOS器件金属栅极结构的技术方案。具体如下：
步骤101：如图1所示，在图中下方的已完成前期工艺处理的硅衬底上生长界面层，例如SiO2界面层。其中，SiO2界面层的厚度可在0至5纳米的范围内，优选地在0至1纳米的范围内，且更优选地在0至0.7纳米的范围内，例如为0.5纳米。
步骤102：如图2所示，在SiO2界面层上沉积高k栅介质层，例如HfO2薄膜层。其中，HfO2薄膜层的厚度可在2至10纳米的范围内，优选地在2至6纳米的范围内，且更优选地在2至4纳米的范围内，例如为3纳米。
步骤103：如图3所示，在上述高k栅介质层(例如HfO2薄膜层)上沉积金属栅极材料层，例如TaC薄膜层。其中，TaC薄膜层的厚度可在0.5至100纳米的范围内，优选地在1至26纳米的范围内，且更优选地在2至18纳米的范围内，例如为15纳米。
步骤104：如图4所示，在金属栅极材料层(例如TaC薄膜层)上涂覆光刻胶层。其中，光刻胶层的厚度可在0.3至2微米的范围内，优选地在0.3至1.5微米的范围内，且更优选地在0.3至1.2微米的范围内，例如为0.8微米。
步骤105：如图5所示，对于光刻胶层进行图样光刻。
步骤106：如图6所示，在金属栅极材料层(例如TaC薄膜层)的P型金属氧化物半导体(PMOS)区域上进行局部蚀刻，例如进行干法蚀刻，蚀刻至5纳米处停止，即，TaC薄膜层的PMOS区域上剩余厚度为5纳米。其中TaC薄膜层的PMOS区域上剩余厚度可在0.5至20纳米的范围内，优选地在1至15纳米的范围内，且更优选地在2至10纳米的范围内。
步骤107：去除残余光刻胶。然后，再次涂覆光刻胶，进行图样光刻以形成栅极结构，如图7所示。所形成的栅极结构的整体厚度，可在0.5至100纳米的范围内，优选地在1至26纳米的范围内，且更优选地在2至18纳米的范围内，例如为15纳米。
在本发明的第二实施例中，如图1、2、8-10所示，其中非限制性示例的形式例示出用于形成CMOS器件金属栅极结构的技术方案，其中，图1和2的方案与本发明第一实施例的情况基本相同，而图8-10的方案则与其不同。具体如下：
步骤201：如图1所示，在图中下方的已完成前期工艺处理的硅衬底上生长界面层，例如SiO2界面层。其中，SiO2界面层的厚度可在0至5纳米的范围内，优选地在0至1纳米的范围内，且更优选地在0至0.7纳米的范围内，例如为0.5纳米。
步骤202：如图2所示，在SiO2界面层上沉积高k栅介质层，例如HfO2薄膜层。其中，HfO2薄膜层的厚度可在2至10纳米的范围内，优选地在2至6纳米的范围内，且更优选地在2至4纳米的范围内，例如为3纳米。
步骤203：如图8所示，在上述高k栅介质层(例如HfO2薄膜层)上沉积金属栅极材料层，例如TaC薄膜层。其中，TaC薄膜层的厚度可在0.5至100纳米的范围内，优选地在1至26纳米的范围内，且更优选地在2至18纳米的范围内，例如为15纳米。
步骤204：如图9所示，在金属栅极材料层(例如TaC薄膜层)的N型金属氧化物半导体(NMOS)区域上局部沉积具有附加厚度的TaC。其中，附加厚度可在0.5至100纳米的范围内，优选地在1至26纳米的范围内，且更优选地在2至18纳米的范围内，例如为15纳米。
步骤205：涂覆光刻胶，进行图样光刻以形成栅极结构，如图10所示。所形成的栅极结构的整体厚度，可在0.5至100纳米的范围内，优选地在5至26纳米的范围内，且更优选地在5至18纳米的范围内，例如为15纳米。
如上所述，根据本发明提供的方法，通过在CMOS结构的NMOS和PMOS区域上采用相同类型但不同厚度的金属栅极结构来调节金属栅极材料在高k栅介质上的有效功函数。这是因为，金属栅极材料的有效功函数会随着材料物理性质的改变而改变，如材料的结晶性、晶相、以及晶粒大小等等。具体而言，通过本发明提供的以上方式，形成的栅极结构的厚度在0.5至100纳米的范围内，在这种情况下，能够被调整的有效功函数数值能够在0.1至1.1电子伏特范围内明显变化。
进一步地，通过对有效功函数的调节，能够有效调节高k栅介质/金属栅极结构CMOS器件的阈值电压。
在前述实施例中的各步骤中(例如，步骤102和202中)，采用HfO2形成高k栅介质，不过，除此以外，高k栅介质也可通过以下材料中的至少一种形成：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、及上述材料的氮化物、上述材料的氮氧化物、其他稀土元素的氧化物、其他稀土元素的氮化物、SiNy、SiON、SiO2、以及上述材料的各种组合。
在前述实施例中的各步骤中(例如，步骤103和203中)，采用TaC形成金属栅极，不过，除此以外，金属栅极也可通过以下材料中的至少一种形成：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、和金属全硅化物(full silicide/FUSI，如PtSix、NiSix等)，以及上述材料的各种组合。
在以上实施例中所述的高k栅介质和金属栅极可以通过多种方式形成，例如：真空物理溅射沉积(PVD)、金属有机化学气相沉积(MOCVD)、或原子层沉积(ALD)等。
在CMOS器件的结构中，NMOS和PMOS可以采用相同的栅极结构。不过在不背离本发明的范围的情况下，如果需要，NMOS和PMOS也可以采用相似的甚至不同的栅极结构。
在CMOS器件的结构中，高k栅介质结构可以是单层的高k栅介质层结构；或者，高k栅介质结构也可以是多层的高k栅介质层结构，例如，其可以是具有相同或不同的厚度和/或成分的多层结构。
在CMOS器件的结构中，NOMS和POMS可以采用同一种高k栅介质的结构，或者可以采用不同高k栅介质的结构。
在前述第一实施例的步骤106中，在薄膜层的PMOS区域上进行局部蚀刻，不过，如果需要，在另一实施例中，也可在薄膜层的NOMS区域上进行局部蚀刻。在前述第二实施例的步骤204中，在薄膜层的NMOS区域上进行局部沉积，不过，如果需要，在另一实施例中，也可在薄膜层的POMS区域上进行局部沉积。
根据本发明的另一方面，通过如上所述的技术方案，还提供一种CMOS器件的结构，其中，在高k栅介质层中的NMOS和PMOS区域沉积有不同厚度的金属栅极材料(例如TaC)，使得所沉积金属栅极材料在高k栅介质上具有不同的有效功函数。这样，所形成的高k栅介质/金属栅极结构CMOS器件能够满足纳米CMOS器件阈值电压的要求。
由上可知，在本发明所提供的技术方案中，可以采取以下步骤：在准备好的硅衬底上生长SiO2界面层；在该界面层上沉积高k栅介质层(例如HfO2薄膜层)，在高k栅介质层的NMOS和PMOS区域上分别沉积不同厚度的金属栅极材料(例如TaC)，使得所沉积的金属栅极材料在高k栅介质材料上的有效功函数不同，由此控制调节CMOS器件阈值电压。
综上所述，通过本发明所提供的技术方案，通过改变金属栅极的厚度，能够使金属栅极材料在相同高k上的有效功函数值发生明显变化，从而能够以简单有效的方式实现对有效功函数的调节，并进而可有效调节高k栅介质/金属栅极结构CMOS器件的阈值电压，由此得到能够满足纳米CMOS器件的阈值电压要求的高k栅介质/金属栅极结构CMOS器件。此外，利用本发明提供的技术方案，可以简化高k栅介质/金属栅极结构CMOS器件的加工流程，不仅可以减少双金属栅薄膜的沉积工艺，而且还可以克服双金属栅结构的复杂图样蚀刻问题。
以上描述的实施例仅是本发明提供的优选实施方案，而并非用于限定本发明的保护范围。应当指出，对本技术领域的普通技术人员而言，在不脱离本发明原理的前提下，还可进行各种改进和变化，比如增加、删减、替换或合并某些功能单元/模块，而这些改进和变化也在本发明的保护范围之内。
Claims (14)
1、一种用于互补金属氧化物半导体器件的金属栅极结构，包括：界面层；高介电常数栅介质层；和金属栅极材料层，其特征在于，
所述金属栅极材料层中的NMOS区域与PMOS区域具有不同的厚度。
2、根据权利要求1所述的金属栅极结构，其特征在于，
所述金属栅极材料层中的NMOS区域和PMOS区域具有相同的或同类的结构。
3、根据前述任一权利要求所述的金属栅极结构，其特征在于，
所述高介电常数栅介质层中的NMOS区域与PMOS区域具有相同的或不同的组分和/或结构。
4、根据前述任一权利要求所述的金属栅极结构，其特征在于，
所述高介电常数栅介质层是单层或多层的结构。
5、根据前述任一权利要求所述的金属栅极结构，其特征在于，
所述金属栅极材料层包含以下材料中的至少一种：TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、和金属全硅化物，及其它们的组合。
6、根据前述任一权利要求所述的金属栅极结构，其特征在于，
所述高介电常数栅介质层包含以下材料中的至少一种：HfO2、HfSiOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、以上所述材料的氮化物、以上所述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiNy、SiON、SiO2、以及它们的组合。
7、根据前述任一权利要求所述的金属栅极结构，其特征在于，
所述金属栅极结构的厚度的范围为0.5至100纳米，优选地为1至26纳米，更优选地为2至18纳米。
8、一种形成互补金属氧化物半导体器件的金属栅极结构的方法，其特征在于，该方法包括以下步骤：
A、在衬底上形成界面层；
B、在所述界面层上形成高介电常数栅介质层；
C、在所述高介电常数栅介质层上形成金属栅极材料层，使得在所述金属栅极材料层中的NMOS区域和PMOS区域具有不同厚度。
9、根据权利要求8所述的方法，其特征在于，步骤C包括：
D1、在所述高介电常数栅介质层上形成厚度相同的初始金属栅极材料层；
D2、在所述初始金属栅极材料层上的NMOS区域或PMOS区域上进行局部蚀刻，从而使所述金属栅极材料层中的NMOS区域和PMOS区域具有不同厚度；或者在所述初始金属栅极材料层上的NMOS区域或PMOS区域上进行局部附加沉积，从而使所述金属栅极材料层中的NMOS区域和PMOS区域具有不同厚度。
10、根据权利要求8-9中任一项所述的方法，其特征在于，
根据所述金属栅极材料层的厚度而调节金属栅极材料在高介电常数栅介质上的有效功函数，使得所述有效功函数能够被调整的范围为0.1至1.1电子伏特，优选地为0.2至0.8电子伏特，更优选地为0.5至0.7电子伏特。
11、根据权利要求8-10中任一项所述的方法，其特征在于，
所述金属栅极材料层中的NMOS区域和PMOS区域形成为具有相同的或同类的结构。
12、根据权利要求8-11中任一项所述的方法，其特征在于，
所述高介电常数栅介质层中的NMOS区域与PMOS区域形成为具有相同的或不同的组分和/或结构。
13、根据权利要求8-12中任一项所述的方法，其特征在于，
所述高介电常数栅介质层形成为单层或多层的结构。
14、根据权利要求8-13中任一项所述的方法，其特征在于，
采用真空物理溅射沉积、金属有机化学气相沉积或原子层沉积形成以下中的至少一种：所述高介电常数栅介质层、所述金属栅极材料层，和所述初始金属栅极材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100784215A CN101494236A (zh) | 2009-02-20 | 2009-02-20 | Cmos器件金属栅极及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2009100784215A CN101494236A (zh) | 2009-02-20 | 2009-02-20 | Cmos器件金属栅极及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101494236A true CN101494236A (zh) | 2009-07-29 |
Family
ID=40924733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2009100784215A Pending CN101494236A (zh) | 2009-02-20 | 2009-02-20 | Cmos器件金属栅极及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101494236A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011130890A1 (zh) * | 2010-04-21 | 2011-10-27 | 中国科学院微电子研究所 | 以氮化铝为势垒层的mo基金属栅叠层结构的刻蚀方法 |
| US8163620B2 (en) | 2010-04-21 | 2012-04-24 | Institute of Microelectronics, Chinese Academy of Sciences | Method for etching Mo-based metal gate stack with aluminium nitride barrier |
| CN102437157A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种单一厚度栅氧化层实现多级工作电压的cmos器件及其制备方法 |
| CN102437175A (zh) * | 2011-08-29 | 2012-05-02 | 上海华力微电子有限公司 | 单一厚度栅氧层实现多级工作电压半导体器件及制备方法 |
| CN103531540A (zh) * | 2012-07-02 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104766823A (zh) * | 2014-01-07 | 2015-07-08 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104779205A (zh) * | 2014-01-15 | 2015-07-15 | 南方科技大学 | 一种集成不同厚度金属层以调节功函数的方法 |
-
2009
- 2009-02-20 CN CNA2009100784215A patent/CN101494236A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011130890A1 (zh) * | 2010-04-21 | 2011-10-27 | 中国科学院微电子研究所 | 以氮化铝为势垒层的mo基金属栅叠层结构的刻蚀方法 |
| US8163620B2 (en) | 2010-04-21 | 2012-04-24 | Institute of Microelectronics, Chinese Academy of Sciences | Method for etching Mo-based metal gate stack with aluminium nitride barrier |
| CN102437175A (zh) * | 2011-08-29 | 2012-05-02 | 上海华力微电子有限公司 | 单一厚度栅氧层实现多级工作电压半导体器件及制备方法 |
| CN102437157A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种单一厚度栅氧化层实现多级工作电压的cmos器件及其制备方法 |
| CN102437157B (zh) * | 2011-09-08 | 2014-04-30 | 上海华力微电子有限公司 | 一种单一厚度栅氧化层实现多级工作电压的cmos器件的制备方法 |
| CN103531540A (zh) * | 2012-07-02 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103531540B (zh) * | 2012-07-02 | 2016-06-08 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104766823A (zh) * | 2014-01-07 | 2015-07-08 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104779205A (zh) * | 2014-01-15 | 2015-07-15 | 南方科技大学 | 一种集成不同厚度金属层以调节功函数的方法 |
| CN104779205B (zh) * | 2014-01-15 | 2018-06-26 | 南方科技大学 | 一种集成不同厚度金属层以调节功函数的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5754715B2 (ja) | ゲート電極構造及び製造方法 | |
| CN106992118B (zh) | 半导体器件制造的方法和处理系统 | |
| US8410555B2 (en) | CMOSFET device with controlled threshold voltage and method of fabricating the same | |
| TWI536544B (zh) | 形成具有多重功函數閘極結構之方法及所產生之產品 | |
| CN102104042B (zh) | 一种半导体器件 | |
| CN101964345B (zh) | 控制阈值电压特性的CMOSFETs器件结构及其制造方法 | |
| JP4996251B2 (ja) | ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法 | |
| JP5401159B2 (ja) | 二重仕事関数半導体デバイスおよびその製造方法 | |
| US7745890B2 (en) | Hybrid metal fully silicided (FUSI) gate | |
| US8653605B2 (en) | Work function adjustment in a high-K gate electrode structure after transistor fabrication by using lanthanum | |
| US20060289920A1 (en) | Composite gate structure in an integrated circuit | |
| CN101494236A (zh) | Cmos器件金属栅极及其形成方法 | |
| CN106531618B (zh) | 具有金属栅极结构的半导体元件的功函数调整方法 | |
| US20110140207A1 (en) | Metal gate structure and method of forming the same | |
| US20100308418A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| US20120135590A1 (en) | Silicon removal from surfaces and method of forming high k metal gate structures using same | |
| CN102299155A (zh) | 一种半导体器件及其制造方法 | |
| US20230207695A1 (en) | Selective internal gate structure for ferroelectric semiconductor devices | |
| CN101494200A (zh) | 双功函数半导体装置及其制造方法 | |
| TWI508296B (zh) | 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法 | |
| US9209089B2 (en) | Method of fabricating a metal gate semiconductor device | |
| US20090101984A1 (en) | Semiconductor device having gate electrode including metal layer and method of manufacturing the same | |
| CN203134802U (zh) | 一种半导体结构 | |
| CN102104024A (zh) | 一种制作CMOSFETs器件结构的方法 | |
| TW201939752A (zh) | 半導體結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090729 |