CN104779205B - 一种集成不同厚度金属层以调节功函数的方法 - Google Patents
一种集成不同厚度金属层以调节功函数的方法 Download PDFInfo
- Publication number
- CN104779205B CN104779205B CN201410018922.5A CN201410018922A CN104779205B CN 104779205 B CN104779205 B CN 104779205B CN 201410018922 A CN201410018922 A CN 201410018922A CN 104779205 B CN104779205 B CN 104779205B
- Authority
- CN
- China
- Prior art keywords
- thickness
- mask
- metal
- metal gates
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 61
- 239000002184 metal Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910004156 TaNx Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种集成不同厚度金属层以调节功函数的方法，包括：淀积第一厚度的金属层进行掩膜，刻蚀未被掩膜遮盖区域的部分金属层；去除掩膜.通过两次掩膜和两次刻蚀,可在同一硅片上形成三个不同的金属层厚度从而实现同一硅片上不同功函数的调节，以满足器件不同性能的要求。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种在同一硅片上集成不同厚度金属层以调节功函数的方法。
背景技术
随着半导体技术的不断发展和摩尔定律的延续，对器件性能的要求也越来越高，一些新结构和新器件开始被广泛研究，如SOI器件和FinFet等，不同于传统器件可以利用沟道掺杂来调节功函数，在ET-SOI和FinFet等新型器件中一般保持沟道未掺杂，所以必须采用可调功函数金属栅。
在ET-SOI、FinFet等器件中，功函数要求在带中附近，并为了满足不同电路的要求，如高性能、低操作功率以及低待机功率等，需要调节三个Vt(阈值电压)，即低阈值电压(Low Vt)、中阈值电压(Mid Vt)和高阈值电压(High Vt)，考虑到无法通过衬底掺杂来调节功函数，这就要求在同一个硅片上集成分别可以实现三个不同功函数的金属栅极。
发明内容
本发明旨在为上述问题提供一种可行的解决方案，从而提供一种集成不同厚度金属层以调节功函数的方法，通过不同金属层厚度达到金属栅功函数调节的目的。
本发明提供了一种集成不同厚度金属层以调节功函数的方法，包括：
提供SOI器件或FinFet器件的结构片；
在结构片的栅槽中淀积栅介质层；
在栅介质层上淀积第一厚度的金属栅极；
至少进行一次去除工艺，去除工艺包括步骤：进行掩膜，刻蚀未被掩膜遮盖区域的部分厚度的金属栅极；去除掩膜。
可选地，进行两次去除工艺，具体包括：
进行第一掩膜，遮住第一块区域,去除未被遮盖区域的部分厚度的金属栅极，以得到第二厚度的金属栅极；
去除第一掩膜；
进行第二掩膜，遮住第一块区域和第二块区域,继续去除未被遮盖区域的部分厚度的金属层，以得到第三厚度的金属栅极；
去除第二掩膜。
可选地，金属栅极的材料为TaN。
可选地，第一掩膜和第二掩膜为光敏阻挡层。
可选地，采用湿法腐蚀去除部分厚度的金属栅极。
本发明实施例提供的集成不同厚度金属层以调节功函数的方法，在形成第一厚度的金属栅极后，进行刻蚀，以形成不同厚度的金属栅极，这样，实现同一硅片上不同功函数的调节，以满足器件不同性能的要求。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1-7示出了根据本发明实施例的方法形成金属栅极的各个阶段的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
正如背景技术中所述的，在超薄SOI或FinFet器件工艺中，其衬底是保持未掺杂的，无法通过调节衬底的掺杂浓度来实现不同Vt的调节，如何实现可调功函数金属栅是新型器件需要解决的问题。
为此，本发明提供了一种集成不同厚度金属层以调节功函数的方法，包括：
淀积第一厚度的金属栅极；
至少进行一次去除工艺，去除工艺包括步骤：进行掩膜，刻蚀未被掩膜遮盖区域的部分厚度的金属层；去除掩膜。
在本发明中，形成第一厚度的金属栅极后，进行刻蚀，以形成不同厚度的金属栅极，这样，实现同一硅片上不同功函数的调节，以满足器件不同性能的要求。
为了更好地理解本发明，以下将结合本发明半导体器件的制造方法流程图和具体实施例的制造过程剖面图，对本发明的实施例进行详细的描述。在此实施例中，形成了三种不同厚度的金属栅极，以满足低阈值电压(Low Vt)、中阈值电压(Mid Vt)和高阈值电压(High Vt)的调节。
首先，提供结构片，结构片指已做好前期处理操作的硅片，最主要是形成有源区，即栅槽。
而后，在栅槽中淀积栅介质层。
所述栅介质层可以为二氧化硅、氮氧化硅或高k介质材料(相对于二氧化硅具有高的介电常数)，高k介质材料例如铪基氧化物，HfO2、HfSiO、HfSiON、HfTaO、HfTiO等。
而后，在介质层上淀积第一厚度的金属栅极100，如图1所示。
金属栅极材料可以为Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等等，本实施例中，金属栅极为TaNx。
而后，进行第一掩膜110，去除部分厚度的金属栅极，以得到第二厚度的金属栅极102，如图2-3所示。
先在金属栅极100上形成第一掩膜110，第一掩膜遮住第一块区域，如图2所示，本实施例中，第一掩膜可以为光敏阻挡层，而后，可以采用湿法刻蚀，以去除未被第一掩膜遮盖区域的部分厚度的金属栅极，从而形成第二厚度的金属栅极102，如图3所示。在湿法腐蚀中，可以通过测量腐蚀速率可以准确控制金属层的厚度。
而后去除第一掩膜，如图4所示。
接着，进行第二掩膜120，继续去除部分厚度的金属栅极，以得到第三厚度的金属栅极104，如图4-5所示。
先在第二厚度的金属栅极102上形成掩膜120，第二掩膜遮住第一块区域和第二块区域，如图5所示，本实施例中，第二掩膜可以为光敏阻挡层，而后，可以采用湿法刻蚀，以去除未被第一和第二掩膜遮盖区域的部分厚度的金属栅极，从而形成第三厚度的金属栅极104，如图6所示。
而后，去除第二掩膜，如图7所示。
其中，第一厚度金属栅极100的厚度大于第二厚度金属栅极110的厚度，第二厚度金属栅极110的厚度大于第三厚度金属栅极120的厚度，示例性的第一厚度金属栅极100的厚度为3nm，第二厚度金属栅极110的厚度为2.5nm，第三厚度金属栅极120的厚度为2nm。
至此，进行了两次去除工艺，形成了本实施例的三种厚度的金属栅极，以满足三个阈值电压调节的要求，即低阈值电压(Low Vt)、中阈值电压(MidVt)和高阈值电压(HighVt)的调节。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (4)
1.一种集成不同厚度金属层以调节功函数的方法，包括：
提供SOI器件或FinFet器件的结构片；
在结构片的栅槽中淀积栅介质层；
在栅介质层上淀积第一厚度的金属栅极；
进行两次去除工艺，具体包括：
进行第一掩膜，遮住第一块区域,去除未被遮盖区域的部分厚度的金属层，以得到第二厚度的金属栅极；
去除第一掩膜；
进行第二掩膜，遮住第一块区域和第二块区域,继续去除未被遮盖区域的部分厚度的金属层，以得到第三厚度的金属栅极；
去除第二掩膜。
2.根据权利要求1所述的方法，其特征在于，金属栅极的材料为TaN。
3.根据权利要求2所述的方法，其特征在于，第一掩膜和第二掩膜为光敏阻挡层。
4.根据权利要求2所述的方法，其特征在于，采用湿法腐蚀去除部分厚度的金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410018922.5A CN104779205B (zh) | 2014-01-15 | 2014-01-15 | 一种集成不同厚度金属层以调节功函数的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410018922.5A CN104779205B (zh) | 2014-01-15 | 2014-01-15 | 一种集成不同厚度金属层以调节功函数的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779205A CN104779205A (zh) | 2015-07-15 |
| CN104779205B true CN104779205B (zh) | 2018-06-26 |
Family
ID=53620604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410018922.5A Active CN104779205B (zh) | 2014-01-15 | 2014-01-15 | 一种集成不同厚度金属层以调节功函数的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779205B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106663694B (zh) * | 2014-08-19 | 2021-05-25 | 英特尔公司 | 具有横向渐变功函数的晶体管栅极金属 |
| CN107195585B (zh) * | 2017-04-24 | 2019-11-12 | 中国科学院微电子研究所 | 一种调节cmos器件阈值的方法及cmos器件 |
| CN107195631B (zh) * | 2017-04-24 | 2019-11-12 | 中国科学院微电子研究所 | 一种调节cmos器件阈值的方法及cmos器件 |
| CN107180794B (zh) * | 2017-06-14 | 2019-11-12 | 中国科学院微电子研究所 | 一种调节高k金属栅cmos器件阈值的方法和cmos器件 |
| CN109661112B (zh) * | 2017-10-12 | 2020-08-04 | 伟裕(厦门)电子有限公司 | 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法 |
| CN108428667B (zh) * | 2018-01-31 | 2020-08-04 | 中国科学院微电子研究所 | Cmos器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494236A (zh) * | 2009-02-20 | 2009-07-29 | 中国科学院微电子研究所 | Cmos器件金属栅极及其形成方法 |
| CN101673687A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 场效应晶体管制造方法 |
| CN101789397A (zh) * | 2008-08-18 | 2010-07-28 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7824986B2 (en) * | 2008-11-05 | 2010-11-02 | Micron Technology, Inc. | Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions |
-
2014
- 2014-01-15 CN CN201410018922.5A patent/CN104779205B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789397A (zh) * | 2008-08-18 | 2010-07-28 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN101494236A (zh) * | 2009-02-20 | 2009-07-29 | 中国科学院微电子研究所 | Cmos器件金属栅极及其形成方法 |
| CN101673687A (zh) * | 2009-09-22 | 2010-03-17 | 上海宏力半导体制造有限公司 | 场效应晶体管制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779205A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104779205B (zh) | 一种集成不同厚度金属层以调节功函数的方法 | |
| US10367072B2 (en) | Asymmetric high-k dielectric for reducing gate induced drain leakage | |
| US9054213B2 (en) | FinFET with metal gate stressor | |
| US9373690B2 (en) | Variable length multi-channel replacement metal gate including silicon hard mask | |
| US9525041B2 (en) | Semiconductor process for forming gates with different pitches and different dimensions | |
| CN104347411A (zh) | 金属栅电极等效功函数调节方法 | |
| CN106960875A (zh) | 半导体装置及其制造方法 | |
| RU2012122887A (ru) | Способ изготовления полевого нанотранзистора с контактами шоттки с укороченным управляющим электродом нанометровой длины | |
| US20130181301A1 (en) | Method for manufacturing a field-effect semiconductor device following a replacement gate process | |
| US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
| US9331172B2 (en) | Method for making HKMG dummy gate structure with amorphous/ONO masking structure and procedure | |
| CN106935503B (zh) | 半导体器件的形成方法 | |
| US10418287B2 (en) | Method and structure for improving dielectric reliability of CMOS device | |
| US20150311083A1 (en) | Replacement low-k spacer | |
| CN104253049B (zh) | 半导体器件制造方法 | |
| US20140357073A1 (en) | Systems and methods for fabricating gate structures for semiconductor devices | |
| CN203038895U (zh) | 一种半导体结构 | |
| CN107195631A (zh) | 一种调节cmos器件阈值的方法及cmos器件 | |
| CN103578952B (zh) | 半导体器件制造方法 | |
| CN107978526A (zh) | 半导体结构的制造方法 | |
| CN102610513A (zh) | 一种形成双应力层氮化硅薄膜的方法 | |
| CN104576725B (zh) | 后栅工艺中伪栅器件及半导体器件的形成方法 | |
| CN103050403B (zh) | 一种半导体结构及其制造方法 | |
| CN102437041A (zh) | 一种形成高阶电常数k和t型金属栅极的形成方法 | |
| CN107170686A (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |