CN106663694B - 具有横向渐变功函数的晶体管栅极金属 - Google Patents

具有横向渐变功函数的晶体管栅极金属 Download PDF

Info

Publication number
CN106663694B
CN106663694B CN201480080734.3A CN201480080734A CN106663694B CN 106663694 B CN106663694 B CN 106663694B CN 201480080734 A CN201480080734 A CN 201480080734A CN 106663694 B CN106663694 B CN 106663694B
Authority
CN
China
Prior art keywords
gate
gate electrode
gate metal
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480080734.3A
Other languages
English (en)
Other versions
CN106663694A (zh
Inventor
C-H·简
W·哈菲兹
张旭佑
R·奥拉-沃
T·张
R·拉马斯瓦米
P-C·刘
N·迪亚斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106663694A publication Critical patent/CN106663694A/zh
Application granted granted Critical
Publication of CN106663694B publication Critical patent/CN106663694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了包括具有功函数在整个栅极电极长度上单调渐变的栅极电极的晶体管的半导体器件、以及制造这种器件的方法。在实施例中，在栅极电极的源极和漏极边缘之间使栅极金属功函数渐变，以实现改进的高电压性能。在实施例中，栅极金属的厚度从源极边缘处的非零值渐变到漏极边缘处的较大厚度。在其他实施例中，具有渐变栅极金属厚度的高电压晶体管与采用标称厚度的栅极电极金属的另一个晶体管集成。在实施例中，制造半导体器件的方法包括通过使第一栅极金属在第一开口内相对于周围电介质非均匀地凹陷，在源极端部和漏极端部之间使栅极金属厚度渐变。

Description

具有横向渐变功函数的晶体管栅极金属
技术领
本文描述的实施例总体涉及集成电路(IC)和单片式半导体器件，并且更具体而言涉及采用具有横向渐变功函数的金属栅极电极的晶体管。
背景技术
单片式IC一般包括制造于诸如硅晶片的平面衬底之上的若干晶体管，例如金属-氧化物-半导体场效应晶体管(MOSFET)，或者更一般地金属-绝缘-半导体场效应晶体管(MISFET)。当前的芯片上系统(SoC)技术正在急速缩放FET的栅极长度(Lg)以根据摩尔定律提供性能和面积缩放。
横向缩放的一个副作用是对低泄漏和高电压器件(两者在SoC应用中都很重要)的支持由于高压晶体管的架构偏离最低设计规则(标称)逻辑晶体管的架构而变得更加困难。横向缩放还减小了栅极-接触部间距，这增大了峰值电场，进一步减小了晶体管的高电压操作窗口。
可以通过沟道掺杂(例如，高角度低能量注入等)调节FET中沿半导体沟道区长度的峰值电场。根据栅极电极材料，也可以通过调谐栅极电极的功函数值，对栅极电极功函数相对于沟道半导体的差异进行工程学设计，来调节电场。例如，多晶硅栅极电极可能具有在栅极电极内被激活到不同程度的杂质。在其他示例中，可以将栅极电极分成两个不同材料的电极，它们通过栅极电介质静电耦合到沟道区的不同部分。不过，这样的结构不容易与在相对较低的源极/漏极和/或栅极/漏极电压下操作的逻辑晶体管集成，这些逻辑晶体管不共享对峰值电场的灵敏度。
增强特定晶体管的高电压操作而不妨碍低电压逻辑晶体管操作的FET架构和相关联制造技术是有利的，尤其对于SoC技术而言。
附图说明
在附图中以举例而非限制的方式例示了本文描述的材料。为例示的简单清楚，附图中例示的元件不一定按比例绘制。例如，一些元件的尺寸可能相对于其他元件被放大。此外，如果认为合适，在各图之间重复使用附图标记以指示对应和/或相似的元件。在附图中：
图1A示出了根据实施例的晶体管阈值电压的横向调节；
图1B示出了根据实施例的具有横向渐变功函数的示例性nMOS晶体管；
图2A示出了根据实施例的用以改变功函数的栅极金属组分的横向调节；
图2B示出了根据实施例的用以改变功函数的栅极金属厚度的横向渐变；
图3A和图3B示出了根据实施例的采用具有横向渐变功函数的栅极金属的MOSFET的截面图；
图4是根据实施例的与采用具有非渐变功函数的栅极金属的MOSFET集成的采用具有横向渐变功函数的栅极金属的MOSFET的截面图；
图5A是根据实施例的示出形成包括具有横向渐变功函数的栅极金属的晶体管的方法的流程图；
图5B是根据实施例的示出在源极与漏极端部之间沿栅极长度使栅极金属的厚度渐变的方法的流程图；
图5C是根据实施例的示出形成包括具有横向渐变功函数的栅极金属的晶体管以及包括具有非渐变功函数的栅极金属的晶体管的方法的流程图；
图6A、6B、6C、6D、6E、6F、6G、6H、6I和6J是根据实施例的在执行图5C所示方法中的选定操作时演进的包括具有横向渐变功函数的栅极金属的晶体管和包括具有非渐变功函数的栅极金属的晶体管的截面图；
图7示出了根据本发明的实施例的采用包括具有横向渐变功函数的栅极金属的晶体管的移动计算平台和数据服务器机器；以及
图8是根据本发明的实施例的电子计算装置的功能框图。
具体实施方式
参考附图描述一个或多个实施例。尽管详细描绘并论述了具体构造和布置，但应当理解，这样做仅仅是为了例示的目的。相关领的技术人员将认识到，其他构造和布置是可能的，而不脱离本说明书的精神和范围。对于相关领的技术人员显而易见的是，可以在除本文详细描述之外的各种其他系统和应用中采用本文描述的技术和/或布置。
在以下详细描述中参考了附图，附图形成以下详细描述的一部分并例示了示例性实施例。此外，要理解的是可以利用其他实施例，并且可以做出结构或逻辑改变而不脱离所主张的主题的范围。还应当注意，例如，可以使用上、下、顶部、底部等方向和引用，仅为了便于描述附图中的特征。可以通过参考例示的X-Z坐标理解诸如“上面”和“下面”、“上方”和“下方”等术语，并且可以通过参考X、Y坐标或非Z坐标理解诸如“相邻”等术语。这里采用相对位置术语仅仅作为以比枚举标记(例如“第一”、“第二”、“第三”等)更清晰的方式区分一个结构特征与另一个的标记。
在以下描述中，阐述了很多细节，不过，本领的技术人员将明白，可以在没有这些具体细节的情况下实践本发明。在一些情况下，公知的方法和装置以框图形式示出而非详细示出，以避免使本发明难以理解。在整个说明书中提到“实施例”或“一个实施例”表示在本发明的至少一个实施例中包括结合实施例描述的特定特征、结构、功能或特性。于是，在说明书中各处出现的短语“在实施例中”或“在一个实施例中”不一定指本发明的相同实施例。此外，可以在一个或多个实施例中以任何适当方式组合特定特征、结构、功能或特性。例如，只要在与两个实施例相关联的特定特征、结构、功能或特性并不互相排斥的地方，就可以将第一实施例与第二实施例组合。
如在本发明说明书和所附权利要求中使用的，单数形式的“一”和“所述”意在也包括复数形式，除非在上下文清楚地做出其他指示。还将要理解，本文使用的术语“和/或”指代并涵盖一个或多个相关联的所列项目的任何和所有可能组合。
可以在本文中使用术语“耦合”和“连接”连同其派生词描述部件之间的功能或结构关系。应当理解，这些术语并非意在作为彼此的同义词。相反，在特定实施例中，可以使用“连接”指示两个或更多元件彼此直接物理、光学或电接触。可以使用“耦合”指示两个或更多元件彼此直接或间接(在它们之间具有其他居间元件)物理、光学或电接触，和/或两个或更多元件彼此合作或交互作用(例如，像因果关系中那样)。
这里使用的术语“之上”、“之下”、“之间”和“上”是指在这种物理关系值得注意的地方，一种部件或材料相对于其他部件或材料的相对位置。例如，在材料上下文中，设置于一种材料或材料层之上或之下的另一种材料或材料层可以直接接触或可以具有一个或多个居间材料层。此外，设置于两种材料或材料层之间的一种材料可以与两层直接接触，或者可以具有一个或多个居间层。相反，在第二材料或材料层“上”的第一材料或材料层与该第二材料/材料层直接接触。在部件组装的上下文中要做出类似的区分。
如整个本说明书中所使用的，在权利要求中，由术语“中的至少一个”或“中的一个或多个”连接的一系列项目可以表示所列术语的任意组合。例如，短语“A、B或C中的至少一个”可以表示A；B；C；A和B；A和C；B和C；或A、B、和C。
本文描述了采用横向渐变栅极金属功函数的单片式半导体器件以及制造这种结构的示例性技术。在实施例中，在栅极电极的源极和漏极边缘之间使栅极金属功函数渐变，以实现改进的高电压性能。在实施例中，栅极金属的厚度从源极边缘处的非零值渐变到漏极边缘处的较大厚度。在其他实施例中，具有渐变栅极金属厚度的高电压晶体管与采用标称非渐变厚度的栅极电极金属的另一个晶体管集成。在实施例中，制造半导体器件的方法包括通过使第一栅极金属相对于周围电介质材料在第一开口之内不均匀地凹陷，在源极端部和漏极端部之间使栅极金属厚度渐变。
图1A示出了根据实施例的晶体管阈值电压的横向调节。如所示，场效应晶体管101包括通过半导体沟道区108与半导体漏极区110B分开的半导体源极区110A，所有这些都设置于衬底105之上。沟道区108可以是实质上未掺杂的(即，相对于衬底105未人为掺杂)。不过，在示例性实施例中，沟道区108具有特定导电类型(例如，p型)的标称掺杂水平，而源极区、漏极区110、111具有互补导电类型(例如，n型)的标称掺杂水平。衬底105可以是适于形成IC的任何衬底，例如但不限于半导体衬底、绝缘体上半导体(SOI)衬底、或绝缘体衬底(例如，蓝宝石)等和/或其组合。在一个示例性实施例中，衬底105包括大体上单晶半导体，例如但不限于硅。示例性半导体组分还包括：IV族系统，例如硅、锗、或其合金；III-V族系统，例如GaAs、InP、InGaAs等；或III-N族系统，例如GaN。
包括栅极金属331的栅极电极设置于沟道区108之上，其间设置有栅极电介质膜(未示出)。在本文的实施例中，栅极金属331至少部分负责设定栅极电极功函数，并且该功函数沿栅极电极长度Lg横向(例如，在y维度上)渐变。栅极电极功函数的调节影响晶体管101的阈值电压Vt。图1A还示出了在源极区110A和漏极区110B之间沿栅极电极长度Lg被分成多个切片331A-331K的栅极金属331。如果每个切片130A-130K都被看作具有递增栅极长度ΔLg的独立栅极电极，则可以将沿ΔLg对阈值电压Vt的影响视为根据本文实施例的栅极金属功函数的调节的函数。在对高压晶体管应用(例如，栅极/漏极电压大于3V)有利的示例性实施例中，栅极电极331的源极边缘处(例如，切片130A)的栅极金属功函数与阈值电压Vt,s相关联，阈值电压Vt,s显著高于与漏极边缘处(例如，切片130K)的栅极金属功函数相关联的阈值电压Vt,d。尽管晶体管101可以与单个有效阈值电压相关联，例如被限制到Vt,s，但邻近图1A中所示漏极边缘的Vt的减小使漏极110B附近的电场减小，这减轻了热电子效应，热电子效应可能是对于给定Lg在操作电压增大时的主要晶体管故障机制。如下文进一步所述，使栅极金属功函数渐变，以沿Lg实现有利地为至少100mV、更有利地为至少200mV、并可以为250mV或更高的ΔVt。在其他实施例中，栅极金属功函数沿Lg的渐变可以提供从Vt,s到Vt,d单调减小的Vt，以达到期望的ΔVt。Vt可以以实线131所示的渐变方式单调减小，或者以虚线132所示的近似阶跃函数的更陡峭方式单调减小。
图1B示出了具有n型源极和漏极区110A、110B以及p型沟道区108的示例性nMOS晶体管102。栅极金属130具有沿Lg改变的栅极金属功函数
Figure GDA0002687736440000051
以提供图1A中所示的Vt的调节。栅极金属功函数
Figure GDA0002687736440000052
沿Lg从
Figure GDA0002687736440000053
到
Figure GDA0002687736440000054
单调减小，以达到具有均匀(恒定)沟道半导体功函数的期望ΔVt。如下文进一步所述，栅极金属功函数
Figure GDA0002687736440000055
可以以实线134所示的渐变方式单调减小，或以虚线134所示的近似阶跃函数的更陡峭方式单调减小。在源极和漏极区110A、110B为p型并且沟道区108为n型的替代的pMOS实施例中，栅极金属功函数
Figure GDA0002687736440000056
从接近源极区的第一功函数值单调增大到接近漏极区的第二功函数值，以如图1A所示那样类似地相对于Vt,s减小Vt,d。
在实施例中，沿栅极电极的长度调节栅极金属的合金组分，以在期望方向(例如，从源极到漏极、从漏极到源极)上使栅极金属功函数横向渐变。图2A示出了根据示例性实施例的栅极金属组分的横向调节，以改变晶体管201中的栅极电极331的功函数。在该示例性实施例中，栅极金属二元合金组分包括第一金属(M1)和第二金属(M2)。根据从源极区110A到漏极区110B的横向距离改变M1的原子分数x。在有利的实施例中，栅极金属合金中每种成分的原子分数x在整个栅极长度Lg上是非零的。在例示的示例性实施例中，M1的原子分数x从栅极电极130的源极边缘处(例如，y＝0)的第一非零值增大到栅极电极130的漏极边缘处(例如，y＝Lg)的第二非零值，而M2的原子分数1-x从栅极电极130的源极边缘处的第一非零值减小到栅极电极130的漏极边缘处的第二非零值。如下文进一步所述，M1在源极和漏极边缘处的非零浓度可以有利地实现具有带有横向渐变的栅极金属功函数的栅极电极的第一晶体管与具有采用沿栅极长度大体上恒定的一些标称栅极金属功函数的栅极电极的第二晶体管的集成。在其他实施例中，M1的原子分数x从源极边缘到漏极边缘单调增大，例如如曲线215中任一个所示(例如，实线代表根据距源极区110A的距离的x的线性渐变，并且虚线近似为x的阶跃函数)。合金组分可以根据M1和M2的功函数，并根据晶体管201的导电类型(nMOS或PMOS)而处于很宽范围中。具有最大功函数的成分的原子分数可以随着距源极区110A的横向距离增大而减小或增大，以在期望方向上使栅极电极金属功函数渐变。可以选择已知适合作为栅极电极的任何金属(例如，有充分低电阻，具有足够的热稳定性等)作为金属M1和金属M2。示例性金属包括钨(W)、钴(Co)、镍(Ni)、钼(Mo)、钽(T)、钛(Ti)、锡(Sn)、铝(Al)和铂(Pt)。栅极金属合金可以包括这些示例性金属中的两种或更多种。可以进一步向栅极金属合金中并入一种或多种额外的添加剂(例如，但不限于碳、硅和氮)。栅极金属合金还可以包括这些示例性金属之一与任何其他金属形成的合金，其中有或者没有添加剂(例如，但不限于碳、碳、硅和氮)。
在实施例中，栅极金属的膜厚沿栅极电极的长度渐变以使栅极金属功函数横向渐变。图2B示出了栅极金属厚度的横向渐变以改变晶体管202中的栅极电极130的功函数。在该示例性实施例中，第一栅极金属M1的厚度沿第一栅极电极的长度从接近源极区110A的源极边缘厚度TM1,s单调增大到接近漏极区110B的漏极边缘厚度TM1,d。在这样的实施例中，源极边缘厚度和漏极边缘厚度中的至少一个低于临界厚度，在临界厚度以上，功函数与金属膜厚度无关。在该临界厚度为近似100nm的示例性实施例中，至少源极边缘厚度TM1,s小于100nm。在其他实施例中，栅极金属的源极边缘厚度和漏极边缘厚度都小于100nm。
在实施例中，源极边缘厚度TM1,s和漏极边缘厚度TM1,d之间的差(即，Δz-高度)有利地为至少10％，更有利地为至少20％，并可以超过25％。例如，图2B中漏极边缘厚度TM1,d可以至少比源极边缘厚度TM1,s大10％。在某些实施例中，阈值电压是栅极金属功函数的线性函数，并且栅极金属功函数是第一金属厚度的线性函数。在一个有利的实施例中，源极边缘厚度TM1,s处的第一栅极金属与Vt相关联，Vt至少比与漏极边缘厚度TM1,d处的第一栅极金属相关联的第二Vt低100mV。在其他实施例中，第一栅极金属具有至少比源极边缘厚度TM1,s大10％的漏极边缘厚度TM1,d，并且漏极边缘具有对应的Vt，Vt至少比源极边缘低100mV(即，栅极金属z高度每变化5％，Vt变化50mV)。
注意，图2A和2B所示的实施例彼此兼容并且在一个有利实施例中，通过使至少一个金属膜的厚度横向渐变来横向调节栅极金属合金组分，该金属膜接下来与设置于厚度渐变膜之上的另一金属膜形成合金。如下文进一步所述，可以利用沉积时的厚度变化改变合金成分的原子分数。
图3A是根据实施例的采用栅极叠置体330的MOSFET 301的截面图，该栅极叠置体330包括具有横向渐变功函数的栅极金属。图3A中所示的截面图适用于平面和非平面(例如，鳍状物)MOSFET结构。平面和非平面实施例之间的结构差异沿着离开图3A所示平面的轴会更明显，但未被示出，因为本文的实施例独立于这样的特征并且因此同样适用于平面和非平面FET技术。
MOSFET 301包括半导体源极、漏极区110A、110B、沟道区108以及衬底105，大体上如上所述。如进一步所示，源极接触部314A与源极区110A形成界面，并且漏极接触部314B与漏极区110B形成界面。接触部314A、314B可以利用已知与半导体源极、漏极区110A、110B的组分兼容(例如，提供良好的欧姆行为)的任何接触部金属化。
接触部金属化被电介质材料315、325围绕。隔离电介质315和居间间隔体电介质325可以是任何已知的电介质材料，例如但不限于氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、或低k材料(例如，掺碳的二氧化硅(SiOC)、多孔电介质等)。间隔体电介质325在高级CMOS技术中具有标称横向(例如，y维度)厚度，例如，20nm或更小。隔离电介质315可以是任何厚度(例如，z维度)，以适应与栅极电极帽盖材料332和/或源极、漏极接触部314A、314B的平面化。
栅极电介质320设置于沟道区108之上。栅极电介质320可以是任何材料，并具有已知在MOS叠置体内提供适当功能的任何厚度。可以将诸如二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SON)等体介电常数在3.9到大约8的范围内的材料用于栅极电介质320。不过，在有利的实施例中，栅极电介质320是体介电常数至少为10的高k电介质材料。示例性高k材料包括但不限于金属氧化物(例如，HfO2)和金属硅酸盐。栅极电介质320也可以是超过一种电介质(例如，上述材料的两个或更多薄膜)的层压叠置体。栅极电介质320可以具有一定范围的物理厚度，其可以是由典型MOS叠置体参数(例如漏电流等)限制的电介质组分的函数。在示例性实施例中，栅极电介质320的标称厚度取决于其体相对电容率，以实现期望的等效氧化物厚度(EOT)，例如，10nm或更小。
在实施例中，栅极功函数金属具有从其与下面的栅极电介质的界面开始的z高度，该z高度沿栅极长度Lg发生变化。功函数金属z高度的这种变化可以提供上述功函数金属厚度变化中的任一种。例如，栅极功函数金属的z高度可以沿栅极长度Lg改变10％-20％或更多。示例性实施例中的栅极功函数金属与栅极电介质直接接触，不过，它也可以通过一种或多种其他材料与栅极电介质分开，所述其他材料例如是没有显著的z高度变化的另一种栅极功函数金属。在图3A例示的实施例中，栅极金属331与栅极电介质320形成界面，并在栅极电极源极边缘331S处具有非零最小z高度Hg,s。栅极金属331的z高度以渐变方式单调增大到栅极电极漏极边缘331D处的最大z高度Hg,d。最大z高度Hg,d可以改变，但在示例性实施例中，不超过100nm。如图3A中进一步所示，漏极边缘z高度Hg,d小于间隔体电介质325的对应z高度(例如，从与Hg,d相同的参考平面测量的z高度H2)。在其他实施例中，漏极边缘z高度Hg,d还小于隔离电介质315的对应z高度(例如，也是从与Hg,d相同的参考平面测量的z高度H2)。在实施例中，源极边缘z高度Hg,s小于间隔体电介质325的对应z高度。在其他实施例中，源极边缘z高度Hg,s还小于隔离电介质315的对应z高度(例如，从与Hg,d相同的参考平面测量的z高度H2)。在实施例中，栅极金属331的源极边缘z高度Hg,s和漏极边缘z高度Hg,d都小于间隔体电介质325的对应z高度。
在实施例中，栅极叠置体还包括设置于渐变厚度的栅极功函数金属之上的栅极帽盖材料。在图3A例示的示例性实施例中，栅极叠置体330包括设置于栅极金属331之上的栅极帽盖材料332。栅极帽盖材料332具有大体上与间隔体电介质325的顶表面为平面的顶表面，使得栅极叠置体330的z高度大体上等于间隔体电介质325的z高度(例如，等于z高度H2)。栅极帽盖材料332可以是金属、半导体或电介质。
对于金属和半导体实施例而言，栅极帽盖材料332可以但未必与栅极金属331形成合金。在其他实施例中，扩散阻挡层(例如，TaN)可以设置在金属栅极帽盖材料332和栅极金属331之间。对于栅极帽盖材料332与栅极金属331形成合金的实施例，图3A中所示的栅极金属331的z高度(厚度)的变化可以为横向调节栅极金属合金的组分提供基础。例如，栅极金属331和金属栅极帽盖材料332之间可能发生固态扩散，以形成具有某一组分的金属合金，所述组分是可归因于栅极金属331和栅极帽盖材料332中的每者的z高度H2的相对比例的函数。由于栅极帽盖材料332的平面顶表面，所以栅极金属331的z高度变化控制着所得栅极金属合金的体积比。对于栅极金属331和栅极帽盖材料332形成合金的实施例，图3A中所示的栅极金属331和栅极帽盖材料332之间的界面331T表示在热退火之前的“沉积时”状态。示例性栅极帽盖金属和半导体包括但不限于多晶硅、W、Cu、Ti、Al、Ni、Co、其合金和碳化物。
对于电介质实施例而言，栅极帽盖材料332可以在栅极金属331的顶表面之上提供电隔离。电介质栅极帽盖材料332可以与栅极电介质320、隔离电介质315和间隔体电介质325中的一个或多个具有相同组分，或者可以具有与任何和/或所有其他电介质不同的组分，以允许材料之间的选择性蚀刻。在示例性实施例中，栅极帽盖材料332包括以下中的一种或多种：SiO、SiON、SiN、SiCN、SiC、低k电介质(例如，掺碳氧化物)等。对于栅极帽盖材料332为电介质的实施例而言，横向功函数渐变可以是金属331中的所示厚度变化的直接结果，如上文在图2B的语境中所描述的。横向功函数渐变也可以是金属331中的所示厚度变化的间接结果，其中具有大体上恒定厚度的第二功函数金属设置在栅极金属331和栅极电介质320之间。对于这样的实施例而言，可以基于金属331的厚度或z高度变化调节栅极金属合金组分，大体上如上文在金属栅极帽盖材料332的语境中所述那样。因此，无论栅极金属331是栅极电极叠置体330中的唯一功函数金属或者是两种或更多种金属膜(例如，包括上覆金属栅极帽盖材料332和/或未描绘的下伏金属)的其中之一，金属331的厚度沿栅极长度Lg的变化使栅极电极叠置体330内的电极的有效功函数发生横向渐变。
功函数金属z高度的变化可以是渐变的，如图3A中所示，或者可以是在两个非零值之间的阶跃函数，如图3B中所示。在图3B中，MOSFET 302包括栅极金属331，其在栅极电极叠置体370的源极边缘(Hg,s)和漏极边缘(Hg,d)之间在z高度(金属厚度)上具有分立的台阶。下文进一步描述用于形成图3A的渐变金属厚度分布或图3B的阶跃函数金属厚度分布的制造技术。
在实施例中，半导体器件包括第一晶体管和第二晶体管，第一晶体管具有带有横向渐变功函数的栅极电极金属，第二晶体管具有功函数沿栅极电极长度变化较少量(例如，非渐变)的栅极电极金属。在其他实施例中，半导体器件包括第一晶体管和第二晶体管，第一晶体管具有带有横向渐变厚度的栅极电极金属，第二晶体管具有厚度沿栅极电极长度变化较少量(例如，非渐变)的栅极电极金属。在有利的实施例中，栅极电极厚度沿栅极长度的变化取决于栅极电极的尺寸。具有低于阈值的标称栅极长度的栅极电极可能在源极和漏极边缘之间缺乏金属厚度的单调增加，而具有高于阈值的栅极长度的栅极电极在源极和漏极边缘之间具有金属厚度的单调增加(例如，从源极边缘到漏极边缘)。
图4是根据实施例的半导体器件401的截面图，半导体器件401包括采用具有横向渐变功函数的栅极金属的MOSFET 301，该MOSFET 301与采用具有标称功函数的栅极金属的MOSFET 400集成。MOSFET 301可以具有上文参考图3A所述的任何和所有结构特征。
MOSFET 400还包括设置在衬底105的另一部分之上的半导体沟道区208。半导体沟道区208可以具有与半导体沟道108相同的导电类型，或者可以是互补类型。MOSFET 400还包括半导体源极区210A和漏极区210B，每个都是与沟道区208互补的导电类型。源极、漏极区210A、210B设置于衬底105之上、在沟道区208的相对侧上，例如作为再生长/升高的半导体区。在沟道区208与沟道区108具有相同导电类型的示例性实施例中，源极和漏极区210A、210B具有与源极、漏极区110A、110B相同的导电类型(例如，n型)。在另一实施例中，源极和漏极区110A、110B和210A、210B全部是大体上相同的组分(例如，掺杂到相同的杂质水平等)。MOSFET 400还包括与半导体源极区210A形成界面的源极接触部314A、以及与半导体漏极区210B形成界面的漏极接触部314B。MOSFET 400还包括栅极电介质320。
MOSFET 400还包括由栅极电介质220与沟道区208隔开的栅极电极叠置体430。栅极电极叠置体430还由居间间隔体电介质325与源极和漏极接触部314A、314B分开。如图4所示，栅极电极叠置体430包括大体上如上文针对MOSFET 301所述的栅极金属331和栅极帽盖材料332，不过，栅极金属331是大体上平面的，并且有标称z高度Hg,l，在Hg,s和Hg,d之间没有单调z高度增大。在有利的实施例中，栅极电极叠置体430与栅极电极叠置体330具有相同的材料组分(即，相同的栅极金属331和相同的栅极帽盖材料332)。在其他实施例中，栅极金属331的厚度或z高度单调增大到阈值栅极电极长度以上。在阈值以下，栅极金属331厚度或z高度不会从栅极电极的边缘到边缘单调增大。栅极电极叠置体330可以被设计成比栅极电极叠置体430具有更大的横向临界尺寸(CD)。图4中所示的较大的横向栅极长度LHV适于高电压(HV)晶体管，其可以具有几十到几百纳米的栅极长度。图4中所示的较小的横向栅极长度LLV适于逻辑晶体管，其可以具有10nm左右的栅极长度。如下文进一步所述，栅极金属331的栅极长度和厚度之间的相关性有利地使得具有横向渐变栅极金属功函数的HV晶体管能够与没有横向功函数渐变的较低电压逻辑晶体管集成。
在实施例中，栅极金属331的厚度从源极边缘栅极电极叠置体330处的非零厚度值Hg,s增大到漏极边缘处的厚度值Hg,d，Hg,d至少比源极边缘厚度值Hg,s大10％(更有利地，至少20％)。不过，栅极金属331还具有在栅极电极叠置体430的源极边缘和漏极边缘之间改变小于10％的厚度。取决于采用的制造技术，栅极电极叠置体430中栅极金属331的标称厚度可以大于、近似等于或小于栅极电极叠置体330中的源极边缘厚度值Hg,s。在描绘的示例性实施例中，栅极电极叠置体430中的栅极金属331具有小于栅极电极叠置体330中的源极边缘厚度值Hg,s的平均厚度Hg,l。
在实施例中，栅极金属横向功函数调节是取决于形成栅极电极的工艺的特征。可以利用各种技术来制造具有采用具有横向功函数渐变的栅极金属的栅极电极的晶体管结构。图5A是根据实施例的示出形成带有具有横向渐变功函数的栅极金属的MOS晶体管的方法的流程图。可以实践方法501以制造例如图3A和3B中所示的MOSFET 301或302。
在操作510，方法501开始于在(多个)电介质材料层中形成开口。开口可以暴露衬底的半导体沟道区。可以在操作510实践任何已知技术以形成开口，接下来可以向开口中沉积栅极电极。一种技术包括从周围结构去除牺牲栅极电极，如下文在图5C和图6A-6D的语境中进一步所述。也可以实践其他技术，例如但不限于均厚电介质膜的图案化蚀刻。可以选择周围电介质的厚度或z高度和开口的CD以在接下来利用栅极电极金属回填开口以及使回填的栅极电极金属凹陷期间提供期望的高宽比(AR)。
在操作520，在操作510形成的开口内暴露的半导体沟道区之上形成栅极电介质层。可以在操作520采用任何已知的栅极电介质形成工艺(例如，热氧化、CVD和ALD)以形成已知适合作为MOS电介质的任何材料。在有利的实施例中，操作520需要高k材料的ALD。
在操作530，方法501继续在操作510形成的开口内形成栅极金属。在示例性实施例中，操作530需要利用例如但不限于溅射的非保形工艺、例如但不限于CVD和ALD的保形工艺、或例如但不限于旋涂、电解电镀或无电镀的超级填充工艺来沉积栅极功函数金属。
在操作540，方法501继续，在此，在开口内使在操作530沉积的栅极金属不均匀地凹陷。根据上文在图1A-图4的语境中描述的任何示例，不均匀的深蚀刻可以沿栅极长度使栅极金属的厚度发生渐变。操作540可以根据栅极金属组分而需要一种或多种已知的凹陷蚀刻工艺。在实施例中，取决于期望的栅极金属厚度分布，操作540包括基于各向异性等离子体的凹陷蚀刻和/或基于各向同性湿法化学的凹陷蚀刻。在其他实施例中，操作540需要对栅极金属进行平面化，以在不均匀凹陷蚀刻之后去除装载过多的所沉积的栅极金属。下文在图5B和图5C的语境中进一步描述这样的实施例。在操作550，方法501结束，在此，通过利用任何已知的技术形成源极/漏极区并形成通往源极/漏极区的源极/漏极接触部来完成晶体管。如果要形成栅极金属合金，可以在例如源极/漏极再生长等期间执行热退火。
图5B是根据实施例的示出在源极与漏极端部之间沿栅极长度使栅极金属的厚度渐变的方法502的流程图。方法502是方法501中的操作540的具体实施例，并且可以被实践以制造例如图3A和3B中所示的MOSFET301或302。
在操作504，方法502开始于接收设置在周围电介质中的开口内的平面化栅极金属。在操作505，使栅极金属相对于周围电介质凹陷第一量。可以采用任何深蚀刻蚀刻技术以使栅极金属相对于周围电介质选择性地凹陷，所述蚀刻技术例如但不限于等离子体蚀刻工艺(例如，采用氧化化学试剂，例如氟、氯、溴等)。在操作506，在凹陷的栅极金属之上不均匀地沉积和/或改性(modify)掩模材料。掩模材料的沉积和/或改性可以采取很多形式，目标是相对于设置在凹陷的栅极金属之上的掩模材料的第二部分有选择地改变设置在凹陷的栅极金属之上的掩模材料的第一部分的厚度或质量。
尽管一种形式的掩模改性可以是光致抗蚀剂掩模的光刻图案化，但这样的技术可能仅适合满足光刻印刷约束的相对大的栅极电极长度。在有利的实施例中，操作506需要自对准掩模沉积和/或改性技术。在更有利的实施例中，操作506需要定向自对准沉积和/或掩模改性技术，例如但不限于倾斜沉积和倾斜注入。例如，在一个实施例中，可以利用第二栅极金属(其可以与凹陷的栅极金属具有相同的组分或不同的组分)的定向沉积来不均匀地补充凹陷的栅极金属。在另一实施例中，以预定角度定向沉积牺牲掩模材料，以使得凹陷高宽比遮蔽牺牲掩模材料沉积的一部分。在另一实施例中，通过以预定角度执行注入来定向地使牺牲掩模材料改性，以使得凹陷高宽比遮蔽牺牲掩模材料暴露的一部分。下文在图5C的语境中进一步描述倾斜注入实施例的更详细的示例。
在操作507，方法502继续，在此，使凹陷的栅极金属再次凹陷一定量，该量根据不均匀掩模材料沿栅极电极长度改变。在已经在操作506定向沉积了非牺牲掩模的情况下，可以绕过操作507。在示例性实施例中，进一步依赖于在操作506形成的不均匀掩模的存在将使栅极金属厚度横向渐变，凹陷蚀刻操作507大体上与在操作505实践的凹陷蚀刻相同。例如如上所述，然后可以利用沿栅极电极长度的栅极金属厚度变化使栅极金属功函数横向渐变。在操作553使用例如任何已知的技术来形成源极/漏极半导体区和扩散接触部金属化，从而完成方法502。
图5C是根据实施例的示出形成包括具有横向渐变功函数的栅极金属的晶体管以及包括具有非渐变功函数的栅极金属的晶体管的方法503的流程图。可以实践方法503以制造例如图4中所示的MOSFET 301和400。在图6A-6J中进一步示出了在方法503的语境中描述的特定操作。图6A-6J是根据有利实施例的在执行方法503中的选定操作时演进的具有横向渐变栅极金属厚度的MOSFET和不具有横向渐变栅极金属厚度的MOSFET的截面图。对于图6A-6J中所示的对应结构，保留图4中引入的附图标记。图6A-6J更详细例示的各种操作可以类似地应用于上述方法501和502的对应操作中。
参考图5C，在操作513，方法503开始于在隔离电介质材料层中形成第一和第二开口。开口暴露衬底的两个独立的半导体沟道区。在操作511，可以实践任何已知的技术以形成开口，接下来要向开口中沉积栅极电极。一种技术包括从周围结构同时去除两个牺牲栅极电极。在图6A例示的示例性实施例中，从在沟道半导体区108、208之上形成牺牲栅极结构630开始，执行栅极置换工艺。可以利用任何已知技术制造牺牲栅极结构630。在一个实施例中，例如但不限于多晶硅的牺牲材料沉积在衬底之上并被图案化以形成多个牺牲栅极结构。可以利用任何适当的沉积技术，例如但不限于化学气相沉积(CVD)或原子层沉积(ALD)。在一个示例性实施例中，通过CVD沉积多晶硅。可以利用任何适当的各向异性蚀刻来对牺牲材料进行图案化。在牺牲栅极结构630周围形成隔离电介质材料315。可以采用任何沉积工艺来形成电介质材料315，例如但不限于CVD和旋涂工艺。对于非平面化的沉积工艺，可以通过例如化学机械抛光(CMP)对沉积的电介质进行平面化，以暴露牺牲栅极特征的顶表面。
返回到图5C，在操作514去除牺牲栅极特征，如图6B中进一步所示。可以利用任何常规蚀刻工艺，例如但不限于湿法化学蚀刻或干法等离子体蚀刻，以相对于周围电介质有选择地去除一个或多个牺牲栅极结构。可以通过利用任何已知的技术(例如但不限于化学气相沉积(CVD)或原子层沉积(ALD))沉积任何适当的电介质材料(例如但不限于SiO、SiON、SiN、SiOC等)来形成间隔体电介质325。电介质材料沉积有利地是保形的。各向异性蚀刻然后可以清除电介质材料，仅留下与地形上的台阶自对准的间隔体电介质325。在图6B例示的示例性实施例中，间隔体电介质325自对准到隔离电介质315的边缘。在替代的实施例中，形成隔离电介质315和去除牺牲栅极结构630可以在形成间隔体电介质325之后。
返回到图5C，可以选择电介质315、325的厚度(z高度)和栅极电极开口中的第一个开口的CD，以实现在操作514形成的开口中随后沉积的栅极金属的不均匀凹陷。在图6A例示的示例性实施例中，将较大CD LHV的第一开口和较小CD LLV的第二开口形成到大体上均匀厚度或z高度的周围电介质中。
进一步参考图5C，在操作515，方法503继续，在此，在形成在操作513的第一和第二开口的每个开口中形成栅极电介质。可以在操作515采用任何已知的栅极电介质形成工艺(例如，热氧化、CVD和ALD)以形成已知是适合的MOS电介质的任何材料。在图6C中进一步例示的有利实施例中，通过ALD沉积高k栅极电介质320。尽管未示出，但栅极电介质320也可以形成于间隔体电介质325的侧壁上。栅极金属331然后例如使用上文列出的技术中的任一种来同时回填第一和第二开口。
返回到图5C，在操作516，方法503继续，在此，通过任何已知技术(例如，CMP)对在操作515沉积的栅极金属进行平面化。如图6D中进一步所示，平面化可以去除加载过多的栅极金属并暴露隔离电介质325和/或任何居间的电介质材料(例如，间隔体电介质325)。然后使用任何已知技术使栅极金属331凹陷到周围电介质以下。在图6E中进一步例示的有利实施例中，执行基于等离子体的栅极电极凹陷蚀刻650。执行凹陷蚀刻以减小栅极金属331的z高度，并实现相对于间隔体电介质325的顶表面的预定凹陷深度DR,1。目标凹陷深度DR,1可以是栅极长度LHV的函数，以实现具有期望高宽比的凹陷(例如，DR,1＝LHV或1:1AR)。如图6E中所示，凹陷蚀刻650跨栅极长度LHV和LLV是大体上均匀的(即，在z高度上的变化小于10％)。
返回到图5C，方法503继续进行到操作535，在此，在衬底之上沉积掩模材料，回填间隔体电介质325之间的凹陷。可以在操作535利用现有技术中已知的任何适当掩模材料和沉积工艺。在图6F中所示的示例性实施例中，沉积含碳掩模660。含碳掩模可以是任何基于碳的材料，其提供良好的蚀刻速率控制、相对于周围材料的足够的蚀刻选择性，并且可以被充分平面化。在一个实施例中，含碳掩模660是通过自平面化的任何旋涂工艺涂布的光致抗蚀剂。替代的实施例包括CVD金刚石状碳(DLC)掩模，其可能需要后续的平面化。然后使平面化的掩模材料660凹陷到低于周围间隔体电介质325的z高度的水平。可以利用已知适合于减薄特定掩模材料的诸如基于干法等离子体的蚀刻等任何深蚀刻工艺(例如，用于光致抗蚀剂掩模的氧化等离子体)。掩模凹陷蚀刻用以减小掩模660的z高度，并实现相对于间隔体电介质325的顶表面的预定凹陷深度DR,2。凹陷深度DR,2可以是栅极长度LHV的函数，以实现期望高宽比(例如，<1:1AR)的凹陷。如图6F中进一步所示，掩模凹陷蚀刻651跨栅极长度LHV和LLV是大体上均匀的(即，z高度上的变化小于10％)。
返回到图5C，在操作537，执行倾斜注入以选择性地修改设置在开口内的掩模材料的一部分的蚀刻阻力。有利地，根据由在操作516和/或535形成的凹陷的高宽比确定的立体角，倾斜注入仅使对离子流可见的掩模材料改性。如图6G中所示，注入670在横向长度LHV的一部分之上形成改性的掩模材料661。可以利用任何实际的注入角度，示例性注入角度介于45-80°之间。可以结合凹陷深度DR,2选择注入角度，以照射设置于横向长度LHV的较大开口中的掩模部分661，而遮蔽设置于横向长度LLV的较小开口中的整个掩模材料660使其免受注入物质流影响。取决于实施例，可以使通过暴露于注入物质而改性的掩模材料与未改性的掩模材料相比对特定蚀刻工艺具有更大或更小阻力。在掩模材料是含碳掩模(例如，光致抗蚀剂)的一个示例性实施例中，Si离子的注入将使改性的掩模材料661的蚀刻速率减小到明显低于未改性的掩模660(例如，在氟基等离子体中)的蚀刻速率。在掩模材料是含碳掩模(例如，光致抗蚀剂)的替代实施例中，Ar离子的注入将使改性的掩模材料661的蚀刻速率增大到明显高于未改性的掩模660(例如，在氟基等离子体中)的蚀刻速率。
返回到图5C，在操作539，使栅极金属第二次凹陷。在操作539处的金属凹陷蚀刻是设置于栅极金属之上的掩模材料的蚀刻速率的另一个函数，其一部分被倾斜注入操作537改性。在第一实施例中，其中改性的掩模材料对栅极金属蚀刻工艺具有提高的阻力，使栅极金属的设置于未改性掩模材料之下的一部分比设置于改性的掩模材料之下的部分凹陷更大的量。取决于所注入物质分布的陡峭情况、掩模材料的材料性质和凹陷蚀刻特性，栅极金属凹陷分布可以是渐变的/梯度的，或陡峭的/阶跃函数。在图6H例示的一个示例性实施例中，采用各向同性蚀刻工艺680形成栅极金属331的厚度沿栅极电极长度LHV的渐变改变。因为掩模材料660的整体对于横向尺寸LL的开口是未改性的，所以各向同性蚀刻工艺680使未改性的掩模660、并且随后使栅极金属331沿栅极电极长度LLV均匀地凹陷到近似等于沿栅极电极长度LHV的最小厚度的厚度。在替代的实施例中，在操作539执行各向异性栅极金属凹陷的情况下，可以通过控制凹陷AR沿栅极电极长度LHV定位栅极金属331的厚度的陡峭阶跃函数。
在第二实施例中，在改性的掩模材料削弱了对栅极金属蚀刻工艺的阻力的情况下，使栅极金属的设置于未改性掩模材料之下的一部分比设置于改性掩模材料之下的部分被凹陷更小的量。对于这样的实施例，使掩模材料凹陷到预定深度DR,2(图6F)的重要性相当低，因为操作539的栅极金属凹陷蚀刻主要取决于初始凹陷深度DR,1(图6E)，因为暴露于注入的任何掩模材料都具有加快的蚀刻速率。因此，掩模材料仅有的凹陷需要结合操作539处的极金属的凹陷。对于第二实施例，因为掩模材料660的整体对于横向尺寸LL的开口是未改性的，凹陷蚀刻工艺将使掩模和栅极金属331沿栅极电极长度LLV均匀地凹陷到近似等于沿栅极电极长度LHV的最大厚度的厚度。注意，如上所述(例如，在图3A、图3B、图4的语境中)，采用掩模材料的倾斜注入的第一和第二示例性实施例都可以提供栅极金属厚度沿具有足够的横向长度的栅极电极的单调变化。
返回到图5C，在操作543，利用栅极帽盖材料回填在操作539形成的凹陷。如上所述，栅极帽盖材料可以是金属、半导体或电介质。如图6I中所示，沉积栅极帽盖材料332并使其与间隔体电介质325和/或隔离电介质315的顶表面平面化。在栅极帽盖材料332要与栅极金属331形成合金的情况下，平面化是尤其有利的。可以利用任何已知的沉积技术，例如利用自平面化旋涂沉积或非平面化气相沉积来沉积栅极帽盖材料332。非平面化沉积实施例可以进一步包括后续的平面化(例如，CMP)操作。方法503然后在操作553结束，在此，完成具有较宽栅极电极的HV MOS晶体管，并完成具有较窄栅极电极的逻辑MOS晶体管。在形成如图6J中所示的源极/漏极接触部之后，然后，包括具有横向渐变栅极金属功函数的HV晶体管301和具有非渐变栅极金属功函数的LV逻辑晶体管400的半导体器件准备好根据惯例进行上层金属化。
图7示出了系统1000，其中移动计算平台1005和/或数据服务器机器1006采用根据本发明实施例的包括具有横向渐变栅极金属功函数的晶体管和具有非渐变栅极金属功函数的晶体管的半导体器件。服务器机器1006可以是任何商用服务器，例如，包括设置于机架内并联网在一起以用于电子数据处理的任意数量的高性能计算平台，在示例性实施例中其包括封装的单片式IC 1050。移动计算平台1005可以是被配置用于电子数据显示、电子数据处理、无线电子数据传输等中的每者的任何便携式装置。例如，移动计算平台1005可以是平板计算机、智能电话、膝上型计算机等中的任一种，并且可以包括显示屏(例如，电容式、电感式、电阻式、触摸屏)、芯片级或封装级集成系统1010和电池1015。
无论是被设置在放大图1020中所示的集成系统1010内还是作为服务器机器1006内的独立封装芯片，封装的单片式IC 1050都包括采用单片式架构的存储器芯片(例如，RAM)或处理器芯片(例如，微处理器、多核微处理器、图形处理器等)，所述单片式架构包括具有横向渐变栅极金属功函数的晶体管，例如本文别处所论述的。有利地，集成系统1010包括半导体器件，该半导体器件还包括具有横向渐变栅极金属功函数的晶体管和具有非渐变栅极金属功函数的晶体管，例如本文别处所论述的。单片式IC1050可以连同如下一项或多项一起进一步耦合到板、衬底或内插件1060：电源管理集成电路(PMIC)1030；包括宽带RF(无线)发射机和/或接收机(TX/RX)的RF(无线)集成电路(RFIC)1025(例如，包括数字基带并且模拟前端模块还包括发射路径上的功率放大器和接收路径上的低噪声放大器)；以及其控制器1035。
从功能上讲，PMIC 1030可以执行电池功率调节、DC到DC转换等，因此具有耦合到电池1015的输入和向其他功能模块提供电流供应的输出。如进一步所示，在示例性实施例中，RFIC 1025具有耦合到天线(未示出)的输出，以实施若干无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物，以及被指定为3G、4G、5G和更高代的任何其他无线协议。在替代的实施方式中，这些板级模块中的每个都可以集成到耦合到单片式IC 1050的封装衬底的独立IC上或可以集成到耦合到单片式IC 1050的封装衬底的单个IC内。
图8是根据本公开的至少一些实施方式布置的计算装置1100的功能框图。例如，计算装置1100可以存在于平台1005或服务器机器1006内部。装置1100还包括容纳若干部件的主板1102，所述部件例如但不限于处理器1104(例如，应用处理器)，其还可以包含具有横向渐变栅极金属功函数的晶体管，例如本文别处所述。处理器1104可以物理和/或电耦合至主板1102。在一些示例中，处理器1104包括处理器1104内封装的集成电路管芯。通常，术语“处理器”或“微处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以进一步存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的部分。
在各个示例中，一个或多个通信芯片1106还可以物理和/或电耦合至主板1102。在其他实施方式中，通信芯片1106可以是处理器1104的部分。取决于其应用，计算装置1100可以包括可以或可以不物理和电耦合至主板1102的其他部件。这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如、ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、摄像机、和大容量存储装置(例如，硬盘驱动器、固态驱动器(SSD)、光盘(CD)、数字多用盘(DVD)等)等等。
通信芯片1106可以实现用于往返于计算装置1100传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质使用经调制的电磁辐射传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并非暗示相关联的装置不包含任何线，尽管在一些实施例中它们可能不包含线。通信芯片1106可以实施若干无线标准或协议中的任一种，包括但不限于本文别处所述的那些协议。如上所述，计算装置1100可以包括多个通信芯片706。例如，第一通信芯片可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
尽管已经参考各个实施方式描述了本文阐述的特定特征，但这种描述并非意在以限制性意义来解释。因此，对于本公开所属领的技术人员而言显而易见的本文所述实施方式的各种修改以及其他实施方式被认为落在本公开的精神和范围之内。
将要认识到，本发明不限于这样描述的实施例，但可以在不脱离所附权利要求的范围的情况下利用修改和变型来实践这些实施例。以上实施例可以包括特征的特定组合。例如：
在一个或多个第一示例性实施例中，半导体器件包括第一晶体管。第一晶体管还包括设置在衬底之上的第一半导体沟道区。第一晶体管还包括设置于衬底之上并且在第一沟道区的相对侧上的与第一沟道区的导电类型互补的第一半导体源极区和第一漏极区。第一晶体管还包括与第一源极区形成界面的第一源极接触部和与第一漏极区形成界面的第一漏极接触部。第一晶体管还包括设置在第一沟道区之上的第一栅极电介质。第一晶体管还包括由第一栅极电介质与第一沟道区分开并由第一居间间隔体电介质与第一漏极和源极接触部分开的第一栅极电极，第一栅极电极还包括至少第一栅极金属，第一栅极金属具有在第一源极和漏极区之间沿栅极电极的栅极长度单调变化的功函数。
为促进第一实施例，第一源极和漏极区是n型的，并且第一栅极金属的功函数从接近第一源极区的第一功函数值单调减小到接近第一漏极区的第二功函数值。替代地，第一源极和漏极区是p型的，并且第一栅极金属的功函数从接近第一源极区的第一功函数值单调增大到接近第一漏极区的第二功函数值。
为促进第一实施例，第一栅极金属的厚度在第一源极区和第一漏极区之间沿第一栅极电极的长度单调变化。替代地，第一栅极金属的合金组分在第一源极区和第一漏极区之间沿第一栅极电极的长度单调变化。
为促进紧前面的实施例，第一栅极金属的厚度从第一栅极电极的源极边缘处的非零第一厚度值增大到第一栅极电极的漏极边缘处的第二厚度值。
为促进紧前面的实施例，第二厚度值比第一厚度值至少大10％，并且第一厚度值处的第一栅极金属与第一阈值电压(Vt)相关联，第一阈值电压至少比与第二厚度值处的第一栅极金属相关联的第二Vt低100mV。
为促进以上实施例，使源极边缘和漏极边缘处的第一栅极电极的顶表面凹陷到低于第一居间间隔体电介质的顶表面的z高度。第一晶体管还包括在第一居间间隔体电介质之间设置于第一栅极金属之上的栅极帽盖材料。
为促进以上实施例，该器件还包括第二晶体管。第二晶体管还包括设置于衬底之上的第二半导体沟道区。第二晶体管还包括设置于衬底之上并在第二沟道区的相对侧上的导电类型与第二沟道区互补的第二半导体源极区和第二漏极区。第二晶体管还包括与第二源极区形成界面的第二源极接触部和与第二漏极区形成界面的第二漏极接触部。第二晶体管还包括设置于第二沟道区之上的第二栅极电介质。第二晶体管还包括由第二栅极电介质与第二沟道区分开并由第二居间间隔体电介质与第二漏极和源极接触部分开的第二栅极电极，第二栅极电极还包括至少第一栅极金属，并且第一栅极金属的厚度在第二源极和第二漏极区之间沿第二栅极电极的长度改变的量比沿第一栅极电极的长度改变的量更少。
为促进紧前面的实施例，第一栅极金属的厚度从第一栅极电极的源极边缘处的非零第一厚度值增大到第一栅极电极的漏极边缘处的第二厚度值，该第二厚度值比第一厚度值至少大10％。第二栅极金属的厚度在第二栅极电极的源极和漏极边缘之间的改变小于10％，并具有小于第一厚度值的平均厚度。
为促进紧前面的实施例，第二栅极金属具有小于第一栅极长度的第二栅极长度。
为促进以上实施例，使源极边缘处的第一栅极金属的顶表面凹陷到低于第一居间间隔体电介质的顶表面的z高度。第二栅极金属在漏极边缘和源极边缘处的顶表面被凹陷到低于第二居间间隔体电介质的顶表面的z高度。栅极帽盖材料设置于第一栅极金属之上并在第一居间间隔体电介质之间。栅极帽盖材料设置于第二栅极金属之上并在第二居间间隔体电介质之间。
为促进紧前面的实施例，第一厚度值小于100nm。第二厚度值比第一厚度值至少大20％。第一栅极电极具有至少10nm的栅极长度，并且第二栅极电极具有小于第一栅极电极的栅极长度。第一和第二栅极金属具有相同的组分。栅极帽盖材料为电介质。栅极帽盖材料与第一和第二栅极金属形成界面。
在一个或多个第二示例性实施例中，一种制造半导体器件的方法包括在周围电介质材料中形成第一栅极电极开口，第一开口暴露出第一半导体沟道区。该方法还包括在第一半导体沟道区之上形成第一栅极电介质。该方法还包括在第一开口中沉积第一栅极金属。该方法还包括通过使第一栅极金属在第一开口之内相对于周围电介质材料非均匀地凹陷，来在源极端部和漏极端部之间使第一栅极金属厚度渐变。该方法还包括形成通往设置于第一沟道区的相对侧上的第一源极和漏极区的第一源极和漏极接触部。
为促进第二实施例，使第一栅极金属厚度在源极端部和漏极端部之间渐变包括使第一栅极金属在第一栅极电极的源极边缘处凹陷的量比在第一栅极电极的漏极边缘处凹陷的量更大。
为促进紧前面的实施例，使第一栅极金属厚度渐变还包括使第一栅极金属与周围电介质材料平面化。使第一栅极金属厚度渐变还包括使第一栅极金属凹陷到低于周围电介质材料。使第一栅极金属厚度渐变还包括在凹陷的第一栅极金属之上定向沉积或改性掩模材料，所述沉积或改性根据第一开口的高宽比沿着第一开口内的掩模材料的长度是非均匀的。
为促进以上实施例，使掩模材料的性质改性还包括将开口内的掩模材料的一部分暴露于修改所暴露的掩模材料的蚀刻速率的倾斜注入。沉积第二材料还包括沉积电介质材料。
为促进第二实施例，制造该器件还包括在周围电介质材料中形成第二开口，第二开口暴露出第二半导体沟道区。制造该器件还包括在第二半导体沟道区之上形成第二栅极电介质。制造该器件还包括通过利用第一栅极金属回填第二开口来形成第二栅极电极。制造该器件还包括使第二开口内的第一栅极金属凹陷，而不使第二栅极电极的源极端部和漏极端部之间的第一栅极金属厚度渐变。制造该器件还包括形成通往设置于第二沟道区的相对侧上的第二源极和漏极区的第二源极和漏极接触部。
为促进紧前面的实施例，第一开口具有比第二开口更大的横向尺寸。使第一开口内的第一栅极金属厚度渐变并使第一栅极金属凹陷而不使第二开口内的第一栅极金属厚度渐变还包括：使第一栅极金属与周围电介质材料平面化，使第一和第二开口内的第一栅极金属凹陷到低于周围电介质材料，在凹陷的栅极金属之上沉积掩模材料，执行修改第一开口内的掩模材料的暴露部分的蚀刻速率的倾斜注入，以及使第一栅极金属凹陷第二量，该第二量根据不同的掩模材料蚀刻速率沿第一栅极电极长度比沿第二栅极电极长度变化得更多。该方法还包括在凹陷的第一栅极金属之上沉积栅极帽盖材料。该方法还包括使栅极帽盖材料与周围电介质材料平面化。
在一个或多个第三示例性实施例中，一种芯片上系统(SoC)包括：处理器逻辑电路；耦合到处理器逻辑电路的存储器电路；RF电路，其耦合到处理器逻辑电路并包括无线电发射电路和无线电接收机电路；以及功率管理电路，其包括接收DC电源的输入和耦合到处理器逻辑电路、存储器电路或RF电路中的至少一个的输出。RF电路或功率管理电路中的至少一个包括在第一实施例的任一个中的半导体器件。
为促进第三实施例，半导体器件还包括第一晶体管。第一晶体管包括设置于衬底之上的第一半导体沟道区。第一晶体管包括设置于衬底之上并在第一沟道区的相对侧上的导电类型与第一沟道区互补的第一半导体源极区和第一漏极区。第一晶体管包括与第一源极区形成界面的第一源极接触部和与第一漏极区形成界面的第一漏极接触部。第一晶体管包括设置于第一沟道区之上的第一栅极电介质。第一晶体管包括由第一栅极电介质与第一沟道区分开并由第一居间间隔体电介质与第一漏极和源极接触部分开的第一栅极电极，第一栅极电极还包括至少第一栅极金属，第一栅极金属的功函数在第一源极和漏极区之间沿栅极电极的栅极长度单调变化。
为促进紧前面的实施例，第一栅极金属的厚度从第一栅极电极的源极边缘处的非零第一厚度值增大到第一栅极电极的漏极边缘处的第二厚度值。
不过，以上实施例并不限于这一方面，并且在各种实施方式中，以上实施例可以包括仅采用这种特征的子集，采用这种特征的不同次序，采用这种特征的不同组合，和/或采用明确列出的那些特征之外的额外特征。因此，本发明的范围应当参考所附权利要求、连同为这样的权利要求赋予权力的等同物的完整范围来确定。

Claims (15)

1.一种半导体器件，包括：
第一晶体管，所述第一晶体管进一步包括：
设置于衬底之上的第一半导体沟道区；
设置于所述衬底之上并在所述第一半导体沟道区的相对侧上的、导电类型与所述第一半导体沟道区互补的第一源极区和第一漏极区；
与所述第一源极区接合的第一源极接触部和与所述第一漏极区接合的第一漏极接触部；
设置于所述第一半导体沟道区之上的第一栅极电介质；
第一栅极电极，所述第一栅极电极由所述第一栅极电介质与所述第一半导体沟道区分开并由第一居间间隔体电介质与所述第一漏极接触部和所述第一源极接触部分开，所述第一栅极电极还包括至少第一栅极金属，所述第一栅极金属的功函数在所述第一源极区和所述第一漏极区之间沿所述第一栅极电极的栅极长度单调变化；以及
设置在所述第一居间间隔体电介质之间、在所述第一栅极金属之上的栅极帽盖材料，
其中，所述第一栅极金属的厚度在所述第一源极区和所述第一漏极区之间沿所述第一栅极电极的长度单调变化；
其中，所述第一栅极金属的所述厚度从所述第一栅极电极的源极边缘处的非零第一厚度值增大到所述第一栅极电极的漏极边缘处的第二厚度值；其中，使所述源极边缘处和所述漏极边缘处的所述第一栅极电极的顶表面凹陷到比所述第一居间间隔体电介质的顶表面的z高度低的z高度。
2.根据权利要求1所述的器件，其中：
所述第一源极区和所述第一漏极区是n型的，并且所述第一栅极金属的功函数从接近所述第一源极区的第一功函数值单调减小到接近所述第一漏极区的第二功函数值；或者
所述第一源极区和所述第一漏极区是p型的，并且所述第一栅极金属的功函数从接近所述第一源极区的第一功函数值单调增大到接近所述第一漏极区的第二功函数值。
3.根据权利要求1所述的器件，其中：
所述第二厚度值比所述第一厚度值至少大10％；
所述第一厚度值处的所述第一栅极金属与第一阈值电压(Vt)相关联，所述第一阈值电压比与所述第二厚度值处的所述第一栅极金属相关联的第二阈值电压至少低100mV。
4.根据权利要求1所述的器件，还包括：
第二晶体管，其包括：
设置于所述衬底之上的第二半导体沟道区；
设置于所述衬底之上并在所述第二半导体沟道区的相对侧上的、导电类型与所述第二半导体沟道区互补的第二源极区和第二漏极区；
与所述第二源极区接合的第二源极接触部，以及与所述第二漏极区接合的第二漏极接触部；
设置于所述第二半导体沟道区之上的第二栅极电介质；以及
第二栅极电极，所述第二栅极电极由所述第二栅极电介质与所述第二半导体沟道区分开并由第二居间间隔体电介质与所述第二漏极接触部和所述第二源极接触部分开，所述第二栅极电极还包括至少第二栅极金属，并且所述第二栅极金属的厚度在所述第二源极区和所述第二漏极区之间沿所述第二栅极电极的长度改变的量比沿所述第一栅极电极的长度改变的量更少。
5.根据权利要求4所述的器件，其中：
所述第一栅极金属的厚度从所述第一栅极电极的源极边缘处的非零第一厚度值增大到所述第一栅极电极的漏极边缘处的第二厚度值，所述第二厚度值比所述第一厚度值至少大10％；
所述第二栅极金属的厚度在所述第二栅极电极的源极边缘和漏极边缘之间的改变小于10％，并具有小于所述第一厚度值的平均厚度。
6.根据权利要求4所述的器件，其中：
所述第一栅极金属的厚度从所述第一栅极电极的源极边缘处的非零第一厚度值增大到所述第一栅极电极的漏极边缘处的第二厚度值，所述第二厚度值比所述第一厚度值至少大10％；
所述第二栅极金属的厚度在所述第二栅极电极的源极边缘和漏极边缘之间的改变小于10％，并具有小于所述第一厚度值的平均厚度；并且
所述第二栅极电极具有小于所述栅极长度的第二栅极长度。
7.根据权利要求6所述的器件，其中：
使所述源极边缘处的所述第一栅极金属的顶表面凹陷到低于所述第一居间间隔体电介质的顶表面的z高度；
使漏极边缘和源极边缘处的所述第二栅极金属的顶表面凹陷到低于所述第二居间间隔体电介质的顶表面的z高度；
栅极帽盖材料设置在所述第一栅极金属之上并在所述第一居间间隔体电介质之间；并且
所述栅极帽盖材料设置在所述第二栅极金属之上并在所述第二居间间隔体电介质之间。
8.根据权利要求7所述的器件，其中：
所述第一厚度值小于100nm；
所述第二厚度值比所述第一厚度值至少大20％；
所述第一栅极电极具有至少10nm的栅极长度，并且所述第二栅极电极具有比所述第一栅极电极的栅极长度更小的栅极长度；
所述第一栅极金属和所述第二栅极金属具有相同的组分；
所述栅极帽盖材料为电介质；并且
所述栅极帽盖材料与所述第一栅极金属和所述第二栅极金属接合。
9.一种制造半导体器件的方法，所述方法包括：
在周围电介质材料中形成第一栅极电极开口，所述第一栅极电极开口暴露出第一半导体沟道区；
在所述第一半导体沟道区之上形成第一栅极电介质；
在所述第一栅极电极开口中沉积第一栅极金属；
通过使所述第一栅极金属在所述第一栅极电极开口内相对于所述周围电介质材料非均匀地凹陷，在源极端部和漏极端部之间使所述第一栅极金属厚度单调渐变；以及
形成通往设置于所述第一半导体沟道区的相对侧上的第一源极区和第一漏极区的第一源极接触部和第一漏极接触部。
10.根据权利要求9所述的方法，其中，在源极端部和漏极端部之间使所述第一栅极金属厚度渐变包括：使所述第一栅极金属在所述第一栅极电极的源极边缘处凹陷的量比在所述第一栅极电极的漏极边缘处凹陷的量更大。
11.根据权利要求10所述的方法，其中，使所述第一栅极金属厚度渐变还包括：
使所述第一栅极金属与所述周围电介质材料平面化；
使所述第一栅极金属凹陷到低于所述周围电介质材料；以及
在凹陷的第一栅极金属之上定向沉积或改性掩模材料，所述沉积或改性根据所述第一栅极电极开口的高宽比沿着所述第一栅极电极开口内的所述掩模材料的长度是非均匀的。
12.根据权利要求11所述的方法，其中：
定向沉积或改性掩模材料包括：进一步通过将所述第一栅极电极开口内的所述掩模材料的一部分暴露于修改所暴露的掩模材料的蚀刻速率的倾斜注入，对所述掩模材料进行改性；并且
沉积所述掩模材料还包括沉积电介质材料。
13.根据权利要求11所述的方法，其中，制造所述器件还包括：
在周围电介质材料中形成第二开口，所述第二开口暴露出第二半导体沟道区；
在所述第二半导体沟道区之上形成第二栅极电介质；
通过利用所述第一栅极金属回填所述第二开口来形成第二栅极电极；
使所述第二开口内的所述第一栅极金属凹陷，而不使所述第一栅极金属厚度在所述第二栅极电极的源极端部和漏极端部之间渐变；以及
形成通往设置在所述第二半导体沟道区的相对侧上的第二源极区和第二漏极区的第二源极接触部和第二漏极接触部。
14.根据权利要求13所述的方法，其中：
所述第一栅极电极开口具有比所述第二开口更大的横向尺寸；
使所述第一栅极电极开口内的所述第一栅极金属厚度渐变，并且使所述第一栅极金属凹陷而不使所述第二开口内的所述第一栅极金属厚度渐变还包括：
使所述第一栅极金属与所述周围电介质材料平面化；
使所述第一栅极电极开口和所述第二开口内的所述第一栅极金属凹陷到低于所述周围电介质材料；
在凹陷的栅极金属之上沉积掩模材料；
执行倾斜注入，所述倾斜注入修改所述第一栅极电极开口内的所述掩模材料的暴露部分的蚀刻速率；
使所述第一栅极金属凹陷第二量，所述第二量根据不同的掩模材料蚀刻速率而沿所述第一栅极电极的长度比沿所述第二栅极电极的长度改变更多；并且
所述方法还包括：
在所述凹陷的第一栅极金属之上沉积栅极帽盖材料；以及
使所述栅极帽盖材料与所述周围电介质材料平面化。
15.一种片上系统(SoC)，包括：
处理器逻辑电路；
耦合到所述处理器逻辑电路的存储器电路；
RF电路，所述RF电路耦合到所述处理器逻辑电路并包括无线电发射电路和无线电接收机电路；以及
功率管理电路，所述功率管理电路包括用以接收DC电源的输入以及耦合到所述处理器逻辑电路、存储器电路或RF电路中的至少一个的输出，其中，所述RF电路或所述功率管理电路中的至少一个电路包括根据权利要求1-8中任一项所述的半导体器件。
CN201480080734.3A 2014-08-19 2014-08-19 具有横向渐变功函数的晶体管栅极金属 Active CN106663694B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/051619 WO2016028267A1 (en) 2014-08-19 2014-08-19 Transistor gate metal with laterally graduated work function

Publications (2)

Publication Number Publication Date
CN106663694A CN106663694A (zh) 2017-05-10
CN106663694B true CN106663694B (zh) 2021-05-25

Family

ID=55351064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480080734.3A Active CN106663694B (zh) 2014-08-19 2014-08-19 具有横向渐变功函数的晶体管栅极金属

Country Status (7)

Country Link
US (1) US10192969B2 (zh)
EP (1) EP3183752B1 (zh)
JP (1) JP6422041B2 (zh)
KR (1) KR102248667B1 (zh)
CN (1) CN106663694B (zh)
TW (1) TWI666706B (zh)
WO (1) WO2016028267A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698145B1 (en) * 2015-12-28 2017-07-04 International Business Machines Corporation Implementation of long-channel thick-oxide devices in vertical transistor flow
KR102481477B1 (ko) * 2016-04-22 2022-12-26 삼성전자 주식회사 집적회로 소자
WO2018111226A1 (en) * 2016-12-12 2018-06-21 Intel Corporation Transistor with asymmetric threshold voltage channel
US10546785B2 (en) 2017-03-09 2020-01-28 International Business Machines Corporation Method to recess cobalt for gate metal application
TWI724164B (zh) * 2017-05-05 2021-04-11 聯華電子股份有限公司 半導體元件及其製作方法
US10658486B2 (en) * 2017-05-18 2020-05-19 Taiwan Semiconductor Manufacutring Co., Ltd. Mitigation of time dependent dielectric breakdown
DE102018104944A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement mit einer Auskleidungsschicht mit einem konfigurierten Profil und Verfahren zu dessen Herstellung
US10720358B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a liner layer with a configured profile and method of fabricating thereof
KR102379707B1 (ko) 2017-09-13 2022-03-28 삼성전자주식회사 반도체 소자
US10790142B2 (en) 2017-11-28 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
US20190378722A1 (en) * 2018-06-07 2019-12-12 Globalfoundries Inc. Semiconductor device with improved gate-source/drain metallization isolation
KR20210078405A (ko) * 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11610982B2 (en) * 2020-09-15 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Void elimination for gap-filling in high-aspect ratio trenches
US20220093757A1 (en) * 2020-09-22 2022-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-line interconnect structure and manufacturing method
CN114464678A (zh) 2020-11-10 2022-05-10 联华电子股份有限公司 功函数金属栅极装置
KR20220166604A (ko) * 2021-06-10 2022-12-19 에스케이하이닉스 주식회사 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145166A1 (en) * 1996-06-27 2002-10-10 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US20070145430A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. CMOS device with asymmetric gate strain
US20110079828A1 (en) * 2009-10-05 2011-04-07 International Business Machines Corporation Metal gate fet having reduced threshold voltage roll-off

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279474A (ja) * 1988-09-14 1990-03-20 Nec Corp Ｍｏｓトランジスタ
KR100206876B1 (ko) 1995-12-28 1999-07-01 구본준 모스전계효과트랜지스터 제조방법
JPH10214964A (ja) * 1997-01-30 1998-08-11 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びその製造方法
US6225669B1 (en) 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
JP2001308323A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd 半導体装置の製造方法
US6791106B2 (en) 2001-12-26 2004-09-14 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6861712B2 (en) 2003-01-15 2005-03-01 Sharp Laboratories Of America, Inc. MOSFET threshold voltage tuning with metal gate stack control
US7285829B2 (en) 2004-03-31 2007-10-23 Intel Corporation Semiconductor device having a laterally modulated gate workfunction and method of fabrication
KR100724563B1 (ko) 2005-04-29 2007-06-04 삼성전자주식회사 다중 일함수 금속 질화물 게이트 전극을 갖는 모스트랜지스터들, 이를 채택하는 씨모스 집적회로 소자들 및그 제조방법들
TW200723407A (en) * 2005-12-13 2007-06-16 St Microelectronics Crolles 2 MOS transistor with better short channel effect control and corresponding manufacturing method
JP2007173347A (ja) * 2005-12-20 2007-07-05 Renesas Technology Corp 半導体装置及びその製造方法
US8110465B2 (en) * 2007-07-30 2012-02-07 International Business Machines Corporation Field effect transistor having an asymmetric gate electrode
KR100981114B1 (ko) * 2008-08-04 2010-09-08 충북대학교 산학협력단 이중 일함수 게이트를 갖는 모스 트랜지스터의 제조방법
US20100127331A1 (en) * 2008-11-26 2010-05-27 Albert Ratnakumar Asymmetric metal-oxide-semiconductor transistors
US8445974B2 (en) * 2010-01-07 2013-05-21 International Business Machines Corporation Asymmetric FET including sloped threshold voltage adjusting material layer and method of fabricating same
EP2348642B8 (en) 2010-01-26 2017-04-05 OCT Circuit Technologies International Limited Process for achieving spur mitigation in an integrated circuit including a wide band receiver
KR101783952B1 (ko) * 2011-01-12 2017-10-10 삼성전자주식회사 반도체 장치
US8614467B2 (en) * 2011-04-07 2013-12-24 Nanya Technology Corp. Method of gate work function adjustment and metal gate transistor
CN102629627B (zh) * 2012-04-16 2014-08-06 清华大学 异质栅隧穿晶体管的形成方法
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
CN104779205B (zh) * 2014-01-15 2018-06-26 南方科技大学 一种集成不同厚度金属层以调节功函数的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145166A1 (en) * 1996-06-27 2002-10-10 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US20070145430A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. CMOS device with asymmetric gate strain
US20110079828A1 (en) * 2009-10-05 2011-04-07 International Business Machines Corporation Metal gate fet having reduced threshold voltage roll-off

Also Published As

Publication number Publication date
TWI666706B (zh) 2019-07-21
TW201620043A (zh) 2016-06-01
EP3183752A1 (en) 2017-06-28
JP2017527989A (ja) 2017-09-21
KR102248667B1 (ko) 2021-05-07
US10192969B2 (en) 2019-01-29
EP3183752B1 (en) 2021-07-21
EP3183752A4 (en) 2018-03-21
JP6422041B2 (ja) 2018-11-14
WO2016028267A1 (en) 2016-02-25
CN106663694A (zh) 2017-05-10
KR20170042558A (ko) 2017-04-19
US20170207312A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
CN106663694B (zh) 具有横向渐变功函数的晶体管栅极金属
TWI575738B (zh) 用於高壓場效應電晶體的延伸汲極結構
KR101785864B1 (ko) 하이 Ｋ 금속 게이트를 갖는 ｎＦＥＴ에 대한 구조 및 방법
US9496225B1 (en) Recessed metal liner contact with copper fill
US10763209B2 (en) MOS antifuse with void-accelerated breakdown
US20140312434A1 (en) Finfet device with a graphene gate electrode and methods of forming same
CN107689355B (zh) 半导体器件和方法
KR20160100181A (ko) 연장된 게이트 구조체를 갖는 반도체 구조체 및 그 형성 방법
US20160372462A1 (en) Circuit incorporating multiple gate stack compositions
US8883577B2 (en) Semiconductor device and producing method thereof
CN110648968A (zh) 用于改进层间介电层形貌的方法
US20190305102A1 (en) Cmos device including pmos metal gate with low threshold voltage
US11037831B2 (en) Gate structure and method
US9887100B2 (en) Methods of forming semiconductor devices and structures thereof
US11749677B2 (en) Semiconductor structure and methods of forming the same
TW202401825A (zh) 半導體裝置及其製造方法
CN118380380A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant