CN107195585B - 一种调节cmos器件阈值的方法及cmos器件 - Google Patents

一种调节cmos器件阈值的方法及cmos器件 Download PDF

Info

Publication number
CN107195585B
CN107195585B CN201710272373.8A CN201710272373A CN107195585B CN 107195585 B CN107195585 B CN 107195585B CN 201710272373 A CN201710272373 A CN 201710272373A CN 107195585 B CN107195585 B CN 107195585B
Authority
CN
China
Prior art keywords
work
function layer
fin
layer
cmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710272373.8A
Other languages
English (en)
Other versions
CN107195585A (zh
Inventor
殷华湘
张青竹
赵超
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710272373.8A priority Critical patent/CN107195585B/zh
Publication of CN107195585A publication Critical patent/CN107195585A/zh
Application granted granted Critical
Publication of CN107195585B publication Critical patent/CN107195585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明属于半导体技术领域，公开了一种调节CMOS器件阈值的方法及CMOS器件，方法：提供衬底、沉积第一阻挡层、在NMOS区域上形成第一功函数层、沉积第二功函数层、使NMOS、PMOS区域上的不同鳍片上具有不同厚度的第二功函数层、沉积第三功函数层、去除第二、第四鳍片上的第三功函数层。器件：衬底、第一阻挡层、第一功函数层、第二功函数层、第三功函数层。本发明解决了现有技术中CMOS器件阈值调节工艺复杂，NMOS和PMOS之间易产生关联寄生影响，阈值控制精度较低，器件叠层结构复杂的问题，达到了NMOS和PMOS之间阈值调节关联影响较小，CMOS器件叠层结构简单的技术效果。

Description

一种调节CMOS器件阈值的方法及CMOS器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种调节CMOS器件阈值的方法及CMOS器件。
背景技术
调节CMOS器件阈值的现有方法是：NMOS和PMOS的金属栅先沉积阻挡层，再调节阻挡层厚度，接着先沉积PMOS功函数层(PMOS WFL)，再变化PMOS WFL的厚度调节PMOS阈值；再沉积NMOS功函数层(NMOS WFL)，NMOS WFL结合前面的阻挡层厚度变化共同调节NMOS阈值。由于该方法中NMOS阈值调节过程需分为两段，CMOS器件阈值调节工艺复杂，NMOS和PMOS之间易产生关联寄生影响，影响阈值控制的精度。此外，得到的CMOS器件的PMOS金属栅叠层结构复杂，影响小尺寸金属栅填充均匀性和阈值控制效果。
发明内容
本申请实施例通过提供一种调节CMOS器件阈值的方法及CMOS器件，解决了现有技术中CMOS器件阈值调节工艺复杂，NMOS和PMOS之间易产生关联寄生影响，阈值控制精度较低，PMOS金属栅叠层结构复杂，影响小尺寸金属栅填充均匀性和阈值控制效果的问题。
本申请实施例提供一种调节CMOS器件阈值的方法，包括：
提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片；
沉积第一阻挡层；
在所述NMOS区域的所述第一阻挡层上形成第一功函数层；
沉积第二功函数层；
在所述NMOS区域上进行局部处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层；在所述PMOS区域上进行局部处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层；
沉积第三功函数层；
选择腐蚀所述第三功函数层，去除所述第二鳍片和所述第四鳍片上的所述第三功函数层。
优选的，所述在所述NMOS区域的所述第一阻挡层上形成第一功函数层的方法为：
沉积第一功函数层；
选择腐蚀所述第一功函数层，去除所述PMOS区域上的所述第一功函数层。
优选的，调节所述第二功函数层的厚度的方法为干法腐蚀、湿法腐蚀、灰化、剥离中的一种。
优选的，所述第一阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
优选的，所述第一功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx；所述第二功函数层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi；所述第三功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
优选的，所述第三功函数层的厚度小于所述第一功函数层的厚度。
一种CMOS器件，包括：
衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片；
第一阻挡层；
第一功函数层，所述第一功函数层位于所述NMOS区域的所述第一阻挡层上；
第二功函数层，所述第二功函数层位于所述NMOS区域的所述第一功函数层上，所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层；所述第二功函数层位于所述PMOS区域的所述第一阻挡层上，所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层；
第三功函数层，所述第三功函数层位于所述第一鳍片和所述第三鳍片的所述第二功函数层上。
优选的，所述第一阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
优选的，所述第一功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx；所述第二功函数层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi；所述第三功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
优选的，所述第三功函数层的厚度小于所述第一功函数层的厚度。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
在本申请实施例中，通过首先沉积所述第一阻挡层、所述第一功函数层、所述第二功函数层，在所述NMOS区域和所述PMOS区域选择腐蚀所述第二功函数层，使在所述NMOS区域、所述PMOS区域上的不同鳍片上具有不同厚度的所述第二功函数层，再通过所述第三功函数层选择性覆盖部分所述NMOS区域和所述PMOS区域，实现NMOS和PMOS器件阈值调节，使得NMOS和PMOS之间阈值调节关联影响较小，有效提高阈值控制精度，且CMOS器件阈值调节工艺更简单，得到的CMOS器件的叠层结构简单，能有效提高小尺寸金属栅填充均匀性和阈值控制效果。
附图说明
为了更清楚地说明本实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种调节CMOS器件阈值的方法的流程图；
图2为沉积第一阻挡层后所获得的器件的剖面结构示意图；
图3为沉积第一功函数层后所获得的器件的剖面结构示意图；
图4为在NMOS区域的第一阻挡层上形成第一功函数层后所获得的器件的剖面结构示意图；
图5为沉积第二功函数层后所获得的器件的剖面结构示意图；
图6为使第一鳍片和第二鳍片上具有不同厚度的第二功函数层、使第三鳍片和第四鳍片上具有不同厚度的第二功函数层后所获得的器件的剖面结构示意图；
图7为沉积第三功函数层后所获得的器件的剖面结构示意图；
图8为去除第二鳍片和第四鳍片上的第三功函数层后所获得的器件的剖面结构示意图。
其中，100-第一阻挡层、200-第一功函数层、300-第二功函数层、400-第三功函数层、10-第一鳍片、20-第三鳍片、30-第二鳍片、40-第四鳍片。
具体实施方式
本申请实施例通过提供一种调节CMOS器件阈值的方法及CMOS器件，解决了现有技术中CMOS器件阈值调节工艺复杂，NMOS和PMOS之间易产生关联寄生影响，阈值控制精度较低，PMOS金属栅叠层结构复杂，影响小尺寸金属栅填充均匀性和阈值控制效果的问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种调节CMOS器件阈值的方法，包括：
提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片；
沉积第一阻挡层；
在所述NMOS区域的所述第一阻挡层上形成第一功函数层；
沉积第二功函数层；
在所述NMOS区域上进行局部处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层；在所述PMOS区域上进行局部处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层；
沉积第三功函数层；
选择腐蚀所述第三功函数层，去除所述第二鳍片和所述第四鳍片上的所述第三功函数层。
通过首先沉积所述第一阻挡层、所述第一功函数层、所述第二功函数层，在所述NMOS区域和所述PMOS区域选择腐蚀所述第二功函数层，使在所述NMOS区域、所述PMOS区域上的不同鳍片上具有不同厚度的所述第二功函数层，再通过所述第三功函数层选择性覆盖部分所述NMOS区域和所述PMOS区域，实现NMOS和PMOS器件阈值调节，使得NMOS和PMOS之间阈值调节关联影响较小，有效提高阈值控制精度，且CMOS器件阈值调节工艺更简单。
另一方面，一种CMOS器件，包括：
衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片；
第一阻挡层；
第一功函数层，所述第一功函数层位于所述NMOS区域的所述第一阻挡层上；
第二功函数层，所述第二功函数层位于所述NMOS区域的所述第一功函数层上，所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层；所述第二功函数层位于所述PMOS区域的所述第一阻挡层上，所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层；
第三功函数层，所述第三功函数层位于所述第一鳍片和所述第三鳍片的所述第二功函数层上。
由此得到的CMOS器件的叠层结构简单，能有效提高小尺寸金属栅填充均匀性和阈值控制效果。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本实施例提供了一种调节CMOS器件阈值的方法，如图1所述，包括：
步骤01：提供衬底。
所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片。
此外，所述CMOS器件的鳍片上可以设有隔离层/高k介质层。
步骤02：沉积第一阻挡层。
如图2所述，沉积第一阻挡层100。
所述第一阻挡层100包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
步骤03：在NMOS区域的第一阻挡层上形成第一功函数层。
如图4所示，在所述NMOS区域的所述第一阻挡层100上形成第一功函数层200。
所述第一功函数层200包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
所述在所述NMOS区域的所述第一阻挡层100上形成第一功函数层200的具体方法可以为：沉积第一功函数层200，如图3所示；选择腐蚀所述第一功函数层200，去除所述PMOS区域上的所述第一功函数层200。
步骤04：沉积第二功函数层。
如图5所示，沉积第二功函数层300。
所述第二功函数层300包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
步骤05：使第一鳍片和第二鳍片上具有不同厚度的第二功函数层；使第三鳍片和第四鳍片上具有不同厚度的第二功函数层。
如图6所示，在所述NMOS区域上进行局部处理，使所述第一鳍片10和所述第二鳍片30上具有不同厚度的所述第二功函数层300；在所述PMOS区域上进行局部处理，使所述第三鳍片20和所述第四鳍片40上具有不同厚度的所述第二功函数层300。
调节所述第二功函数层300的厚度的方法为干法腐蚀、湿法腐蚀、灰化、剥离中的一种。
步骤06：沉积第三功函数层。
如图7所示，沉积第三功函数层400。
所述第三功函数层400包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
其中，所述第三功函数层400的厚度可以小于所述第一功函数层200的厚度。
步骤07：去除第二鳍片和第四鳍片上的第三功函数层。
如图8所示，选择腐蚀所述第三功函数层400，去除所述第二鳍片30和所述第四鳍片40上的所述第三功函数层400。
本发明提供的一种CMOS器件阈值的方法，通过首先沉积所述第一阻挡层100、所述第一功函数层200、所述第二功函数层300，在所述NMOS区域和所述PMOS区域选择腐蚀所述第二功函数层300，使在所述NMOS区域、所述PMOS区域上的不同鳍片上具有不同厚度的所述第二功函数层300，再通过所述第三功函数层400选择性覆盖部分所述NMOS区域和所述PMOS区域，实现NMOS和PMOS器件阈值调节，使得NMOS和PMOS之间阈值调节关联影响较小，有效提高阈值控制精度，且CMOS器件阈值调节工艺更简单。
另一方面，提供一种CMOS器件，如图8所示，包括：
衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片10和第二鳍片30，所述PMOS区域包括第三鳍片20和第四鳍片40；
第一阻挡层100；
第一功函数层200，所述第一功函数层200位于所述NMOS区域的所述第一阻挡层100上；
第二功函数层300，所述第二功函数层300位于所述NMOS区域的所述第一功函数层200上，所述第一鳍片10和所述第二鳍片30上具有不同厚度的所述第二功函数层300；所述第二功函数层300位于所述PMOS区域的所述第一阻挡层100上，所述第三鳍片20和所述第四鳍片40上具有不同厚度的所述第二功函数层300；
第三功函数层400，所述第三功函数层400位于所述第一鳍片10和所述第三鳍片20的所述第二功函数层300上。
其中，所述第一阻挡层100包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
所述第一功函数层200包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
所述第二功函数层300包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
所述第三功函数层400包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
其中，所述第三功函数层400的厚度可以小于所述第一功函数层200的厚度。
本申请得到的CMOS器件的叠层结构简单，能有效提高小尺寸金属栅填充均匀性和阈值控制效果。
本发明实施例提供的一种调节CMOS器件阈值的方法及CMOS器件至少包括如下技术效果：
在本申请实施例中，通过首先沉积所述第一阻挡层、所述第一功函数层、所述第二功函数层，在所述NMOS区域和所述PMOS区域选择腐蚀所述第二功函数层，使在所述NMOS区域、所述PMOS区域上的不同鳍片上具有不同厚度的所述第二功函数层，再通过所述第三功函数层选择性覆盖部分所述NMOS区域和所述PMOS区域，实现NMOS和PMOS器件阈值调节，使得NMOS和PMOS之间阈值调节关联影响较小，有效提高阈值控制精度，且CMOS器件阈值调节工艺更简单，得到的CMOS器件的叠层结构简单，能有效提高小尺寸金属栅填充均匀性和阈值控制效果。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种调节CMOS器件阈值的方法，其特征在于，包括：
提供衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片；
沉积第一阻挡层；
在所述NMOS区域的所述第一阻挡层上形成第一功函数层；
沉积第二功函数层；
在所述NMOS区域上进行局部处理，使所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层；在所述PMOS区域上进行局部处理，使所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层；
沉积第三功函数层；
选择腐蚀所述第三功函数层，去除所述第二鳍片和所述第四鳍片上的所述第三功函数层；
其中，所述在所述NMOS区域的所述第一阻挡层上形成第一功函数层的方法为：
沉积第一功函数层；
选择腐蚀所述第一功函数层，去除所述PMOS区域上的所述第一功函数层；
其中，所述第三功函数层的厚度小于所述第一功函数层的厚度。
2.根据权利要求1所述的调节CMOS器件阈值的方法，其特征在于，调节所述第二功函数层的厚度的方法为干法腐蚀、湿法腐蚀、灰化、剥离中的一种。
3.根据权利要求1所述的调节CMOS器件阈值的方法，其特征在于，所述第一阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
4.根据权利要求1所述的调节CMOS器件阈值的方法，其特征在于，所述第一功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx；所述第二功函数层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi；所述第三功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
5.一种CMOS器件，其特征在于，包括：
衬底，所述衬底包括NMOS区域和PMOS区域，所述NMOS区域包括第一鳍片和第二鳍片，所述PMOS区域包括第三鳍片和第四鳍片；
第一阻挡层；
第一功函数层，所述第一功函数层位于所述NMOS区域的所述第一阻挡层上；
第二功函数层，所述第二功函数层位于所述NMOS区域的所述第一功函数层上，所述第一鳍片和所述第二鳍片上具有不同厚度的所述第二功函数层；所述第二功函数层位于所述PMOS区域的所述第一阻挡层上，所述第三鳍片和所述第四鳍片上具有不同厚度的所述第二功函数层；
第三功函数层，所述第三功函数层位于所述第一鳍片和所述第三鳍片的所述第二功函数层上；
其中，所述第三功函数层的厚度小于所述第一功函数层的厚度。
6.根据权利要求5所述的CMOS器件，其特征在于，所述第一阻挡层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi。
7.根据权利要求5所述的CMOS器件，其特征在于，所述第一功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx；所述第二功函数层包含以下材料中的至少一种或多种的组合：TiN、TaN、TiNx、TaNx、TiNSi；所述第三功函数层包含以下材料中的至少一种或多种的组合：Al、TiAl、TiAlx、TiAlCx、TiCx、TaCx。
CN201710272373.8A 2017-04-24 2017-04-24 一种调节cmos器件阈值的方法及cmos器件 Active CN107195585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710272373.8A CN107195585B (zh) 2017-04-24 2017-04-24 一种调节cmos器件阈值的方法及cmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710272373.8A CN107195585B (zh) 2017-04-24 2017-04-24 一种调节cmos器件阈值的方法及cmos器件

Publications (2)

Publication Number Publication Date
CN107195585A CN107195585A (zh) 2017-09-22
CN107195585B true CN107195585B (zh) 2019-11-12

Family

ID=59873342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710272373.8A Active CN107195585B (zh) 2017-04-24 2017-04-24 一种调节cmos器件阈值的方法及cmos器件

Country Status (1)

Country Link
CN (1) CN107195585B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493157B (zh) * 2018-01-31 2021-05-04 中国科学院微电子研究所 Cmos器件及调节cmos器件阈值的方法
CN110581102B (zh) * 2018-06-07 2021-11-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN117613006B (zh) * 2024-01-23 2024-04-02 中国科学院长春光学精密机械与物理研究所 一种调节cmos器件阈值的方法及cmos器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN104766823A (zh) * 2014-01-07 2015-07-08 中国科学院微电子研究所 半导体器件制造方法
CN104779205B (zh) * 2014-01-15 2018-06-26 南方科技大学 一种集成不同厚度金属层以调节功函数的方法
CN105470256B (zh) * 2014-09-05 2019-02-01 中国科学院微电子研究所 Cmos器件及其制造方法
KR102235612B1 (ko) * 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법

Also Published As

Publication number Publication date
CN107195585A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN107195585B (zh) 一种调节cmos器件阈值的方法及cmos器件
CN104733298B (zh) 具有金属栅极的半导体结构及其制造方法
JP5284670B2 (ja) 半導体装置及び半導体装置内に空洞を形成する方法（核化防止層を使用する選択的なピンチ・オフを有する空隙）
US9449832B2 (en) Metal gate structure
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
CN101930979B (zh) 控制器件阈值电压的CMOSFETs结构及其制造方法
CN105097657B (zh) 半导体结构的形成方法
US9093375B2 (en) Metal gate structure and method
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
CN103871963A (zh) 一种低介电常数薄膜的成膜方法
CN107195631B (zh) 一种调节cmos器件阈值的方法及cmos器件
CN107180794B (zh) 一种调节高k金属栅cmos器件阈值的方法和cmos器件
US9171796B1 (en) Sidewall image transfer for heavy metal patterning in integrated circuits
KR20140143190A (ko) 무전해 갭 충진
CN107180793A (zh) 一种调节高k金属栅cmos器件阈值的方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN108962750A (zh) 纳米线围栅mos器件及其制备方法
CN108511392B (zh) Cmos器件及调节cmos器件阈值的方法
CN105551957B (zh) Nmos晶体管及其形成方法
CN105990223B (zh) 一种形成超低介电常数介质层的方法
CN103325728A (zh) 形成空气隙的方法
CN103943560B (zh) 一种形成低介电常数薄膜及其缓冲层的成膜方法
CN103779267B (zh) 一种半导体结构的形成方法
CN108878350B (zh) 金属层结构及其制作方法、半导体结构及其制作方法
WO2015100847A1 (zh) 具有改善粘附性能和填充性能的钨层沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant