CN108878350B - 金属层结构及其制作方法、半导体结构及其制作方法 - Google Patents

金属层结构及其制作方法、半导体结构及其制作方法 Download PDF

Info

Publication number
CN108878350B
CN108878350B CN201710322574.4A CN201710322574A CN108878350B CN 108878350 B CN108878350 B CN 108878350B CN 201710322574 A CN201710322574 A CN 201710322574A CN 108878350 B CN108878350 B CN 108878350B
Authority
CN
China
Prior art keywords
layer
metal layer
metal
forming
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710322574.4A
Other languages
English (en)
Other versions
CN108878350A (zh
Inventor
李广宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710322574.4A priority Critical patent/CN108878350B/zh
Publication of CN108878350A publication Critical patent/CN108878350A/zh
Application granted granted Critical
Publication of CN108878350B publication Critical patent/CN108878350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

本发明公开了一种金属层结构及其制作方法、半导体结构及其制作方法，本发明通过在一基底上形成第一阻挡层和在所述第一阻挡层上形成一导电层的步骤之间，增加对所述第一阻挡层进行等离子体处理工艺，不仅可以减少所述第一阻挡层表面的碳含量，降低金属层结构的接触电阻，而且为后续导电层的形成提供一个良好的生长界面，有利于后续导电层的晶粒均匀生长。从而，得到表面平整的金属层结构，有利于半导体结构的后续工艺，提高半导体结构的良率和性能。

Description

金属层结构及其制作方法、半导体结构及其制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种金属层结构及其制作方法、半导体结构及其制作方法。
背景技术
在半导体制造的后端工艺(back-end-of-line，BEOL)中，在半导体的器件层上会形成金属互连层结构，金属互连层结构包括若干层金属层结构和若干个通孔结构。然而，在现有技术中，金属层结构中的金属晶粒尺寸(Grain Size)较大，整个金属层结构的表面较粗糙，导致产品表面出现很多类似“皇冠”(凸起)的缺陷，该缺陷严重影响半导体结构的良率和性能。
因此，针对上述技术问题，有必要对提出一种新的金属层结构及其制作方法、半导体结构及其制作方法。
发明内容
本发明所要解决的技术问题是提供一种金属层结构及其制作方法、半导体结构及其制作方法，通过优化金属层结构的制作方法可以改善金属层结构表面的缺陷，大大提高半导体结构中金属层结构的制程窗口，提高半导体结构的良率和性能。
为解决上述技术问题及相关问题，本发明提供的金属层结构的制作方法包括：
在一基底上形成第一阻挡层；
对所述第一阻挡层进行等离子体处理工艺；
在经过所述等离子体处理工艺后的第一阻挡层上形成一导电层；
在所述导电层上形成第二阻挡层，得到所述金属层结构。
可选的，在所述的金属层结构的制作方法中，利用氢气或者氮气进行所述等离子体处理工艺。
进一步的，在所述的金属层结构的制作方法中，所述等离子体处理工艺的时间为1分钟至15分钟之间。
可选的，在一基底上形成第一阻挡层和对所述第一阻挡层进行等离子体处理工艺的步骤之间，还包括对所述第一阻挡层进行一清洗工艺。
进一步的，在所述的金属层结构的制作方法中，所述清洗工艺的时间在1分钟至20分钟之间。
可选的，在所述的金属层结构的制作方法中，所述第一阻挡层为第一氮化钛层。
可选的，在所述的金属层结构的制作方法中，所述导电层包括两层或两层以上的金属层。
进一步的，在经过所述等离子体处理工艺后的第一阻挡层上形成一导电层的步骤包括：在经过所述等离子体处理工艺后的第一阻挡层上形成第一金属层；在所述第一金属层上形成第二金属层，所述导电层包括所述第一金属层和第二金属层。
进一步的，在所述的金属层结构的制作方法中，所述第一金属层和第二金属层均为铝层。
进一步的，在经过所述等离子体处理工艺后的第一阻挡层上形成第一金属层和在所述第一金属层上形成第二金属层的步骤之间，还包括：对所述第一金属层进行一快速原子轰击。
可选的，在所述的金属层结构的制作方法中，所述快速原子轰击为Ar原子轰击。
进一步的，在所述的金属层结构的制作方法中，所述Ar原子轰击的时间在1秒至1分钟之间。
可选的，在所述的金属层结构的制作方法中，所述第二阻挡层为复合层。
进一步的，在所述的金属层结构的制作方法中，在所述导电层上形成第二阻挡层的步骤包括：在所述导电层上形成一氮化钽层；在所述氮化钽层上形成第二氮化钛层。
可选的，在所述的金属层结构的制作方法中，所述氮化钽层和所述第二氮化钛层的厚度分别为100埃至1000埃之间。
根据本发明的另一面，本发明还提供一种采用上述制作方法制成的金属层结构。
另外，本发明还提供一种半导体结构的制作方法，包括：提供一基底；在所述基底之上形成一金属层结构，所述金属层结构采用上述的金属层结构的制作方法形成；刻蚀所述金属层结构，以形成一金属互连层结构。
相应的，本发明还提供一种通过上述半导体结构的制作方法制成的半导体结构。
与现有技术相比，本发明具有以下有益效果：
本发明通过在一基底上形成第一阻挡层和在所述第一阻挡层上形成一导电层的步骤之间，增加对所述第一阻挡层进行等离子体处理工艺，不仅可以减少所述第一阻挡层表面的碳含量，降低金属层结构的接触电阻，而且为后续导电层的形成提供一个良好的生长界面，有利于后续导电层的晶粒均匀生长。从而，得到表面平整的金属层结构，有利于半导体结构的后续工艺(即有利于金属互连层结构的形成)，提高半导体结构的良率和性能。
进一步的，在进行等离子体处理工艺之前，还包括对所述第一阻挡层进行一清洗工艺，所述清洗工艺能够进一步先去除所述第一阻挡层表面积聚的杂质，有利于后续的等离子体处理工艺以及后续导电层的生长。
更进一步的，所述导电层包括两层或者两层以上的金属层，且在形成两层金属层之间，对所述第一金属层进行一Ar原子轰击，所述Ar原子轰击能够很明显的改变所述第一金属层的表面微结构，有利于后续第二金属层的金属晶粒生长。通过多步法沉积所述导电层，使得导电层的金属晶粒生长更加均匀，导电层的晶体质量更好，从而得到表面更加平整的金属层结构，使得半导体结构的良率和性能进一步提高。
此外，在所述导电层上形成第二阻挡层的步骤包括：在所述导电层上形成一氮化钽层；在所述氮化钽层上形成第二氮化钛层。即得到的所述第二阻挡层为复合层，所述第二阻挡层不仅运用所述第二氮化钛层的阻挡优势，同时采用所述氮化钽层来更好的阻止后续刻蚀金属层结构的过程对所述导电层的损害。因此，更加有利于提高所述半导体结构的良率和性能。
附图说明
图1为一种半导体结构形成过程中的剖面结构示意图；
图2为图1所示的半导体结构的良率分布图；
图3为本发明实施例中所述半导体结构的制作方法的流程图；
图4为本发明实施例中所述金属层结构的制作方法的流程图；
图5至图9为本发明实施例中所述半导体结构的制作方法中各个步骤对应的剖面结构示意图；
图10为本发明实施例中所述半导体结构的良率分布图。
具体实施方式
请参阅图1，示意出了一种半导体结构形成过程中的剖面结构示意图，所述半导体结构的形成过程包括如下金属层结构的制作方法，以所述金属层结构为顶层金属层结构为例，所述顶层金属层结构实际上是由多个不同层组成，具体的，所述顶层金属层结构的制作方法为：在一第一基底10上自下至上依次形成第一顶层阻挡层110、顶层导电层111以及第二阻挡层112，其中，所述第一基底10中形成有器件结构(图中示意图省略)；通常，所述第二阻挡层112包括形成在所述导电层111上的顶层钛层1120和顶层氮化钛层1121；所述第一顶层阻挡层110的材料可以为氮化钛，顶层导电层111的材料可以为铝。相应的，所述半导体结构的制作方法为：提供一第一基底10，所述第一基底10中形成有器件结构；在所述第一基底10之上形成上述顶层金属层结构11(显然，在所述顶层金属层结构11和所述第一基底10之间还包括一些金属互连层结构，在此不做赘述)；然后在所述顶层金属层结构11上涂覆顶层光阻层12，刻蚀所述顶层金属层结构11以形成顶层金属互连层结构(图中示意图省略)。
然而，在实际工艺中，所述顶层金属层的厚度相对较厚，约几十纳米至几微米之间。通过上述方法形成的半导体结构1的良率分布情况如图2所示，可以看到，所述半导体结构1的良率(Yield)偏低，所述半导体结构1的表面出现很多的缺陷(图2中小黑点A所示，在显微镜下观察，所述小黑点A呈类似“皇冠”的凸起缺陷)。发明人研究发现，在形成顶层金属层结构11时会高温持续时间较长，得到的金属的晶粒尺寸(如铝晶粒尺寸)较大，使得后续沉积第二顶层阻挡层112时容易出现局部坍塌的现象，于是，在形成后续的顶层金属互连层结构时(即对所述顶层金属层结构进行刻蚀工艺时)，光阻以及显影液等就会渗透到顶层金属层结构11的内部与之发生相应的反应形成残渣等缺陷(如图2所示的小黑点)，如光阻以及显影液等渗透到顶层导电层111中，会形成难以刻蚀的Al2O3，发明人对所述缺陷进行EDX(Energy Dispersive X-ray Spectroscopy)分析发现，所述缺陷中含有明显的Al和O两种元素。
因此，基于上述研究和发现，本发明提供一种金属层结构的制作方法，包括：
在一基底上形成第一阻挡层；
对所述第一阻挡层进行等离子体处理工艺；
在经过所述等离子体处理工艺后的第一阻挡层上形成一导电层；
在所述导电层上形成第二阻挡层，得到所述金属层结构。
根据本发明的另一面，本发明还提供一种采用上述制作方法制成的金属层结构。
另外，本发明还提供一种半导体结构的制作方法，包括：提供一基底；在所述基底之上形成一金属层结构，所述金属层结构采用上述的金属层结构的制作方法形成；刻蚀所述金属层结构，以形成一金属互连层结构。
相应的，本发明还提供一种通过上述半导体结构的制作方法制成的半导体结构。
本发明通过在一基底上形成第一阻挡层和在所述第一阻挡层上形成一导电层的步骤之间，增加对所述第一阻挡层进行等离子体处理工艺，不仅可以减少所述第一阻挡层表面的碳含量，降低金属层结构的接触电阻，而且为后续导电层的形成提供一个良好的生长界面，有利于后续导电层的晶粒均匀生长。从而，得到表面平整的金属层结构，有利于半导体结构的后续工艺(即有利于金属互连层结构的形成)，提高半导体结构的良率和性能。
下面将结合流程图和示意图对本发明的金属层结构及其制作方法、半导体结构及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下例举金属层结构及其制作方法、半导体结构及其制作方法的实施例，本领域技术人员可以理解的，半导体结构中的金属互连层结构包括若干层金属层结构和若干个通孔结构，以下仅以某一层金属层结构(如顶层金属层结构)及其制作方法为例，详细介绍本发明的金属层结构及其制作方法、半导体结构及其制作方法的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参阅图3至图10，其中，图3示意出了本发明实施例中所述半导体结构的制作方法的流程图，图4示意出了本发明实施例中所述金属层结构的制作方法的流程图，图5至图9，示意出了本发明实施例中所述半导体结构的制作方法中各个步骤对应的剖面结构示意图，图10为本发明实施例中所述半导体结构的良率分布图。
首先，如图3所示，执行步骤S1，提供一基底。如图5所示，提供一基底20，本实施例中，所述基底20中形成有相应的器件结构，如所述器件结构可以为但不限于源区、漏区和栅极结构等(图中示意图省略)，因本实施例的侧重点在于后续结构的制作方法，且该步骤中所述基底20是本领域技术人员可以知晓的，因此，在此不做详细的介绍。
然后，执行步骤S2，在所述基底上形成一金属层结构。因在半导体结构的制作过程中，为了实现所述器件结构与外部的电连接，需要在所述基底20上形成金属互连层结构，而所述金属互连层结构包括若干层金属层结构和若干个通孔结构，因不同层金属层结构及其制作方法大同小异，本实施例仅以某一层金属层结构(可以为顶层金属层结构)及其制作方法为例。详细的：
如图4所示，先执行步骤S21，在一基底上形成第一阻挡层。如图5所示，在所述基底20上形成第一阻挡层210，所述第一阻挡层210作为金属层结构中的一部分，优选的，所述第一阻挡层210为第一氮化钛层。
再执行步骤S22，对所述第一阻挡层进行等离子体处理工艺。较佳的，本实施例中，采用预处理气体对所述第一阻挡层210进行等离子体处理工艺，所述预处理气体可以但不限于氢气或者氮气，同时，所述等离子体处理工艺的时间最好控制在1分钟至15分钟之间，如5分钟或10分钟等。这样，通过对所述第一阻挡层210进行等离子体处理工艺，不仅可以减少所述第一阻挡层210表面的碳含量，而且为后续导电层的形成提供一个良好的生长界面。为了进一步去除所述第一阻挡层210表面积聚的杂质，在本实施例中，在对所述第一阻挡层210进行等离子体处理工艺之前，还可以先对所述第一阻挡层210进行一清洗工艺，所述清洗工艺的时间最好控制在1分钟至20分钟之间，如5分钟、10分钟或者15分钟等。于是，通过上述步骤，形成的所述第一阻挡层210的表面非常干净，降低金属层结构的接触电阻，有利于后续结构的形成。
接着，执行步骤S23，在经过所述等离子体处理工艺后的第一阻挡层上形成一导电层。通常，所述导电层的材料为金属，如铝等，较佳的，为了使所述导电层的沉积效果更好，得到的导电层的表面更加平整，采取多步法形成所述导电层，即所述导电层包括两层或者两层以上的金属层，本实施例中，选用所述导电层为两层金属层为例。该步骤包括：在经过所述等离子体处理工艺后的第一阻挡层210上形成第一金属层；然后，在所述第一金属层上形成第二金属层。又进一步的，为了改善金属层表面的微结构，优选的，本实施例，还可以在形成所述第一金属层和第二金属层之间，对所述第一金属层进行一快速原子轰击。具体的：
请参阅图6和图7，先在经过所述等离子体处理工艺后的第一阻挡层210上形成第一金属层2110，然后，对所述第一金属层2110进行一快速原子轰击，优选，所述快速原子轰击为Ar原子轰击，如图6所示，所述Ar原子轰击的时间最好控制在1秒至1分钟之间，如10秒、30秒或50秒等，所述Ar原子轰击能够明显改变所述第一金属层2110的表面微结构，有利于第二金属层的晶粒均匀生长。然后，如图7所示，在Ar原子轰击处理过的第一金属层2110上再形成第二金属层2111，可选的，所述第一金属层2110和第二金属层2111的材料均为铝。于是，所述第一金属层2110和第二金属层2111就组成了导电层211，通过上述方式形成的导电层211的晶粒生长很均匀，所述导电层211为金属层结构中的主要导电部分。所述导电层211的厚度和分步骤沉积的次数可以根据实际的工艺需求而合理的设定，显然，在其他实施例中，所述导电层还可以包括若干层金属层，即所述导电层分若干步进行沉积，则在每次沉积上层金属层之前，都先对下层金属层进行Ar原子轰击，以改善下层金属层的表面微结构，使得上层金属层的晶粒生长更加均匀。
接下来，执行步骤S24，在所述导电层上形成第二阻挡层，得到所述金属层结构。因为，在实际工艺中，金属层结构是由多个不同组成，所述第二阻挡层作为金属层结构中的一部分，可以相当于抗反射涂层，用以在后续刻蚀金属层结构时起到一定的阻挡作用。为了使所述第二阻挡层发挥更好的阻挡作用，本实施例中，所述第二阻挡层优选为氮化钽层和第二氮化钛层的复合层。如图8所示，在所述导电层211上形成一氮化钽层2120，在所述氮化钽层2120上形成一第二氮化钛层2122，通常，在形成第二氮化钛层2122之前，还包括一钛层2121的形成，最终形成第二阻挡层212。本实施例中，所述第二阻挡层212不仅利用了第二氮化钛层2122在阻挡方面的优势，同时在所述导电层211上增加所述氮化钽层2120，所述氮化钽层2120可以更好地阻止后续刻蚀工艺对所述导电层211造成的损害。
因此，通过上述金属层结构的制作方法最终形成金属层结构21，所述金属层结构21包括第一阻挡层210、导电层211以及第二阻挡层212，所述金属层结构21中的晶粒生长很均匀，其表面非常平整，有效改善结构表面的缺陷，且对后续的刻蚀工艺具有非常有益的效果。
最后，执行步骤S3，刻蚀所述金属层结构，以形成一金属互连层结构。如图9所示，在上述结构上涂覆一光阻层22，然后通过多次刻蚀工艺形成所需的金属互连层结构(图中示意图省略)，因该步骤的详细过程是本领域普通技术人员可以知晓的，在此不做赘述，最终得到半导体结构2。本实施例中，正因为在所述基底20上形成了表面平整、晶粒生长均匀的金属层结构21，有利于后续金属互连层结构的形成，提高了半导体结构2的良率和性能。
通过本实施例的半导体结构的制作方法形成的半导体结构2的良率分布图如图10所示，很明显的，所述半导体结构2的表面缺陷(如图10中的小黑点)几乎没有，因此，通过上述方法制成的半导体结构2的良率提高了，相应的半导体结构2的性能也提高了。
综上，本发明通过在一基底上形成第一阻挡层和在所述第一阻挡层上形成一导电层的步骤之间，增加对所述第一阻挡层进行等离子体处理工艺，不仅可以减少所述第一阻挡层表面的碳含量，降低金属层结构的接触电阻，而且为后续导电层的形成提供一个良好的生长界面，有利于后续导电层的晶粒均匀生长。从而，得到表面平整的金属层结构，有利于半导体结构的后续工艺(即有利于金属互连层结构的形成)，提高半导体结构的良率和性能。
进一步的，在进行等离子体处理工艺之前，还包括对所述第一阻挡层进行一清洗工艺，所述清洗工艺能够进一步先去除所述第一阻挡层表面积聚的杂质，有利于后续的等离子体处理工艺以及后续导电层的生长。
更进一步的，所述导电层包括两层或者两层以上的金属层，且在形成两层金属层之间，对所述第一金属层进行一Ar原子轰击，所述Ar原子轰击能够很明显的改变所述第一金属层的表面微结构，有利于后续第二金属层的金属晶粒生长。通过多步法沉积所述导电层，使得导电层的金属晶粒生长更加均匀，导电层的晶体质量更好，从而得到表面更加平整的金属层结构，使得半导体结构的良率和性能进一步提高。
此外，在所述导电层上形成第二阻挡层的步骤包括：在所述导电层上形成一氮化钽层；在所述氮化钽层上形成第二氮化钛层。即得到所述第二阻挡层为复合层，所述第二阻挡层不仅运用所述第二氮化钛层的阻挡优势，同时采用所述氮化钽层来更好的阻止后续刻蚀金属层结构的过程对所述导电层的损害。因此，更加有利于提高所述半导体结构的良率和性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种金属层结构的制作方法，其特征在于，包括：
在一基底上形成第一阻挡层；
对所述第一阻挡层进行等离子体处理工艺；
在经过所述等离子体处理工艺后的第一阻挡层上形成一导电层；
所述导电层包括第一金属层和第二金属层，形成所述第一金属层和在所述第一金属层上形成所述第二金属层的步骤之间，还包括：对所述第一金属层进行一快速原子轰击；
在所述导电层上形成第二阻挡层，得到所述金属层结构。
2.如权利要求1所述的金属层结构的制作方法，其特征在于，利用氢气或者氮气进行所述等离子体处理工艺。
3.如权利要求2所述的金属层结构的制作方法，其特征在于，所述等离子体处理工艺的时间为1分钟至15分钟之间。
4.如权利要求1所述的金属层结构的制作方法，其特征在于，在一基底上形成第一阻挡层和对所述第一阻挡层进行等离子体处理工艺的步骤之间，还包括对所述第一阻挡层进行一清洗工艺。
5.如权利要求4所述的金属层结构的制作方法，其特征在于，所述清洗工艺的时间在1分钟至20分钟之间。
6.如权利要求1所述的金属层结构的制作方法，其特征在于，所述第一阻挡层为第一氮化钛层。
7.如权利要求1所述的金属层结构的制作方法，其特征在于，所述导电层包括两层或两层以上的金属层。
8.如权利要求7所述的金属层结构的制作方法，其特征在于，在经过所述等离子体处理工艺后的第一阻挡层上形成一导电层的步骤包括：
在经过所述等离子体处理工艺后的第一阻挡层上形成第一金属层；
在所述第一金属层上形成第二金属层。
9.如权利要求8所述的金属层结构的制作方法，其特征在于，所述第一金属层和第二金属层均为铝层。
10.如权利要求1所述的金属层结构的制作方法，其特征在于，所述快速原子轰击为Ar原子轰击。
11.如权利要求10所述的金属层结构的制作方法，其特征在于，所述Ar原子轰击的时间在1秒至1分钟之间。
12.如权利要求1所述的金属层结构的制作方法，其特征在于，所述第二阻挡层为复合层。
13.如权利要求12所述的金属层结构的制作方法，其特征在于，在所述导电层上形成第二阻挡层的步骤包括：
在所述导电层上形成一氮化钽层；
在所述氮化钽层上形成第二氮化钛层。
14.如权利要求13所述的金属层结构的制作方法，其特征在于，所述氮化钽层和所述第二氮化钛层的厚度分别为100埃至1000埃之间。
15.一种采用如权利要求1至14任意一项所述的制作方法制成的金属层结构。
16.一种半导体结构的制作方法，其特征在于，包括：
提供一基底；
在所述基底之上形成一金属层结构，所述金属层结构采用如权利要求1至14任意一项所述的金属层结构的制作方法形成；
刻蚀所述金属层结构，以形成一金属互连层结构。
17.一种采用如权利要求16所述的半导体结构的制作方法形成的半导体结构。
CN201710322574.4A 2017-05-09 2017-05-09 金属层结构及其制作方法、半导体结构及其制作方法 Active CN108878350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710322574.4A CN108878350B (zh) 2017-05-09 2017-05-09 金属层结构及其制作方法、半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710322574.4A CN108878350B (zh) 2017-05-09 2017-05-09 金属层结构及其制作方法、半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN108878350A CN108878350A (zh) 2018-11-23
CN108878350B true CN108878350B (zh) 2020-11-03

Family

ID=64287893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710322574.4A Active CN108878350B (zh) 2017-05-09 2017-05-09 金属层结构及其制作方法、半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108878350B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783266B (zh) * 2019-11-14 2022-11-04 Tcl华星光电技术有限公司 一种改善金属走线底切现象的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725457A (zh) * 2004-07-22 2006-01-25 中芯国际集成电路制造(上海)有限公司 除去半导体器件的焊盘区中的晶格缺陷的方法
CN106558599A (zh) * 2015-09-29 2017-04-05 中芯国际集成电路制造(上海)有限公司 电阻随机存取存储器及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725457A (zh) * 2004-07-22 2006-01-25 中芯国际集成电路制造(上海)有限公司 除去半导体器件的焊盘区中的晶格缺陷的方法
CN106558599A (zh) * 2015-09-29 2017-04-05 中芯国际集成电路制造(上海)有限公司 电阻随机存取存储器及其形成方法

Also Published As

Publication number Publication date
CN108878350A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
KR100532277B1 (ko) 피형 실리콘 카바이드용 전극
US20120068347A1 (en) Method for processing semiconductor structure and device based on the same
US9048296B2 (en) Method to fabricate copper wiring structures and structures formed thereby
DE102020100942B4 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
US20150144883A1 (en) Forming recessed structure with liquid-deposited solution
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
CN101017793B (zh) 一种扩散阻挡层的制作方法
CN108878350B (zh) 金属层结构及其制作方法、半导体结构及其制作方法
CN103003939A (zh) 改善窄铜填充过孔的导电性的方法及结构
US9978592B2 (en) Method for repairing oxide thin film and oxide thin-film device
KR20140143190A (ko) 무전해 갭 충진
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
CN100372128C (zh) 一种锗硅肖特基二极管及其制作方法
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
KR101749599B1 (ko) 모스펫의 접촉저항 감소 방법
US20070178249A1 (en) Methods of forming metal layers using metal-organic chemical vapor deposition
US9666438B2 (en) Semiconductor device and formation thereof
TWI573208B (zh) 半導體內連線結構及其製造方法
TW200839874A (en) Manufacturing method for low leakage aluminum nitride dielectric layer
US11658061B2 (en) Semiconductor substrate and method of fabricating the same
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
US20050258138A1 (en) Wafer recovering method, wafer, and fabrication method
JP2004158685A (ja) 多結晶シリコン薄膜およびその製法
DE102008030847A1 (de) Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung
KR100272249B1 (ko) 더블레이어타입게이트전극형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant