JP2004158685A - 多結晶シリコン薄膜およびその製法 - Google Patents
多結晶シリコン薄膜およびその製法 Download PDFInfo
- Publication number
- JP2004158685A JP2004158685A JP2002323847A JP2002323847A JP2004158685A JP 2004158685 A JP2004158685 A JP 2004158685A JP 2002323847 A JP2002323847 A JP 2002323847A JP 2002323847 A JP2002323847 A JP 2002323847A JP 2004158685 A JP2004158685 A JP 2004158685A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- deposition
- sec
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】電気特性に優れたポリシリコン膜を得る。比較的に薄い膜厚で、大きな粒径のポリシリコン膜を得る。
【解決手段】成膜速度の変調、原料ガス組成の変調、成長とエッチングの交互操作などを組合わせて、膜厚１０００Åの時の平均粒径が１００Å以上の、ポリシリコン膜を形成する。
【選択図】 図１
【解決手段】成膜速度の変調、原料ガス組成の変調、成長とエッチングの交互操作などを組合わせて、膜厚１０００Åの時の平均粒径が１００Å以上の、ポリシリコン膜を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は多結晶薄膜に係わり、より詳しくは薄膜トランジスタや太陽電池の半導体層として用いられる多結晶シリコン（ポリシリコン）薄膜の構造及び製造方法に関するものである。
【０００２】
【従来の技術】
ポリシリコン薄膜は、数Å〜数μｍの微細な結晶粒が多数結合した状態で、その形成方法には、固相成長法、レーザーアニール法、気相成長法などがある。固相成長法は基板上にまずアモルファスシリコンを堆積した後、長時間加熱アニールして固相反応でポリシリコンを形成させるものである。レーザーアニール法は、高出力レーザーによって短時間にこのアニールを行うものである。一方、気相成長法によるポリシリコンの形成は、古くは熱ＣＶＤ法が用いられてきたが、低温でガラス上に成長する手法として、特開平２−２０２０１８や特開平３−２５０６２４が開示されている。これは、ＳｉＨ４ などの原料ガスに、ＦやＣｌなどのハロゲンを含んだガスを添加して、プラズマや光のエネルギーを加えて分解反応させ、基板上にポリシリコンを直接堆積するものである。これは、アニール工程を用いないので、コストやスループットの面から有利である。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の製法によって得られたポリシリコン膜は、表面の結晶粒径は比較的大きいが、堆積初期の結晶核成長を制御していないため、基板界面近傍の結晶粒が著しく小さくなっていた。膜下部の界面の結晶粒が小さいと、界面近傍で電荷を輸送するボトムゲート型のトランジスタの電気特性が非常に悪くなるというような問題点があった。また、トップゲート型トランジスタにおいても、ポリシリコンの粒径を大きくしようとすると、半導体層を厚くしなければならない。これを液晶表示素子に応用する際に、ゲート絶縁膜と積層で補助容量を形成すると、容量が減少し補助容量の面積を大きくせねばならず、素子面積が拡大して開口率が低下するという問題があった。
【０００４】
【課題を解決するための手段】
上記のような問題点は、本発明で被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であることを特徴とするポリシリコン薄膜を提供することで解決される。前記ポリシリコン膜のプロセス温度は、５００℃以下であって、膜厚と共に成長速度を大きくしていくことを特徴としている。前記ポリシリコン膜は、成膜初期で膜成長を一旦止めて、膜をエッチングし、被堆積物表面の微小核の密度を減少させてから再成長する成膜方法によって達成された。前記ポリシリコン膜は、膜厚と共に膜中に含まれるハロゲン濃度を減少させていくことによって達成された。
【０００５】
（作用）
以下に本発明による、ポリシリコン膜の作用を説明する。
【０００６】
本発明によれば、被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であることを特徴とするポリシリコン薄膜によって、ボトムゲート型のトランジスタでは電気特性が大幅に改善される。また、トップゲート型トランジスタにおいても半導体層を薄くすることが可能になり、液晶用素子の設計の自由度が広がる。
【０００７】
［実験１］
以下に、本発明に係わるポリシリコン膜の粒径評価法について述べる。
【０００８】
膜厚を１０００Åに統一したポリシリコン膜について、ラマン分光法で測定しＺ ＩｑｂａｌとＳ Ｖｅｐｒｅｋの解析方法（Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｙｓ １５（１９８２）ｐ．３７７−３９２）で、そのピークシフト値から粒径の見積もりを行った。
【０００９】
成膜方法は、プラズマＣＶＤ法で、主要な作製パラメータは次のようであった。
【００１０】
図２は、堆積速度と粒径の関係を示したものである。ある程度の粒径までは、堆積速度が小さいほど粒径が大きくなる傾向がある。堆積速度が０．４Å／ｓｅｃ以下である時、平均粒径が１００Å以上になっていることが判る。
【００１１】
しかし、この堆積速度は、工業的には非常に遅く量産向きではない。一般に多結晶薄膜のＣＶＤ法による堆積では、堆積初期の多結晶の粒径が小さくなり、膜厚とともに粒径が大きくなる傾向がある。そこで、堆積条件を変えて、堆積速度を（１）０．３Å／ｓｅｃ（２）１Å／ｓｅｃの２段階に変化させてポリシリコンの成膜を行った。図３は堆積速度０．３Å／ｓｅｃの条件で堆積した膜厚と、平均粒径の関係を示したものである。（トータル膜厚は１０００Åである）堆積初期の２００Åまでを、０．３Å／ｓｅｃの条件で成長したものが、平均粒径１００Å以上になっていることが判る。
【００１２】
［実験２］
堆積初期の結晶性を改善する方法として、原料ガスにハロゲン系ガスを高濃度に添加する方法を試みた。ハロゲン系ガスの濃度が高いと結晶性は良くなるが、成長速度が低下したり、膜応力が増加して膜ハガレが発生する。
【００１３】
ＳｉＨ４ ／ＳｉＦ４ ＝１０／７００
基板サイズ ３００×３００ｍｍ
基板温度 ４００℃
ＲＦパワー １．５Ｗ／ｃｍ２
圧力 ０．８ｔｏｒｒ
以上の条件で成長したところ、堆積速度は０．３Å／ｓｅｃで、１０００Åの膜厚で膜ハガレが発生した。
【００１４】
（２−ａ）
そこで、成長初期にハロゲン系添加ガス（ＳｉＦ４ や、ＨＣｌ、ＨＦ、ＳｉＨ２ Ｃｌ２ など）の濃度を相対的に高くして、膜成長に伴って濃度を低下させた。
【００１５】
ＳｉＨ４ とＳｉＦ４ を用いてガス組成を
（１）ＳｉＨ４ ／ＳｉＦ４ ＝１０／７００ 堆積速度 ０．３Å／ｓｅｃ
（２）ＳｉＨ４ ／ＳｉＦ４ ＝３０／７００ 堆積速度 １．２Å／ｓｅｃ
と２段階で変化させた。図４は成膜条件と結晶性の関係を示したものである。横軸は、トータル膜厚１０００Åの内で、条件（１）で成膜した初期膜厚の割合を示したもので、縦軸は平均粒径を表している。ＳｉＦ４ の組成比の大きい（１）の条件で成長する割合を大きくすると、結晶性が向上している。
【００１６】
（２−ｂ）
さらに、ガス組成の割合を３段階で変化させた。
（１）ＳｉＨ４ ／ＳｉＦ４ ＝１０／７００ 堆積速度 ０．３Å／ｓｅｃ
（２）ＳｉＨ４ ／ＳｉＦ４ ＝３０／７００ 堆積速度 １．２Å／ｓｅｃ
（３）ＳｉＨ４ ／ＳｉＦ４ ＝４０／２００ 堆積速度 １．９Å／ｓｅｃ
図５は成膜条件と結晶性の関係を示したものである。同様にＳｉＦ４ の組成比の大きい（１）の条件で成長する割合を大きくすると、結晶性が向上している。また、前述の（２−ａ）と比べてみると、トータルの成長速度が大きくても同様の結晶性が得られている。原料ガス中のハロゲンガスの濃度を低下させていくことは、結晶性と生産性の双方に効果があることが判った。
【００１７】
図６は実験（２−ｂ）のサンプルの一つをＳＩＭＳ（二次イオン質量分析）法による組成分析のプロファイルである。膜中のＦ濃度が、基板界面で高く、膜厚が厚くなると低下していることを示している。
【００１８】
（２−ｃ）
同様にＳｉＨ４ とＨＣｌとＨ２ を用いてガス組成を
（１）ＳｉＨ４ ／ＨＣｌ／Ｈ２ ＝２０／１０／５００
（２）ＳｉＨ４ ／ＨＣｌ／Ｈ２ ＝４０／２／５００
と２段階で変化させた。図７は成膜条件と結晶性の関係を示したものである。横軸は、トータル膜厚１０００Åの内で、条件（１）で成膜した初期膜厚の割合を示したもので、縦軸は平均粒径を表している。ＨＣｌの組成比の大きい（１）の条件で成長する割合を大きくすると、結晶性が向上している。
【００１９】
［実験３］
次に堆積初期の膜を気相中でエッチングして、微細な多結晶を除去して粒径の大きなものだけを残し、更に堆積を続けるという方法を試みた。
【００２０】
まず、前述のＣＶＤで堆積速度１Å／ｓｅｃで堆積８０Åのポリシリコンを堆積した（この条件で１０００Åのポリシリコンを堆積すると、平均粒径は３０Åとなる）。次に、エッチングガスを導入し気相でエッチングして、さらに同様に堆積速度１Å／ｓｅｃで１０００Åの膜厚までポリシリコンを再成長させて、ラマン分光法を使って平均粒径の評価を行った。エッチングには、Ａｒで３％に希釈したＮＦ３ を用いた。図８はエッチングする時の膜厚と、再成長後の粒径の関係を示したものである。エッチングをかけるまえの膜厚が１５０Å以下の時、再成長後の平均粒径が１００Å以上になっていることが判る。
【００２１】
［実験４］
さらに、堆積初期のエッチングを複数回繰り返すことにより、結晶性の改善を試みた。堆積速度に換算して５０Åの膜厚ごとに、前述の気相エッチングを繰り返して、できた膜の平均粒径を測った（最終膜厚は１０００Å。堆積速度は、１Å／ｓｅｃであった）。図９は、エッチングの回数と、粒径の関係を示したものである。これらの結果から、エッチング回数が５回くらいまで、堆積初期のエッチングが最終膜の粒径を大きくするのに有効であることが判った。
【００２２】
【発明の実施の形態】
図１は本発明による実施態様例を示すポリシリコン膜の断面の模式図である。図１０は、従来の方法で作製されたポリシリコン膜の断面を示したものである。本発明においては、基板界面近傍の結晶粒径が著しく大きくなっている。
【００２３】
以下に本発明によるポリシリコン膜の堆積方法の実施態様の一例を述べる。高融点ガラス、石英やセラミックなどを基板として用いる。その上に、Ｍｏ、Ｎｉ、Ｔａ、Ｃｕ、Ａｌなどでゲート配線をパターニングして、さらにＳｉＯ２ やＳｉＮｘ、ＴａＯｘなどの絶縁膜で覆っても良い。この基板を、プラズマＣＶＤ装置の中に設置し、真空に排気して加熱する。この時の基板温度は、一般には１５０℃〜５００℃、好ましくは２００℃〜４８０℃、最適には２５０℃〜４５０℃である。次に、Ｓｉを含む原料ガスに場合によっては希釈ガスを添加したものを導入し、高周波等によって分解し、ポリシリコン膜を堆積する。Ｓｉを含む原料ガスは、例えばＳｉＨ４ 、Ｓｉ２ Ｈ６ 、ＳｉＦ４ 、ＳｉＣｌ２ Ｈ２ 、ＳｉＣｌ４ などで、それらの混合ガスでも良い。希釈ガスとしては、Ｈ２ やＨｅ、Ａｒなどの不活性ガスなどが適用可能である。本発明においては、ポリシリコンの成膜速度を変化させることを特徴としている。ポリシリコンの膜厚が１００Åになるまでの成膜速度は、一般には１．５Å／ｓｅｃ以下、好ましくは１．０Å／ｓｅｃ以下、最適には０．５Å／ｓｅｃ以下である。膜厚が１００〜３００Åまでの成膜速度は、一般には５．０Å／ｓｅｃ以下、好ましくは３．０Å／ｓｅｃ以下、最適には２．０Å／ｓｅｃ以下である。膜厚が３００Å以上の成膜速度は、一般には８．０Å／ｓｅｃ以下、好ましくは５．０Å／ｓｅｃ以下、最適には３．０Å／ｓｅｃ以下である。
【００２４】
本発明の他の実施態様例として、原料ガス中のハロゲン含有ガスの添加量を膜厚の増加と共に減少させる手法がある。
【００２５】
また、他の態様例では、堆積初期に成長を止めて気相でエッチングをしてから再成長をする手法がある。エッチングをかける際の膜厚は、一般には３００Å以下、好ましくは２５０Å以下、最適には１００Å以下である。さらに、エッチングと堆積を繰り返しても良い。エッチングから次のエッチングまでの堆積膜厚は、一般には３００Å以下、好ましくは２００Å以下、最適には１００Å以下である。
【００２６】
（実施例１）
以下に、本発明を実施例に基づいて詳細に説明する。
【００２７】
厚さ１ｍｍ、３００×３００ｍｍの低アルカリガラス基板（旭硝子ＡＮ６３５）に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚の増加にともなって、以下のように２段階に変化させた。
【００２８】
（１）膜厚３００Åまで
ＳｉＨ４ ５ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 ０．３１Å／ｓｅｃ］
（２）膜厚１０００Åまで
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、波長５１４．５ｎｍのＡｒレーザーを使ってラマン分光分析を行って、平均粒径の評価を行ったところ１１０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１０５Åであった。
【００２９】
（比較例１）
以下に、比較例を説明する。
【００３０】
実施例１と同様に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚による変化をさせず、実施例１（２）を用いた。
【００３１】
＊堆積条件（膜厚１０００Åにおいて一定）
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ４０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、４５Åであった。
【００３２】
（実施例２）
以下に、本発明を他の実施例を説明する。
【００３３】
実施例１と同様に厚さ１ｍｍ、３００×３００ｍｍの低アルカリガラス基板（旭硝子ＡＮ６３５）に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚の増加にともなって、以下のように３段階に変化させた。
【００３４】
（１）膜厚２００Åまで
ＳｉＨ４ ３ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 ０．２３Å／ｓｅｃ］
（２）膜厚６００Åまで
ＳｉＨ４ ２０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．３２Å／ｓｅｃ］
（３）膜厚１０００Åまで
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、波長５１４．５ｎｍのＡｒレーザーを使ってラマン分光分析を行って、平均粒径の評価を行ったところ１２０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１１０Åであった。
【００３５】
（実施例３）
以下に、本発明の他の実施例を説明する。
【００３６】
実施例１と同様に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚の増加にともなって、以下のように３段階に変化させた。
【００３７】
（１）膜厚３００Åまで
ＳｉＦ４ ２００ｓｃｃｍ
ＳｉＨ４ ５ｓｃｃｍ
Ｈ２ １０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ６００Ｗ
基板温度 ４２０℃
［堆積速度 ０．３１Å／ｓｅｃ］
（２）膜厚６００Åまで
ＳｉＦ４ １００ｓｃｃｍ
ＳｉＨ４ １０ｓｃｃｍ
Ｈ２ １０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ６００Ｗ
基板温度 ４２０℃
［堆積速度 １．４８Å／ｓｅｃ］
（３）膜厚１０００Åまで
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ６００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ１００Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１１０Åであった。一方、膜中のＦ濃度をＳＩＭＳ分析で測定したところ、基板近傍で１×１０ｅｘｐ２１ａｔｏｍ／ｃｍ３ 、膜厚５００Åのところで、５×１０ｅｘｐ２０ａｔｏｍ／ｃｍ３ 、膜厚９００Åのところで、２×１０ｅｘｐ２０ａｔｏｍ／ｃｍ３ であった。
【００３８】
（実施例４）
以下に、本発明の他の実施例を説明する。
【００３９】
実施例１と同様の基板に、堆積の途中で気相エッチングを加えて再成長するという手法で、ポリシリコン膜を１０００Å堆積した。
【００４０】
まず下記の堆積条件で、膜厚の１００Åのポリシリコン膜を堆積した。
【００４１】
（１）初期膜の堆積条件
ＳｉＨ４ ２０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
次に以下の条件で膜のエッチングを行った。
【００４２】
（２）エッチング条件
ＮＦ３ １００ｓｃｃｍ
Ａｒ ９００ｓｃｃｍ
圧力 ０．１ｔｏｒｒ
ＲＦパワー １００Ｗ
エッチング時間 ２０秒
さらに第二の条件で、１０００Åまでポリシリコン膜を堆積した。
【００４３】
（３）第二の堆積条件
ＳｉＨ４ ５０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ１２０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１１５Åであった。
【００４４】
（実施例５）
以下に、本発明の他の実施例を説明する。
【００４５】
実施例１と同様の基板に、堆積の途中で気相エッチングと堆積を繰り返するという手法で、ポリシリコン膜を１０００Å堆積した。
【００４６】
まず下記の堆積条件で、膜厚の１００Åのポリシリコン膜を堆積した。
【００４７】
（１）初期膜の堆積条件
ＳｉＨ４ ２０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
次に以下の条件で膜のエッチングを行った。
【００４８】
（２）エッチング条件
ＮＦ３ １００ｓｃｃｍ
Ａｒ ９００ｓｃｃｍ
圧力 ０．１ｔｏｒｒ
ＲＦパワー １００Ｗ
エッチング時間 ２０秒
これを３回繰り返して、さらに第二の条件で、１０００Åまでポリシリコン膜を堆積した。
【００４９】
（３）第二の堆積条件
ＳｉＨ４ ５０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ１４０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１２５Åであった。
【００５０】
（実施例６）
実施例１と比較例１の条件で作製した薄膜に、水素プラズマを使って結晶粒界のパッシベーションを行った。処理条件は以下のようであった。
【００５１】
圧力 １．３ｔｏｒｒ
ＲＦパワー ０．５Ｗ／ｃｍ２
基板温度 ２８０℃
時間 ３００秒
処理した基板を１０ｍｍ□に切って、Ｈａｌｌ測定を行ったところＨａｌｌ移動度は
＊実施例１のサンプル １５ｃｍ２ ／ＶＳ
＊比較例１のサンプル ３ｃｍ２ ／ＶＳ
であった。
【００５２】
（実施例７）
実施例１の作製条件を半導体層の堆積条件に用いて、図１１に示すようなボトムゲート型のＴＦＴを作製した。ゲートメタルはＣｒ１０００Å、ゲート絶縁膜はＳｉＯ２ ２０００Å、Ｓｉ層は１０００Å、ｎ＋Ｓｉは５００Å、ソースドレインはＴｉ３００Å／Ａｌ ６０００Å／Ｔｉ５００Åとした。素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、１０ｃｍ２ ／ＶＳであった。
【００５３】
（比較例２）
比較例１の作製条件を半導体層の堆積条件に用いて、実施例７と同じ構成のＴＦＴを作製した。同様に素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、１ｃｍ２ ／ＶＳであった。
【００５４】
（実施例８）
実施例１の作製条件を半導体層の堆積条件に用いて、図１２に示すようなトップゲート型のＴＦＴを作製した。ソースドレインメタルはＣｒ５００Å、ｎ＋Ｓｉは５００Å、Ｓｉ層は２０００Å、ゲート絶縁膜ＳｉＮｘ ２０００Å、ゲートメタルはＴｉ３００Å／Ａｌ ８０００Å／Ｔｉ５００Åとした。素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、２１ｃｍ２ ／ＶＳであった。
【００５５】
（比較例３）
比較例１の作製条件を半導体層の堆積条件に用いて、実施例８と同じ構成のＴＦＴを作製した。同様に素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、９ｃｍ２ ／ＶＳであった。
【００５６】
（比較例４）
比較例３のトップゲート型ＴＦＴで、Ｓｉ半導体層の厚みを５０００Åにしたところ、移動度１９ｃｍ２ ／ＶＳが得られた。
【００５７】
（実施例９）
図１３は本発明のＴＦＴを用いた液晶ディスプレイの断面の一部を示したものである。ＴＦＴは実施例８と同様の構成で作製した。ＴＦＴの上にアクリル性平坦化膜６０３（ＪＳＲ製 ＰＣ４０３）を２μｍ堆積し、コンタクトホール６１０を形成した後ＩＴＯ６０４ ９００Å画素電極を形成した。その上に、ポリイミド配向膜６０５（住友ベークライト製 ＣＲＤ６）１００Åを塗布した。
【００５８】
対向基板には、全面にＩＴＯ６０７を７００Å形成した上に、ポリイミド配向膜６０８を１００Å塗布し両方の基板のラビング方向が互いに反平行になるようにラビングした。スペーサーとして平均粒径２μｍのシリカビーズ６０６を散布し張り合わせ、以下に示す液晶組成物６１１を調整し等方相の温度で注入した。
【外１】
【００５９】
【外２】
【００６０】
これをカイラルスメティック液晶相を示す温度まで冷却し、この際Ｃｈ−ＳｍＣ＊相転移前後において−５Ｖのオフセット電圧を印加して冷却を行う処理をした。
【００６１】
画素サイズは３００μｍ×１００μｍ、ＴＦＴサイズはＬ／Ｗ＝６μｍ／２０μｍであった。液晶の自発分極が１．２ｎＣあり、セルギャップ２μｍと狭いために負荷容量が大きいにも関わらず、この液晶素子を動作したところ、５０μｓｅｃの応答速度で動作した。
【００６２】
【発明の効果】
本発明によれば、被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であるポリシリコン薄膜を用いることで、ボトムゲート型ＴＦＴの電気特性が大幅に改善された。また、トップゲート型トランジスタにおいても半導体層を薄くしても高移動度が得られた。このことによって液晶表示素子に応用する際に、素子段差を小さく設計できるので、歩留まりや液晶配向性を向上させる。
【図面の簡単な説明】
【図１】本発明によるポリシリコンの断面概念図。
【図２】堆積速度と平均粒径の関係を示す図。
【図３】堆積速度を変調させた時の平均粒径の関係を示す図。
【図４】ガス組成を変調させた時の平均粒径の関係を示す図。
【図５】ガス組成を変調させた時の平均粒径の関係を示す図。
【図６】ガス組成を変調させた時の膜中のＦ濃度分布。
【図７】ガス組成を変調させた時の平均粒径の関係を示す図。
【図８】エッチング処理を行ったポリシリコンの初期膜の厚さと、得られた膜の平均粒径の関係。
【図９】エッチングと堆積の繰り返し回数と、得られた膜の平均粒径の関係。
【図１０】従来のポリシリコンの断面構造。
【図１１】ボトムゲート型ＴＦＴ。
【図１２】トップゲート型ＴＦＴ。
【図１３】ＴＦＴを用いたディスプレイの断面の一部を示す図。
【符号の説明】
１０１ ガラス基板
１０２ ゲート
１０３ ゲート絶縁膜
１０４ Ｓｉ半導体層
１０５ ｎ＋Ｓｉ
１０６ ソースドレイン
２０１ ガラス基板
２０２ ソースドレイン電極
２０３ ｎ＋Ｓｉ
２０４ Ｓｉ半導体層
２０５ ゲート絶縁膜
２０６ ゲート
６０１ ガラス基板
６０２ ＴＦＴ
６０３ 平坦化膜
６０４ ＩＴＯ電極
６０５ 配向膜
６０６ スペーサー
６０７ ＩＴＯ電極
６０８ 配向膜
６０９ シール剤
６１０ コンタクトホール
６１１ 液晶
【発明の属する技術分野】
本発明は多結晶薄膜に係わり、より詳しくは薄膜トランジスタや太陽電池の半導体層として用いられる多結晶シリコン（ポリシリコン）薄膜の構造及び製造方法に関するものである。
【０００２】
【従来の技術】
ポリシリコン薄膜は、数Å〜数μｍの微細な結晶粒が多数結合した状態で、その形成方法には、固相成長法、レーザーアニール法、気相成長法などがある。固相成長法は基板上にまずアモルファスシリコンを堆積した後、長時間加熱アニールして固相反応でポリシリコンを形成させるものである。レーザーアニール法は、高出力レーザーによって短時間にこのアニールを行うものである。一方、気相成長法によるポリシリコンの形成は、古くは熱ＣＶＤ法が用いられてきたが、低温でガラス上に成長する手法として、特開平２−２０２０１８や特開平３−２５０６２４が開示されている。これは、ＳｉＨ４ などの原料ガスに、ＦやＣｌなどのハロゲンを含んだガスを添加して、プラズマや光のエネルギーを加えて分解反応させ、基板上にポリシリコンを直接堆積するものである。これは、アニール工程を用いないので、コストやスループットの面から有利である。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の製法によって得られたポリシリコン膜は、表面の結晶粒径は比較的大きいが、堆積初期の結晶核成長を制御していないため、基板界面近傍の結晶粒が著しく小さくなっていた。膜下部の界面の結晶粒が小さいと、界面近傍で電荷を輸送するボトムゲート型のトランジスタの電気特性が非常に悪くなるというような問題点があった。また、トップゲート型トランジスタにおいても、ポリシリコンの粒径を大きくしようとすると、半導体層を厚くしなければならない。これを液晶表示素子に応用する際に、ゲート絶縁膜と積層で補助容量を形成すると、容量が減少し補助容量の面積を大きくせねばならず、素子面積が拡大して開口率が低下するという問題があった。
【０００４】
【課題を解決するための手段】
上記のような問題点は、本発明で被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であることを特徴とするポリシリコン薄膜を提供することで解決される。前記ポリシリコン膜のプロセス温度は、５００℃以下であって、膜厚と共に成長速度を大きくしていくことを特徴としている。前記ポリシリコン膜は、成膜初期で膜成長を一旦止めて、膜をエッチングし、被堆積物表面の微小核の密度を減少させてから再成長する成膜方法によって達成された。前記ポリシリコン膜は、膜厚と共に膜中に含まれるハロゲン濃度を減少させていくことによって達成された。
【０００５】
（作用）
以下に本発明による、ポリシリコン膜の作用を説明する。
【０００６】
本発明によれば、被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であることを特徴とするポリシリコン薄膜によって、ボトムゲート型のトランジスタでは電気特性が大幅に改善される。また、トップゲート型トランジスタにおいても半導体層を薄くすることが可能になり、液晶用素子の設計の自由度が広がる。
【０００７】
［実験１］
以下に、本発明に係わるポリシリコン膜の粒径評価法について述べる。
【０００８】
膜厚を１０００Åに統一したポリシリコン膜について、ラマン分光法で測定しＺ ＩｑｂａｌとＳ Ｖｅｐｒｅｋの解析方法（Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｙｓ １５（１９８２）ｐ．３７７−３９２）で、そのピークシフト値から粒径の見積もりを行った。
【０００９】
成膜方法は、プラズマＣＶＤ法で、主要な作製パラメータは次のようであった。
【００１０】
【００１１】
しかし、この堆積速度は、工業的には非常に遅く量産向きではない。一般に多結晶薄膜のＣＶＤ法による堆積では、堆積初期の多結晶の粒径が小さくなり、膜厚とともに粒径が大きくなる傾向がある。そこで、堆積条件を変えて、堆積速度を（１）０．３Å／ｓｅｃ（２）１Å／ｓｅｃの２段階に変化させてポリシリコンの成膜を行った。図３は堆積速度０．３Å／ｓｅｃの条件で堆積した膜厚と、平均粒径の関係を示したものである。（トータル膜厚は１０００Åである）堆積初期の２００Åまでを、０．３Å／ｓｅｃの条件で成長したものが、平均粒径１００Å以上になっていることが判る。
【００１２】
［実験２］
堆積初期の結晶性を改善する方法として、原料ガスにハロゲン系ガスを高濃度に添加する方法を試みた。ハロゲン系ガスの濃度が高いと結晶性は良くなるが、成長速度が低下したり、膜応力が増加して膜ハガレが発生する。
【００１３】
ＳｉＨ４ ／ＳｉＦ４ ＝１０／７００
基板サイズ ３００×３００ｍｍ
基板温度 ４００℃
ＲＦパワー １．５Ｗ／ｃｍ２
圧力 ０．８ｔｏｒｒ
以上の条件で成長したところ、堆積速度は０．３Å／ｓｅｃで、１０００Åの膜厚で膜ハガレが発生した。
【００１４】
（２−ａ）
そこで、成長初期にハロゲン系添加ガス（ＳｉＦ４ や、ＨＣｌ、ＨＦ、ＳｉＨ２ Ｃｌ２ など）の濃度を相対的に高くして、膜成長に伴って濃度を低下させた。
【００１５】
ＳｉＨ４ とＳｉＦ４ を用いてガス組成を
（１）ＳｉＨ４ ／ＳｉＦ４ ＝１０／７００ 堆積速度 ０．３Å／ｓｅｃ
（２）ＳｉＨ４ ／ＳｉＦ４ ＝３０／７００ 堆積速度 １．２Å／ｓｅｃ
と２段階で変化させた。図４は成膜条件と結晶性の関係を示したものである。横軸は、トータル膜厚１０００Åの内で、条件（１）で成膜した初期膜厚の割合を示したもので、縦軸は平均粒径を表している。ＳｉＦ４ の組成比の大きい（１）の条件で成長する割合を大きくすると、結晶性が向上している。
【００１６】
（２−ｂ）
さらに、ガス組成の割合を３段階で変化させた。
（１）ＳｉＨ４ ／ＳｉＦ４ ＝１０／７００ 堆積速度 ０．３Å／ｓｅｃ
（２）ＳｉＨ４ ／ＳｉＦ４ ＝３０／７００ 堆積速度 １．２Å／ｓｅｃ
（３）ＳｉＨ４ ／ＳｉＦ４ ＝４０／２００ 堆積速度 １．９Å／ｓｅｃ
図５は成膜条件と結晶性の関係を示したものである。同様にＳｉＦ４ の組成比の大きい（１）の条件で成長する割合を大きくすると、結晶性が向上している。また、前述の（２−ａ）と比べてみると、トータルの成長速度が大きくても同様の結晶性が得られている。原料ガス中のハロゲンガスの濃度を低下させていくことは、結晶性と生産性の双方に効果があることが判った。
【００１７】
図６は実験（２−ｂ）のサンプルの一つをＳＩＭＳ（二次イオン質量分析）法による組成分析のプロファイルである。膜中のＦ濃度が、基板界面で高く、膜厚が厚くなると低下していることを示している。
【００１８】
（２−ｃ）
同様にＳｉＨ４ とＨＣｌとＨ２ を用いてガス組成を
（１）ＳｉＨ４ ／ＨＣｌ／Ｈ２ ＝２０／１０／５００
（２）ＳｉＨ４ ／ＨＣｌ／Ｈ２ ＝４０／２／５００
と２段階で変化させた。図７は成膜条件と結晶性の関係を示したものである。横軸は、トータル膜厚１０００Åの内で、条件（１）で成膜した初期膜厚の割合を示したもので、縦軸は平均粒径を表している。ＨＣｌの組成比の大きい（１）の条件で成長する割合を大きくすると、結晶性が向上している。
【００１９】
［実験３］
次に堆積初期の膜を気相中でエッチングして、微細な多結晶を除去して粒径の大きなものだけを残し、更に堆積を続けるという方法を試みた。
【００２０】
まず、前述のＣＶＤで堆積速度１Å／ｓｅｃで堆積８０Åのポリシリコンを堆積した（この条件で１０００Åのポリシリコンを堆積すると、平均粒径は３０Åとなる）。次に、エッチングガスを導入し気相でエッチングして、さらに同様に堆積速度１Å／ｓｅｃで１０００Åの膜厚までポリシリコンを再成長させて、ラマン分光法を使って平均粒径の評価を行った。エッチングには、Ａｒで３％に希釈したＮＦ３ を用いた。図８はエッチングする時の膜厚と、再成長後の粒径の関係を示したものである。エッチングをかけるまえの膜厚が１５０Å以下の時、再成長後の平均粒径が１００Å以上になっていることが判る。
【００２１】
［実験４］
さらに、堆積初期のエッチングを複数回繰り返すことにより、結晶性の改善を試みた。堆積速度に換算して５０Åの膜厚ごとに、前述の気相エッチングを繰り返して、できた膜の平均粒径を測った（最終膜厚は１０００Å。堆積速度は、１Å／ｓｅｃであった）。図９は、エッチングの回数と、粒径の関係を示したものである。これらの結果から、エッチング回数が５回くらいまで、堆積初期のエッチングが最終膜の粒径を大きくするのに有効であることが判った。
【００２２】
【発明の実施の形態】
図１は本発明による実施態様例を示すポリシリコン膜の断面の模式図である。図１０は、従来の方法で作製されたポリシリコン膜の断面を示したものである。本発明においては、基板界面近傍の結晶粒径が著しく大きくなっている。
【００２３】
以下に本発明によるポリシリコン膜の堆積方法の実施態様の一例を述べる。高融点ガラス、石英やセラミックなどを基板として用いる。その上に、Ｍｏ、Ｎｉ、Ｔａ、Ｃｕ、Ａｌなどでゲート配線をパターニングして、さらにＳｉＯ２ やＳｉＮｘ、ＴａＯｘなどの絶縁膜で覆っても良い。この基板を、プラズマＣＶＤ装置の中に設置し、真空に排気して加熱する。この時の基板温度は、一般には１５０℃〜５００℃、好ましくは２００℃〜４８０℃、最適には２５０℃〜４５０℃である。次に、Ｓｉを含む原料ガスに場合によっては希釈ガスを添加したものを導入し、高周波等によって分解し、ポリシリコン膜を堆積する。Ｓｉを含む原料ガスは、例えばＳｉＨ４ 、Ｓｉ２ Ｈ６ 、ＳｉＦ４ 、ＳｉＣｌ２ Ｈ２ 、ＳｉＣｌ４ などで、それらの混合ガスでも良い。希釈ガスとしては、Ｈ２ やＨｅ、Ａｒなどの不活性ガスなどが適用可能である。本発明においては、ポリシリコンの成膜速度を変化させることを特徴としている。ポリシリコンの膜厚が１００Åになるまでの成膜速度は、一般には１．５Å／ｓｅｃ以下、好ましくは１．０Å／ｓｅｃ以下、最適には０．５Å／ｓｅｃ以下である。膜厚が１００〜３００Åまでの成膜速度は、一般には５．０Å／ｓｅｃ以下、好ましくは３．０Å／ｓｅｃ以下、最適には２．０Å／ｓｅｃ以下である。膜厚が３００Å以上の成膜速度は、一般には８．０Å／ｓｅｃ以下、好ましくは５．０Å／ｓｅｃ以下、最適には３．０Å／ｓｅｃ以下である。
【００２４】
本発明の他の実施態様例として、原料ガス中のハロゲン含有ガスの添加量を膜厚の増加と共に減少させる手法がある。
【００２５】
また、他の態様例では、堆積初期に成長を止めて気相でエッチングをしてから再成長をする手法がある。エッチングをかける際の膜厚は、一般には３００Å以下、好ましくは２５０Å以下、最適には１００Å以下である。さらに、エッチングと堆積を繰り返しても良い。エッチングから次のエッチングまでの堆積膜厚は、一般には３００Å以下、好ましくは２００Å以下、最適には１００Å以下である。
【００２６】
（実施例１）
以下に、本発明を実施例に基づいて詳細に説明する。
【００２７】
厚さ１ｍｍ、３００×３００ｍｍの低アルカリガラス基板（旭硝子ＡＮ６３５）に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚の増加にともなって、以下のように２段階に変化させた。
【００２８】
（１）膜厚３００Åまで
ＳｉＨ４ ５ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 ０．３１Å／ｓｅｃ］
（２）膜厚１０００Åまで
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、波長５１４．５ｎｍのＡｒレーザーを使ってラマン分光分析を行って、平均粒径の評価を行ったところ１１０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１０５Åであった。
【００２９】
（比較例１）
以下に、比較例を説明する。
【００３０】
実施例１と同様に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚による変化をさせず、実施例１（２）を用いた。
【００３１】
＊堆積条件（膜厚１０００Åにおいて一定）
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ４０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、４５Åであった。
【００３２】
（実施例２）
以下に、本発明を他の実施例を説明する。
【００３３】
実施例１と同様に厚さ１ｍｍ、３００×３００ｍｍの低アルカリガラス基板（旭硝子ＡＮ６３５）に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚の増加にともなって、以下のように３段階に変化させた。
【００３４】
（１）膜厚２００Åまで
ＳｉＨ４ ３ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 ０．２３Å／ｓｅｃ］
（２）膜厚６００Åまで
ＳｉＨ４ ２０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．３２Å／ｓｅｃ］
（３）膜厚１０００Åまで
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、波長５１４．５ｎｍのＡｒレーザーを使ってラマン分光分析を行って、平均粒径の評価を行ったところ１２０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１１０Åであった。
【００３５】
（実施例３）
以下に、本発明の他の実施例を説明する。
【００３６】
実施例１と同様に、プラズマＣＶＤ法によりポリシリコン膜を１０００Å堆積した。堆積条件は、膜厚の増加にともなって、以下のように３段階に変化させた。
【００３７】
（１）膜厚３００Åまで
ＳｉＦ４ ２００ｓｃｃｍ
ＳｉＨ４ ５ｓｃｃｍ
Ｈ２ １０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ６００Ｗ
基板温度 ４２０℃
［堆積速度 ０．３１Å／ｓｅｃ］
（２）膜厚６００Åまで
ＳｉＦ４ １００ｓｃｃｍ
ＳｉＨ４ １０ｓｃｃｍ
Ｈ２ １０００ｓｃｃｍ
圧力 ０．５ｔｏｒｒ
ＲＦパワー ６００Ｗ
基板温度 ４２０℃
［堆積速度 １．４８Å／ｓｅｃ］
（３）膜厚１０００Åまで
ＳｉＨ４ ３０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ６００Ｗ
基板温度 ４２０℃
［堆積速度 １．５４Å／ｓｅｃ］
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ１００Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１１０Åであった。一方、膜中のＦ濃度をＳＩＭＳ分析で測定したところ、基板近傍で１×１０ｅｘｐ２１ａｔｏｍ／ｃｍ３ 、膜厚５００Åのところで、５×１０ｅｘｐ２０ａｔｏｍ／ｃｍ３ 、膜厚９００Åのところで、２×１０ｅｘｐ２０ａｔｏｍ／ｃｍ３ であった。
【００３８】
（実施例４）
以下に、本発明の他の実施例を説明する。
【００３９】
実施例１と同様の基板に、堆積の途中で気相エッチングを加えて再成長するという手法で、ポリシリコン膜を１０００Å堆積した。
【００４０】
まず下記の堆積条件で、膜厚の１００Åのポリシリコン膜を堆積した。
【００４１】
（１）初期膜の堆積条件
ＳｉＨ４ ２０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
次に以下の条件で膜のエッチングを行った。
【００４２】
（２）エッチング条件
ＮＦ３ １００ｓｃｃｍ
Ａｒ ９００ｓｃｃｍ
圧力 ０．１ｔｏｒｒ
ＲＦパワー １００Ｗ
エッチング時間 ２０秒
さらに第二の条件で、１０００Åまでポリシリコン膜を堆積した。
【００４３】
（３）第二の堆積条件
ＳｉＨ４ ５０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ１２０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１１５Åであった。
【００４４】
（実施例５）
以下に、本発明の他の実施例を説明する。
【００４５】
実施例１と同様の基板に、堆積の途中で気相エッチングと堆積を繰り返するという手法で、ポリシリコン膜を１０００Å堆積した。
【００４６】
まず下記の堆積条件で、膜厚の１００Åのポリシリコン膜を堆積した。
【００４７】
（１）初期膜の堆積条件
ＳｉＨ４ ２０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
次に以下の条件で膜のエッチングを行った。
【００４８】
（２）エッチング条件
ＮＦ３ １００ｓｃｃｍ
Ａｒ ９００ｓｃｃｍ
圧力 ０．１ｔｏｒｒ
ＲＦパワー １００Ｗ
エッチング時間 ２０秒
これを３回繰り返して、さらに第二の条件で、１０００Åまでポリシリコン膜を堆積した。
【００４９】
（３）第二の堆積条件
ＳｉＨ４ ５０ｓｃｃｍ
Ｈ２ ３０００ｓｃｃｍ
圧力 ０．７ｔｏｒｒ
ＲＦパワー ８００Ｗ
基板温度 ４２０℃
堆積された膜を、ラマン分光分析を行って、平均粒径の評価を行ったところ１４０Åであった。また、Ｘ線回折法で回折ピークを測定しＳｃｈｅｒｒｅｒの方法で、その半値幅から粒径の見積もりを行ったところ、１２５Åであった。
【００５０】
（実施例６）
実施例１と比較例１の条件で作製した薄膜に、水素プラズマを使って結晶粒界のパッシベーションを行った。処理条件は以下のようであった。
【００５１】
圧力 １．３ｔｏｒｒ
ＲＦパワー ０．５Ｗ／ｃｍ２
基板温度 ２８０℃
時間 ３００秒
処理した基板を１０ｍｍ□に切って、Ｈａｌｌ測定を行ったところＨａｌｌ移動度は
＊実施例１のサンプル １５ｃｍ２ ／ＶＳ
＊比較例１のサンプル ３ｃｍ２ ／ＶＳ
であった。
【００５２】
（実施例７）
実施例１の作製条件を半導体層の堆積条件に用いて、図１１に示すようなボトムゲート型のＴＦＴを作製した。ゲートメタルはＣｒ１０００Å、ゲート絶縁膜はＳｉＯ２ ２０００Å、Ｓｉ層は１０００Å、ｎ＋Ｓｉは５００Å、ソースドレインはＴｉ３００Å／Ａｌ ６０００Å／Ｔｉ５００Åとした。素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、１０ｃｍ２ ／ＶＳであった。
【００５３】
（比較例２）
比較例１の作製条件を半導体層の堆積条件に用いて、実施例７と同じ構成のＴＦＴを作製した。同様に素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、１ｃｍ２ ／ＶＳであった。
【００５４】
（実施例８）
実施例１の作製条件を半導体層の堆積条件に用いて、図１２に示すようなトップゲート型のＴＦＴを作製した。ソースドレインメタルはＣｒ５００Å、ｎ＋Ｓｉは５００Å、Ｓｉ層は２０００Å、ゲート絶縁膜ＳｉＮｘ ２０００Å、ゲートメタルはＴｉ３００Å／Ａｌ ８０００Å／Ｔｉ５００Åとした。素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、２１ｃｍ２ ／ＶＳであった。
【００５５】
（比較例３）
比較例１の作製条件を半導体層の堆積条件に用いて、実施例８と同じ構成のＴＦＴを作製した。同様に素子プロセスの最後に、実施例６の条件で水素プラズマ処理を行った。移動度を測定したところ、９ｃｍ２ ／ＶＳであった。
【００５６】
（比較例４）
比較例３のトップゲート型ＴＦＴで、Ｓｉ半導体層の厚みを５０００Åにしたところ、移動度１９ｃｍ２ ／ＶＳが得られた。
【００５７】
（実施例９）
図１３は本発明のＴＦＴを用いた液晶ディスプレイの断面の一部を示したものである。ＴＦＴは実施例８と同様の構成で作製した。ＴＦＴの上にアクリル性平坦化膜６０３（ＪＳＲ製 ＰＣ４０３）を２μｍ堆積し、コンタクトホール６１０を形成した後ＩＴＯ６０４ ９００Å画素電極を形成した。その上に、ポリイミド配向膜６０５（住友ベークライト製 ＣＲＤ６）１００Åを塗布した。
【００５８】
対向基板には、全面にＩＴＯ６０７を７００Å形成した上に、ポリイミド配向膜６０８を１００Å塗布し両方の基板のラビング方向が互いに反平行になるようにラビングした。スペーサーとして平均粒径２μｍのシリカビーズ６０６を散布し張り合わせ、以下に示す液晶組成物６１１を調整し等方相の温度で注入した。
【外１】
【外２】
これをカイラルスメティック液晶相を示す温度まで冷却し、この際Ｃｈ−ＳｍＣ＊相転移前後において−５Ｖのオフセット電圧を印加して冷却を行う処理をした。
【００６１】
画素サイズは３００μｍ×１００μｍ、ＴＦＴサイズはＬ／Ｗ＝６μｍ／２０μｍであった。液晶の自発分極が１．２ｎＣあり、セルギャップ２μｍと狭いために負荷容量が大きいにも関わらず、この液晶素子を動作したところ、５０μｓｅｃの応答速度で動作した。
【００６２】
【発明の効果】
本発明によれば、被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であるポリシリコン薄膜を用いることで、ボトムゲート型ＴＦＴの電気特性が大幅に改善された。また、トップゲート型トランジスタにおいても半導体層を薄くしても高移動度が得られた。このことによって液晶表示素子に応用する際に、素子段差を小さく設計できるので、歩留まりや液晶配向性を向上させる。
【図面の簡単な説明】
【図１】本発明によるポリシリコンの断面概念図。
【図２】堆積速度と平均粒径の関係を示す図。
【図３】堆積速度を変調させた時の平均粒径の関係を示す図。
【図４】ガス組成を変調させた時の平均粒径の関係を示す図。
【図５】ガス組成を変調させた時の平均粒径の関係を示す図。
【図６】ガス組成を変調させた時の膜中のＦ濃度分布。
【図７】ガス組成を変調させた時の平均粒径の関係を示す図。
【図８】エッチング処理を行ったポリシリコンの初期膜の厚さと、得られた膜の平均粒径の関係。
【図９】エッチングと堆積の繰り返し回数と、得られた膜の平均粒径の関係。
【図１０】従来のポリシリコンの断面構造。
【図１１】ボトムゲート型ＴＦＴ。
【図１２】トップゲート型ＴＦＴ。
【図１３】ＴＦＴを用いたディスプレイの断面の一部を示す図。
【符号の説明】
１０１ ガラス基板
１０２ ゲート
１０３ ゲート絶縁膜
１０４ Ｓｉ半導体層
１０５ ｎ＋Ｓｉ
１０６ ソースドレイン
２０１ ガラス基板
２０２ ソースドレイン電極
２０３ ｎ＋Ｓｉ
２０４ Ｓｉ半導体層
２０５ ゲート絶縁膜
２０６ ゲート
６０１ ガラス基板
６０２ ＴＦＴ
６０３ 平坦化膜
６０４ ＩＴＯ電極
６０５ 配向膜
６０６ スペーサー
６０７ ＩＴＯ電極
６０８ 配向膜
６０９ シール剤
６１０ コンタクトホール
６１１ 液晶
Claims (8)
- 被堆積物界面から１０００Å厚までの多結晶の平均粒径が、１００Å以上であることを特徴とする多結晶シリコン薄膜。
- 前記被堆積物は融点が７００℃以下のガラスであることを特徴とする請求項１記載のポリシリコン薄膜。
- 膜厚と共に膜中に含まれるハロゲン濃度が減少していくことを特徴とする請求項１記載のポリシリコン薄膜。
- プロセス温度が５００℃以下であることを特徴とする請求項１記載のポリシリコン薄膜の製造方法。
- 堆積速度が０．４Å／ｓｅｃ以下であることを特徴とする請求項１記載のポリシリコン薄膜の製造方法。
- 膜厚と共に成長速度を大きくしていくことを特徴とする、前記ポリシリコン薄膜の製造方法。
- 成膜初期で膜成長を一旦止めて、膜をエッチングし、それから再成長することを特徴とする請求項１記載のポリシリコン薄膜の成長方法。
- 膜成長を停止する膜厚が、２００Å以下であることを特徴とする請求項７記載のポリシリコン薄膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323847A JP2004158685A (ja) | 2002-11-07 | 2002-11-07 | 多結晶シリコン薄膜およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323847A JP2004158685A (ja) | 2002-11-07 | 2002-11-07 | 多結晶シリコン薄膜およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158685A true JP2004158685A (ja) | 2004-06-03 |
Family
ID=32803612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002323847A Withdrawn JP2004158685A (ja) | 2002-11-07 | 2002-11-07 | 多結晶シリコン薄膜およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158685A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012019118A (ja) * | 2010-07-09 | 2012-01-26 | Casio Comput Co Ltd | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
| JP2012064604A (ja) * | 2010-09-14 | 2012-03-29 | Casio Comput Co Ltd | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
| WO2012117439A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| WO2023199656A1 (ja) * | 2022-04-15 | 2023-10-19 | 信越半導体株式会社 | ポリシリコンウェーハの製造方法 |
-
2002
- 2002-11-07 JP JP2002323847A patent/JP2004158685A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012019118A (ja) * | 2010-07-09 | 2012-01-26 | Casio Comput Co Ltd | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
| JP2012064604A (ja) * | 2010-09-14 | 2012-03-29 | Casio Comput Co Ltd | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
| WO2012117439A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| WO2012117718A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| US9178075B2 (en) | 2011-02-28 | 2015-11-03 | Panasonic Liquid Crystal Display Co., Ltd. | Thin-film semiconductor device and method for manufacturing the same |
| WO2023199656A1 (ja) * | 2022-04-15 | 2023-10-19 | 信越半導体株式会社 | ポリシリコンウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484633B (zh) | 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法 | |
| TWI404123B (zh) | 半導體膜之選擇性磊晶成長 | |
| KR100306527B1 (ko) | 박막반도체장치의제조방법,박막반도체장치 | |
| US7411274B2 (en) | Silicon semiconductor substrate and its manufacturing method | |
| TWI291235B (en) | Low temperature process for TFT fabrication | |
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| KR20010052812A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2004165682A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
| JP2001274404A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5893949A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| Labrot et al. | Low thermal budget for Si and SiGe surface preparation for FD-SOI technology | |
| US5707744A (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| JP2004158685A (ja) | 多結晶シリコン薄膜およびその製法 | |
| US20100062585A1 (en) | Method for forming silicon thin film | |
| JP3281431B2 (ja) | 薄膜トランジスタ | |
| EP0782178A1 (en) | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| KR101031759B1 (ko) | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 | |
| JPH0738111A (ja) | 薄膜トランジスタの形成方法 | |
| TWI386512B (zh) | 薄膜電晶體用之黏著層 | |
| KR100233146B1 (ko) | 다결정 실리콘의 제조 방법 | |
| JP2011216864A (ja) | 半導体装置とその製造方法 | |
| JP2000260997A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |