KR100469503B1 - 비정질막을결정화하는방법 - Google Patents

비정질막을결정화하는방법 Download PDF

Info

Publication number
KR100469503B1
KR100469503B1 KR10-1998-0001654A KR19980001654A KR100469503B1 KR 100469503 B1 KR100469503 B1 KR 100469503B1 KR 19980001654 A KR19980001654 A KR 19980001654A KR 100469503 B1 KR100469503 B1 KR 100469503B1
Authority
KR
South Korea
Prior art keywords
film
amorphous
electrode
amorphous film
thin film
Prior art date
Application number
KR10-1998-0001654A
Other languages
English (en)
Other versions
KR19990023052A (ko
Inventor
진 장
윤수영
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
진 장
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사, 진 장 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US09/115,498 priority Critical patent/US6326226B1/en
Publication of KR19990023052A publication Critical patent/KR19990023052A/ko
Application granted granted Critical
Publication of KR100469503B1 publication Critical patent/KR100469503B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 비정질 실리콘 박막을 결정화하는 방법에 관한 것으로서, 발명의 구성은 기판 상에 비정질막을 형성하는 단계와, 상기 비정질막상에 금속박막을 형성하는 단계 및 상기 금속박막의 양측에 전계를 인가하고 열처리 공정을 진행하여 상기 비정질막을 결정화시키는 단계를 포함하여 구성되는 것으로, 결정화 온도를 낮출 수 있고, 결정화 속도를 크게 증가시킬 수 있는 것이다.

Description

비정질막을 결정화하는 방법
본 발명은 비정질막을 결정화하는 방법에 관한 것으로, 보다 상세하게는 기판상에 형성된 비정질막상에 전계가 인가될 전극을 형성시킨 후 전계를 인가한 상태에서 열처리 작업을 진행하여 비정질막을 결정화하는 방법에 관한 것이다.
반도체 소자 특히, 액정표시장치에서는 박막트랜지스터의 활성층으로 실리콘 박막을 다결정의 상태로 하여 사용한다. 이는 다결정 실리콘이 비정질 실리콘에 비하여 결함밀도가 적고, 전하의 이동도가 높기 때문이다. 다결정 실리콘은 고온 조건에서 형성하는데, 최근에는 저온조건에서도 다결정 실리콘 박막트랜지스터를 제조하는 기술이 대두되고 있다.
저온 다결정 실리콘은 형성온도가 낮고, 대면적화가 가능하며 성능면에서도 고온 다결정 실리콘과 대등하다는 장점을 가지고 있다. 이러한 저온 다결정 실리콘을 형성하는 방법으로는 고상 결정화방법(SPC : Solid Phase Crystallization), 레이저 결정화법(Laser Crystallization) 등이 있다.
레이저를 이용한 결정화 방법은 비정질 실리콘 막에 레이저를 사용한 열처리에 의하여 결정화시키는 방법으로, 400 이하의 저온 결정화가 가능(Hiroyaki Kuriyama, et, al, Jpn, J, Phys. 31, 4550 (1992))하고 , 성능면에서 우수한 특성을 가지는 장점이 있다.
그러나 결정화가 불균일하게 진행되고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하는 경우에는 적합하지 않은 기술이다.
고상 결정화 방법은 550 - 700 의 온도하에서 약 1 - 24시간 동안 비정질 실리콘 박막에 열처리 작업을 실시하여 결정화하는 방법으로, 저가의 장비를 사용하여 균일한 결정질을 얻을 수 있다.
그러나, 결정화 온도가 상대적으로 낮지 않고 장시간을 요구하기 때문에 유리기판에 사용할 수 없으며, 생산성이 낮다는 단점을 가지고 있다.
저온에서 비정질 실리콘을 결정화시키는 새로운 방법으로 금속유도 결정화법(M. S. Haquc, et, al, Appl. Phys. 79, 7529 (1996))이 있다 금속유도 결정화 방법은 특정한 종류의 금속을 비정질 실리콘에 접촉하게 하여 비정질 실리콘의 결정화 온도를 낮추는 방법이다.
니켈에 의한 금속유도 결정화 방법은 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵(C. Hayzelden, et, al, J. Appl. Phys. 73, 8279 (1993))으로 작용하여 결정화를 촉진한다. 실제로 NiSi2는 실리콘과 같은 구조를 가지며, 격자상수는 5.405으로 실리콘의 5.340 과 매우 비슷하여, 비정질 실리콘의 결정화 핵으로 작용하여 111방향으로 결정화를 촉진(C. Hayzelden et, al, Appl. Phys. Lett. 60, 225 (1992))한다. 이러한 금속유도 결정화 방법은 열처리 시간, 열처리 온도, 금속의 양에 영향을 받는다. 일반적으로 금속의 양이 증가함에 따라 결정화 온도는 낮아진다.
그러나, 이러한 금속 유도 결정화 방법은 금속의 양에 비례하여 금속유도 결정화 효과가 증가하고, 저온 결정화가 가능한 장점을 가지고 있지만, 결정화된 실리콘의 박막내의 금속에 의한 오염으로 실리콘 박막 본래의 특성이 변화하는 단점을 지니고 있다.
또한, 열처리 시간이 10시간 이상으로 길고, 결정화 온도도 상대적으로 낮지 않다는 단점을 가지고 있다.
금속유도 결정화 방법에 의한 금속 오염을 줄이기 위하여 금속 용액을 이용한 결정화 방법이 제안되고 있는데, 이 방법은 비정질 실리콘 박막의 표면에 금속 용액을 코팅한 후, 열처리하여 비정질 실리콘 박막을 금속 유도화에 의하여 결정화하는 것이다.
그러나 이 경우 금속 오염을 줄일 수는 있지만, 다른 통상적인 실리콘 결정화 방법과 같이 결정화 속도가 낮다는 단점을 가지고 있다.
따라서, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 비정질막에 전계가 인가될 전극과 이에 연결되는 금속박막을 형성시켜 전계를 인가한 상태에서 열처리 작업을 진행하여 비정질막의 결정화 속도를 증가시킬 수 있는 비정질막을 결정화하는 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 비정질막의 결정화하는 방법은 기판상에 비정질막을 형성하는 단계와, 상기 비정질막상에 금속박막을 형성하는 단계 및, 상기 금속박막의 양측에 전계를 인가하고 열처리 공정을 진행하여 상기 비정질막을 결정화시키는 단계를 포함하여 구성되는 것을 특징으로한다.
이때, 상기 비정질막에 전계를 가하는 방법으로는 상기 비정질막에 제 1 및 제 2 전극을 형성하고 상기 제 1 및 제 2 전극 사이에 전계를 인가할 수 있고, 상기 비정질막의 양단에 제 1 및 제 2 전극을 접촉하게 하여 상기 제1 및 제2전극 사이에 전계를 인가할 수 있고, 제 1 전극과 제 2 전극 사이에 상기 비정질막을 위치시키고 상기 비정질막이 전극에 접촉되지 아니하는 상태로 상기 제1 및 제2전극을 통하여 전계를 인가할 수 있다. 즉, 본 발명에서는 비정질막에 전계를 인가할 수 있으며 어떤 형태의 방법에도 적용할 수 있다.
이하 본 발명에 따른 비정질막을 결정화하는 방법의 바람직한 실시예들에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1c는 본 발명에 따른 비정질막을 결정화하는 방법의 실시예들을 나타낸 도면으로서, 니켈전극에 전계를 인가하는 전의 단면도이다.
본 발명에 따른 비정질막을 결정화하는 방법의 제1실시예는, 도 1a에 도시된 바와 같이, 절연기판(11)상에 비정질 실리콘 막(13)을 형성한 후, 상기 비정질 실리콘 막(13)상에 니켈 박막(15)을 형성한 다음, 상기 니켈 박막(15)상부의 양쪽에 니켈 전극(14)을 형성한다. 이때, 상기 절연기판(11)은 석영이나 유리 또는 산화막 등이 이용될 수 있다.
또한, 비정질 실리콘 결정화 공정에서 절연기판(11)의 불순물이 비정질 실리콘 (13)에 침투하는 것을 방지하기 위하여 상기 절연기판(11)과 비정질 실리콘 막(13)의 사이에 완충막(12)을 형성할 수 있으며, 통상적인 경우에, 산화절연막이 완충막으로 이용된다.
한편, 본 발명에 따른 비정질막을 결정화하는 방법의 제2실시예는, 도1b에 도시된 바와같이, 절연기판(11)상에 완충막(12)을 형성하고, 상기 완충막(12)상에 1차 비정질 실리콘막(13a)을 증착한 후, 증착된 상기 1차 비정질 실리콘막(13a)상에 니켈 박막(15)을 형성한 다음, 상기 니켈 박막(15)의 양쪽에 니켈 전극(14)을 형성하고, 이어 그 위로 다시 2 차 비정질 실리콘막(13b)을 증착하여 비정질 실리콘막(13)을 형성한다. 즉, 상기 비정질 실리콘 막(13)에 니켈 박막(15)과 이에 연결된 니켈 전극(14)이 개재되어 있다.
또한편, 본 발명에 따른 비정질막을 결정화하는 방법의 제3실시예는, 도 1c에 도시된 바와같이, 절연기판(11)상에 완충막(12)을 형성하고, 상기 완충막(12)상에 니켈 박막(15)을 형성한 후, 상기 니켈 박막(15)의 양쪽에 니켈 전극(14)을 형성한 다음, 전체 구조의 노출된 표면에 비정질 실리콘 막(13)을 형성한다.
상기 본 발명에 따른 비정질막을 결정화하는 방법의 제1, 2, 3실시예에서 사용되는 비정질실리콘박막은 PECVD(Plasma Enhanced Chemical Vapor Deposition), CVD(Chemical Vapor Deposition), 혹은 스퍼터링(sputterring) 등에 의한 증착기술에 의하여 비정질 실리콘을 증착하여 형성할 수 있다. 이 때, 상기 비정질 실리콘 박막은 100 - 100,000 정도, 바람직하기로는 100 - 10,000 정도의 두께로 형성할 수 있다.
또한, 니켈 전극은 코팅(coating)법에 의하여 니켈을 도포하거나 혹은, 통상의 금속증착 기술인 스퍼터링에 의하여 니켈을 증착하거나 혹은, 플라즈마를 사용하는 증착기술에 의하여 니켈을 증착함으로써, 1 - 100 두께의 니켈층을 형성하고, 이 니켈층에 사진식각공정을 진행하여 형성할 수 있다. 이때, 두 니켈 전극 사이의 간격은 0.0001 - 500㎝, 바람직하기로는 0.01 - 100㎝, 더 바람직하기로는 1 - 50㎝ 정도로하여 형성하는 것이 유리하다.
그리고, 니켈 박막은 통상의 금속증착 기술인 스퍼터링에 의하여 니켈을 증착하거나, 니켈이 포함된 니켈 용액을 도포하거나 혹은, 플라즈마를 사용하는 증착기술에 의하여 니켈을 증착함으로써, 0.00001 - 50 정도의 두께를 가지도록 형성할 수 있다.
또한, 니켈 박막을 별도의 작업에 의하여 형성하지 않고, 니켈 전극을 형성하기 위하여 니켈층을 형성하고 식각하는 공정 중에, 니켈층의 일부를 잔류시킴으로써, 니켈 전극에 연결되는 니켈박막으로 사용할 수 있다.
한편, 상기 본 발명에 따른 비정질막을 결정화하는 방법의 제1, 2, 3의 실시예 각각에 전계 인가과 열처리수행을 통해 비정질막이 결정화되는 과정에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 따른 비정질막을 결정화하는 방법의 각 실시예들의 니켈전극에 전계 인가후의 결과를 나타낸 도면으로서, 도 2a는 제1실시예인 도 1a의 비정질막을 결정화한 경우이고, 도 2b는 제2실시예인 도 1b의 비정질막을 결정화한 경우이며, 도 2c는 제3실시예인 도 1c의 비정질막을 결정화한 경우이다.
본 발명에 따른 제1, 2, 3 실시예에서의 완충막, 비정질실리콘막과 니켈박막 및 니켈전극이 형성된 기판을 진공중에서 혹은 질소분위기에서 약 300 - 800℃의 온도를 유지하고 약 1 - 20분간 열처리공정을 진행하되, 양 니켈전극에 1 - 1,000,000V, 바람직하기로는 10 - 10,000V의 전압을 인가하면, 결정화된 실리콘막을 얻을 수 있다. 이 때, 두 니켈전극사이에 인가되는 전압은 상기 범위에서 시간에 따라 변화를 주도록 설정할 수 있다.
또한, 비정질막에 전계를 가하는 중에 플라즈마가 상기 비정질막이 들어있는 챔버내에 형성하게 하거나 또는 존재하게 할 수 있다.
상기에서와 같이, 기판상의 비정질막상의 두 전극에 전계를 인가하고 일정한 온도에서 열처리공정을 진행하면, 도 2a 내지 도 2c에 도시된 바와 같이, 절연기판(11)상에 위치하는 완충막(12)상에는 결정화된 실리콘 막(23)이 형성된다. 또한, 니켈 전극(14)과 접하는 부분에는 니켈-실리사이드(24)가 형성된다. 그리고, 도 1a 내지 도 1c에 도시된 니켈 박막(15)은 접촉된 비정질 실리콘 막이 결정화되는 과정에서 소모된다. 즉, 본 발명의 제1, 2, 3 실시예에서는 니켈 전극 (14)과 이에 접하는 비정질 실리콘막 부분에서 니켈-실리사이드(24)가 형성되고, 두 니켈 전극(14)사이의 비정질 실리콘막이 결정화되어 다결정 실리콘막(23)을 형성하게 된다.
따라서, 본 발명의 실시예들에서는 니켈 유도화에 의하여 비정질 실리콘과 이에 접촉된 니켈 금속이 니켈 실리사이드를 형성하고, 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵으로 작용하여 비정질 실리콘막을 결정화한다. 이때, 비정질 실리콘 막에 형성된 니켈 전극에 전계를 인가함으로써, 종래의 기술에 비하여 저온에서도 훨씬 단축된 시간내에 비정질 실리콘 막을 결정화한다.
또한, 니켈 박막의 니켈이 금속 유도화 결정법에 의한 유도 금속으로 작용 하므로써, 비정질 실리콘 막의 결정화 속도를 더 증가시키고 결정화 온도를 더 낮춘다. 즉, 언급한 본 발명에 의하면 약 300 - 800 ℃의 저온에서 약 1 - 20분간 열처리 작업을 진행하여도 비정질 실리콘 막을 결정화할 수 있다.
그리고, 본 발명은 산소, 질소, 탄소 등의 불순물이 1022/㎠ 이하로 포함되어 이는 비정질 실리콘 박막을 결정화하는 경우에도 이용될 수 있다.
한편, 본 발명의 제1, 2, 3 실시예에서는 니켈 전극을 이용했지만, 니켈 이외의 금속, 예를 들어, 전이금속 혹은 전이금속 합금으로 형성된 전극을 사용하여도 같은 결과를 얻을 수 있다. 이때, 실리콘 막에 형성되는 두 개의 전극은 각각 다른 종류의 금속물질로 형성할 수 있다.
또한, 상기 전극은 하나 이상의 층을 가지도록 형성할 수 있다. 상기 본 발명의 실시예에서는 니켈로 형성한 금속 박막을 사용하였지만, 니켈 이외에 금속, 예를 들어 전이금속 혹은 전이금속 합금으로 형성된 박막을 사용하여도 본 발명에 의한 소정의 결과를 얻을 수 있다.
그리고, 상기 금속박막을 하나 이상의 층을 가지도록 형성할 수 있다. 또한, 상기 본 발명의 실시예에서 금속박막은 그 양단에 전극이 각각 연결되어 있지만, 하나의 전극에 하나의 금속박막이 연결되고, 다른 전극에 다른 금속박막이 연결하여도 본 발명에 의한 소정의 결과를 얻을 수 있다.
상기에서 보인 본 발명의 실시예에서는 니켈 전극이 비정질 실리콘 막에 접하도록 형성한 단면을 보여 주고 있는데, 본 발명은 비정질막에 금속박막을 형성시키고, 비정질막에 전계를 가하는 양태이면 어느 구조든지 적용이 가능하다.
또한, 전극의 형상은 비정질막에 전계를 가해주는 상태이면 되므로, 단면이 사각형이나 다른 기하학적인 형태를 가져도 상관이 없다.
그리고, 전극의 위치와 크기도 비정질 실리콘 막에 전계를 가해줄 수 있으면 되므로, 다양하게 적용할 수 있다. 즉, 전계를 비정질막에 대하여 수직으로 혹은, 수평으로 가하도록 전극을 설치할 수 있다.
도 3은 본 발명에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가한 상태에서 400℃, 10분간 열처리하여 결정화된 다결정 실리콘 박막의 라만(Raman)세기를 나타낸 것인데, 도면에서 알 수 있는 바와 같이, 480㎝-1에서는 피크가 발견되지 않고, 520㎝-1정도에서 최대 피크를 나타내고 있다.
따라서, 본 발명에 의하면, 비정질상은 보이지 않고, 결정질 상만을 보여준다. 즉. 비정질 실리콘이 본 발명에 의해 거의 결정화되어 있음을 알 수 있다.
한편, 도 4는 본 발명에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가한 상태에서 500℃, 10분간 열처리하여 결정화된 다결정 실리콘 막의 TEM 111 명시 야상을 보여주는 사진인데, 사진에서 알 수 있는 바와같이, 비정질상이 없으며 111 방향으로 실리콘이 성장되었음을 알 수 있다.
또한, 도 5는 본 발명에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가중에 500℃, 10분간 열처리하여 결정화된 다결정 실리콘 막의 전기전도도 측정 결과를 나타낸 것인데, 도면에서 알 수 있는 바와같이, 전기전도도는 여기 형태를 보이고 있으며, 직선의 기울기에서 얻은 여기 에너지(activation energy)는 0.538eV이다. 이 값은 양질의 다결정 실리콘에서에서 얻을 수 있는 수치이다.
상기 도 3 내지 도 5까지의 실험 결과에 의하면, 본 발명에 의한 비정질 실리콘의 결정화 방법이 매우 우수함을 보여준다. 더욱이, 본 발명에서는 비정질막에 금속박막을 형성시키고, 비정질막에 전계를 인가할 수 있으면 어떤 형태의 방법에도 적용할 수 있다.
따라서, 상기 비정질막에 전계를 인가하는 방법으로는 상기 비정질막에 제 1 및 제 2 전극을 형성한 상태에서 상기 제 1 및 제 2 전극 사이에 전계를 인가하거나, 상기 비정질막의 양단에 제 1 및 제 2 전극을 접촉되게 하여 상기 제1 및 제2전극 사이에 전계를 인가하거나 또는 제 1 전극과 제 2 전극 사이에 상기 비정질 막을 위치시키고 상기 비정질막이 전극에 접촉되지 아니하는 상태로 상기 제1 및 제2전극을 통하여 전계를 인가할 수 있다.
상기 본 발명의 제1, 2, 3 실시예에서는 비정질 실리콘막을 결정화하는 것을 예를 들어 설명하였지만, 본 발명은 비정질 실리콘 탄소, 비정질 실리콘 게르마늄, 비정질 실리콘 질소등의 비정질 실리콘 계열을 결정화하는 데에도 적용할 수 있다. 또한, 본 발명은 비정질 실리콘 계열 뿐만 아니라, 비정질화 상태의 물질을 결정화하기 위하여도 다양하게 적용할 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 비정질막을 결정화하는 방법에 의하면, 비정질막을 결정화하는 공정 중에 비정질막에 전계가 인가될 전극과 이에 연결된 금속박막을 형성시키고 전계를 인가한 상태에서 열처리공정을 진행함으로써 비정질막의 결정화 온도를 낮출 수 있다.
또한, 본 발명에 의하면, 비정질막의 결정화 속도를 증가시킬 수 있어서, 결정화 공정 시간을 단축시킬 수 있다. 그리고, 본 발명은 금속을 사용하여 비정질 막을 결정화하는데 야기되는 금속 오염을 없앨 수 있다.
따라서, 본 발명의 결과는 액정표시장치의 구동소자인 박막트랜지스터의 제작에 응용될 수 있으며, SRAM, 태양전지 등의 전자소자 제작에 응용될 수 있다.
도 1a 내지 도 1c 는 본 발명에 따른 비정질막을 결정화하는 방법의 실시예들을 나타낸 도면으로서, 전계를 인가하기 전의 단면
도 2a 내지 도 2c는 본 발명에 따른 비정질막을 결정화하는 방법의 각 실시예들의 전계 인가후의 결과를 나타낸 도면으로서, 도 2a는 도 1a의 비정질막을 결정화한 경우이고, 도 2b는 도 1b의 비정질막을 결정화한 경우이며, 도 2c는 도 1c의 비정질막을 결정화한 경우
도 3은 본 발명에 따른 결정화한 다결정 실리콘 박막의 라만(Raman) 스펙트럼 그래프
도 4는 본 발명에 따른 결정화한 다결정 실리콘 박막의 투과전자현미경(TEM) 사진
도 5는 본 발명에 따른 결정화한 다결정 실리콘 박막의 온도에 따른 전기전도도
*도면의 주요부분에 대한 부호의 설명*
11 : 기판 12 : 완충막
13a : 1차 비정질실리콘막 13b : 2차 비정질실리콘막
13 : 비정질실리콘막 14 : 니켈전극
15 : 니켈박막 23 : 다결정실리콘막
24 : 니켈실리사이드

Claims (15)

  1. 기판 상에 비정질막을 형성하는 단계;
    상기 비정질막상에 금속박막을 형성하는 단계; 및
    상기 금속박막의 양측에 전계를 인가하고 열처리 공정을 진행하여 상기 비정질막을 결정화시키는 단계를 포함하여 구성되는 것을 비정질막을 결정화하는 방법.
  2. 제1항에 있어서
    상기 비정질막을 형성하는 단계는,
    기판상에 비정질막을 형성하는 공정과,
    상기 비정질막상에 금속박막을 형성하는 공정과,
    상기 금속박막상에 제 1 및 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  3. 제1항에 있어서,
    상기 비정질막을 형성하는 단계는,
    상기 제 1 비정질막상에 금속 박막을 형성하는 공정과,
    상기 금속박막 상에 제 1 및 제 2 전극을 형성하는 공정과,
    상기 제 1 및 제 2 전극과 상기 제 1 비정질막을 덮는 제 2 비정질막을 형성하는 공정을 포함하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  4. 제1항에 있어서,
    상기 비정질막을 형성하는 단계는,
    상기 기판 상에 금속박막을 형성하는 공정과,
    상기 금속박막 상에 제 1 및 제 2 전극을 형성하는 공정과,
    상기 제 1 및 제 2 전극과 상기 기판을 덮는 비정질막을 형성하는 공정을 포함하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  5. 제1항에 있어서,
    상기 비정질막은 비정질 실리콘 계열의 물질로 형성하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  6. 제 2 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 제 1 및 제 2 전극과 상기 금속박막은 전이금속 혹은 전이금속 합금으로 형성하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  7. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 금속박막의 두께는 0.00001 - 50 A인 것을 특징으로 하는 비정질막을 결정화하는 방법.
  8. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극의 간격은 0.0001 - 500㎝인 것을 특징으로 하는 비정질막을 결정화하는 방법.
  9. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극 사이에 인가하는 전압은 1 - 1,000,000Ｖ인 것을 특징으로 하는 비정질막을 결정화하는 방법.
  10. 제 9 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극 사이에 인가하는 전압은 열처리 작업 중에 시간에 따라 변화시키는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  11. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 비정질막에 전계를 가하는 방법으로는 상기 비정질막의 양단에 제 1 및 제 2 전극을 접촉되게 하여 상기 제1 및 제2전극 사이에 전계를 인가하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  12. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 비정질막에 전계를 가하는 방법으로는 제 1 전극과 제 2 전극 사이에 상기 비정질막을 위치시키고 상기 비정질막이 전극에 접촉되지 않은 상태에서 상기 제1 및 제2전극을 통하여 전계를 인가하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  13. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 제 1 전극과 제 2 전극 사이에 금속막을 형성하는 방법으로는 플라즈마를 이용하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  14. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 제 1 전극과 제 2 전극 사이에 금속막을 형성하는 방법으로는 금속이 포함된 용액을 증착하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
  15. 제 1 항에 있어서,
    상기 열처리공정을 진행하는 단계는,
    300 내지 800 ℃의 온도를 유지하고 1 - 20분간 열처리공정을 수행하는 것을 특징으로 하는 비정질막을 결정화하는 방법.
KR10-1998-0001654A 1997-07-15 1998-01-21 비정질막을결정화하는방법 KR100469503B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/115,498 US6326226B1 (en) 1997-07-15 1998-07-14 Method of crystallizing an amorphous film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-38965 1997-08-14
KR19970038965 1997-08-14
KR1019970038965 1997-08-14

Publications (2)

Publication Number Publication Date
KR19990023052A KR19990023052A (ko) 1999-03-25
KR100469503B1 true KR100469503B1 (ko) 2005-05-27

Family

ID=65893543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0001654A KR100469503B1 (ko) 1997-07-15 1998-01-21 비정질막을결정화하는방법

Country Status (1)

Country Link
KR (1) KR100469503B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532079B1 (ko) * 1998-11-09 2006-04-06 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한액정표시장치제조방법
KR100486718B1 (ko) * 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100413473B1 (ko) * 1999-09-08 2003-12-31 엘지.필립스 엘시디 주식회사 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR100769201B1 (ko) * 2001-03-29 2007-10-23 엘지.필립스 엘시디 주식회사 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자
KR101088878B1 (ko) * 2010-09-24 2011-12-07 주식회사 엔씰텍 다결정 실리콘 박막 제조장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151417A (ja) * 1983-02-17 1984-08-29 Agency Of Ind Science & Technol 半導体結晶薄膜の製造方法
JPH038789A (ja) * 1989-06-05 1991-01-16 Nippon Telegr & Teleph Corp <Ntt> 非晶質薄膜結晶化法
JPH0395920A (ja) * 1989-09-07 1991-04-22 Canon Inc 結晶性の改良方法
KR0184713B1 (ko) * 1994-05-11 1999-04-15 주승기 비정질 실리콘 박막의 저온 결정화방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151417A (ja) * 1983-02-17 1984-08-29 Agency Of Ind Science & Technol 半導体結晶薄膜の製造方法
JPH038789A (ja) * 1989-06-05 1991-01-16 Nippon Telegr & Teleph Corp <Ntt> 非晶質薄膜結晶化法
JPH0395920A (ja) * 1989-09-07 1991-04-22 Canon Inc 結晶性の改良方法
KR0184713B1 (ko) * 1994-05-11 1999-04-15 주승기 비정질 실리콘 박막의 저온 결정화방법

Also Published As

Publication number Publication date
KR19990023052A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
US6326226B1 (en) Method of crystallizing an amorphous film
JPH03292741A (ja) 半導体装置の製造方法
US6309951B1 (en) Method for crystallizing amorphous silicon
JP2505736B2 (ja) 半導体装置の製造方法
JP4026009B2 (ja) 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
KR100480367B1 (ko) 비정질막을결정화하는방법
KR20020027902A (ko) 박막 트랜지스터 제조방법
KR100469503B1 (ko) 비정질막을결정화하는방법
JPH0422120A (ja) 薄膜半導体装置の製造方法
KR100317640B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
JP3392325B2 (ja) 液晶表示装置
US6451637B1 (en) Method of forming a polycrystalline silicon film
JP2000353706A (ja) 半導体装置の製造方法
KR20010026786A (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
JPH02189935A (ja) 薄膜トランジスタの製造方法
JPS62124736A (ja) シリコン薄膜およびその作成方法
JPH05259458A (ja) 半導体装置の製法
JPH07122752A (ja) 薄膜トランジスタの製造方法
KR100375390B1 (ko) 박막 트랜지스터 및 그 제조방법
KR960026967A (ko) 다결정 박막 트랜지스터 및 그 제조방법
KR100947269B1 (ko) 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 13

EXPY Expiration of term