JP4026009B2 - 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 - Google Patents

多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4026009B2
JP4026009B2 JP2003358095A JP2003358095A JP4026009B2 JP 4026009 B2 JP4026009 B2 JP 4026009B2 JP 2003358095 A JP2003358095 A JP 2003358095A JP 2003358095 A JP2003358095 A JP 2003358095A JP 4026009 B2 JP4026009 B2 JP 4026009B2
Authority
JP
Japan
Prior art keywords
silicon layer
amorphous silicon
electrodes
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003358095A
Other languages
English (en)
Other versions
JP2004158850A (ja
Inventor
ビン・キム
ヘ−ヨル・キム
チョン−ウク・ペ
Original Assignee
エルジー フィリップス エルシーディー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー フィリップス エルシーディー カンパニー リミテッド filed Critical エルジー フィリップス エルシーディー カンパニー リミテッド
Publication of JP2004158850A publication Critical patent/JP2004158850A/ja
Application granted granted Critical
Publication of JP4026009B2 publication Critical patent/JP4026009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は液晶表示装置用多結晶薄膜トランジスタに係り、特に薄膜トランジスタに含まれる多結晶アクティブ層である多結晶シリコン膜を結晶化する時、均等した分布の結晶粒（grain）を有するようにする結晶化方法に関する。
一般に、多結晶シリコン薄膜を形成するためには純粹非晶質シリコン（intrinsic amorphous silicon）を所定の方法すなわち、プラズマ気相蒸着法（plasma chemical vapor deposition）やＬＰＣＶＤ（Low pressure ＣＶＤ）方法で絶縁基板に５００Åの厚さで非晶質シリコン膜を蒸着した後、これを再び結晶化する方法を用いた。結晶化方法は次のように大別して３種に分類され得る。
第一に、レーザー熱処理（laser annealing）方法は、非晶質シリコン薄膜が蒸着された基板にレーザーを加えて多結晶シリコンを成長する方法である。
第二に、固相結晶化（solid phase crystallization：以下ＳＰＣと称する）方法は、非晶質シリコンを高温で長時間熱処理して多結晶シリコンを形成する方法である。
第三に、金属誘導結晶化（metal induced crystallization：ＭＩＣ）方法は、非晶質シリコン上に金属を蒸着して多結晶シリコンを形成する方法であって、大面積のガラス基板を用いることができる。
１番目の方法であるレーザー熱処理は、現在広く研究されている多結晶シリコン形成方法であって、非晶質シリコンが蒸着された基板にレーザーエネルギーを供給して前記非晶質シリコンを溶融状態に作った後、冷却により多結晶シリコンを形成する方法である。
２番目の方法である固相結晶化は、６００℃以上の高温を耐えることができる石英基板に不純物の拡散を防止するために所定の厚さで緩衝層（buffer layer）を形成して、前記緩衝層上に非晶質シリコンを蒸着した後、ファーネスで高温長時間熱処理して多結晶シリコンを得る方法であって、前述したように前記固相結晶化は高温で長時間遂行されるので所望する多結晶シリコン相（phase）を得られなく、グレーン成長方向性が不規則であって薄膜トランジスタへの応用時多結晶シリコンと接続されるゲート絶縁膜が不規則に成長して素子の降伏電圧が低くなる問題点がある。また、多結晶シリコンの粒径の大きさが甚だしく不均一して素子の電気的特性を低下させるのみならず、高価の石英基板を用いる問題点がある。
３番目の方法である金属誘導結晶化は、低価の大面積ガラス基板を用いて多結晶シリコンを形成することができるが、前記多結晶シリコン内部のネットワーク（net work）中に金属の残留物が存在する可能性が高いために膜質の信頼性を保障するのが難しく、前記ＭＩＣ方法を新しく応用して、結晶化された多結晶シリコンを薄膜トランジスタ及び液晶表示装置のスイッチング素子に適用する試みが進行中である。
前記ＭＩＣ方法をさらに改善した結晶化方法として、高電圧を掛けて、高電圧により金属から発生するジュール熱を利用して非晶質シリコンを結晶質シリコンに形成する電界−金属誘導方法（ＦＥ−ＭＩＣ）がある。
前記電界誘導結晶化方法とは非晶質シリコン上に金属を蒸着して、前記金属に直流高電圧を印加してジュール熱を発生するようにすることによって前記非晶質シリコンが結晶化されるのに触媒役割をするようにする。このとき、前記金属を触媒金属という。
以下、添付された図面を参照して、ＦＥ−ＭＩＣ方法で非晶質シリコンを結晶化する方法を説明する。図１Ａないし図１Ｄは、ＦＥ−ＭＩＣ方法を利用した従来のシリコン結晶工程を順序とおり示した工程断面図である。
まず、図１Ａに示したように、基板１０上に酸化シリコン（ＳｉＯ2）のようなシリコン絶縁物質を蒸着してバッファ層１２を形成する。前記バッファ層１２は、工程中基板１０に湧出されるアルカリ系物質を遮断するためのものであって、基板がアルカリ系物質で形成された場合有用である。
次に、前記バッファ層１２の上部に非晶質シリコンを蒸着した後、脱水素化工程を進めて非晶質先行膜１４を形成する。場合によっては脱水素化工程を進めない場合もある。
図１Ｂに示したように、前記非晶質先行膜１４の表面にニッケル（Ｎｉ）のような触媒金属１６を蒸着する工程を進める。
さらに、図１Ｃに示したように、前記非晶質先行膜１４が形成された基板１０を平板状のヒーター（heater）１８に乗せた後、前記非晶質先行膜１４の一側と他側に各々電極２０を接触させる。
次に、前記電極２０を通して非晶質先行膜１４に高電圧を印加して結晶化する工程を進める。前述したような工程が完了されれば、図１Ｄに示したように、多結晶シリコン膜２４を形成することができる。
しかし、従来の結晶化方法においては、前記電極を単一方向に構成して高電圧を印加して結晶化を進めていた。このため、単一方向の電界が分布するようになり、これによって１方向に電流が流れるようになる。従って、均一な電流分布を誘導できないために局部的な結晶粒の分布が部分的に方向性を有するようになり全体的には不均一な結晶粒分布をなすようになる。
本発明は前述したような問題を解決するための目的で提案されたものであり、電界を印加する第１方法は、基板の１方向に電極を構成して一次で高電圧を印加して結晶化を進め、前記一次電極方向に垂直に電極をもう一度構成して二次で高電圧を印加して結晶化工程を進めることである。
第２方法は、基板の上／下側と左／右側に相互対向するように同時に電極を構成した後、前記電極を通して高電圧を印加して結晶化することである。
前述したような第１、第２結晶化方法は、均等した分布の結晶粒を有する多結晶シリコン膜を製作することを可能にし、これにより、作動特性が改善された薄膜トランジスタを製作することができるようにする。
前述したような目的を達成するための本発明は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；前記一次結晶化された非晶質シリコン層の上部に前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して二次結晶化された非晶質シリコン層を形成する段階を含む多結晶シリコン層の形成方法を提供する。
前記結晶化温度は、５００℃〜５５０℃の範囲で定まる。
一方、本発明は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加する段階を含む多結晶シリコン層の形成方法を提供する。
前記第１及び２電極と連結された第１電源と、前記第３及び４電極と連結された第２電源を通して高電圧を印加する。
他の方法として、前記第１ないし４電極中同一な極性の電極を各々一つに連結して、これに単一電源を連結してこれを通して高電圧を印加して結晶化できる。
前記結晶化温度は、５００℃〜５５０℃の範囲で定まる。
本発明の第１特徴による多結晶薄膜トランジスタ製造方法は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；前記一次結晶化された非晶質シリコン層の上部に前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；前記アクティブ層上にゲート絶縁膜を形成する段階と；前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階を含む。
本発明の第２特徴による多結晶薄膜トランジスタ製造方法は、基板上部に非晶質シリコン層を形成する段階と；前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；前記アクティブ層上にゲート絶縁膜を形成する段階と；前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階を含む。
前述したように非晶質先行膜上／下側と左／右側から各々または同時に高電圧を印加して結晶化を進めるようになれば、均等した分布の結晶粒でなされた多結晶シリコン膜を形成することができ、これを含んで製作された多結晶薄膜トランジスタは移動度が改善されて漏れ電流レベルが低くなり作動特性が改善される効果がある。
以下、添付した図面を参照しながら本発明の実施例を説明する。
−−第１実施例−−
本発明は基板の１方向に相互離隔された電極を構成して一次で結晶化を進めて、前記電極を一次結晶化工程とは垂直な方向で構成して結晶化を進めることを特徴とする。
図２Ａないし図２Ｃは、非晶質シリコン膜を結晶化するための非晶質先行膜と電極の形状を示した斜視図である。図２Ａに示したように、基板１００上に酸化シリコン（ＳｉＯ2）のようなシリコン絶縁物質を蒸着してバッファ層１０２を形成する。前記バッファ層１０２は、工程中基板１００の表面に湧出されるアルカリ系物質を遮断するためのものであって、基板がアルカリ系物質で形成された場合有用である。
次に、前記バッファ層１０２の上部に非晶質シリコン（ａ−Ｓｉ：Ｈ）を蒸着した後、脱水素化工程を進めて非晶質先行膜１０４を形成する。前記脱水素化工程は、非晶質先行膜１０４が水素を含んでいるために進行しなければならない工程である。なぜなら、前記水素は３５０℃以上において薄膜を抜け出すために結晶化工程中水素が抜け出すようになれば決定票面に数多くの欠陥が発生するようになるためである。したがって、これを未然に防止すべく脱水素化工程を進める。但し、場合によっては前記脱水素化工程を進めない場合もある。
図２Ｂに示したように、前記非晶質先行膜１０４の表面にニッケル（Ｎｉ）のような触媒金属１０６を蒸着する工程を進める。このとき、触媒金属は極微量を蒸着する。
さらに、図２Ｃに示したように、前記非晶質先行膜１０４が形成された基板１００を平板状のヒーター１１８に乗せた後、前記非晶質先行膜１１４の一側と他側に各々第１及び２電極１２０ａ、１２０ｂを接触させる。前記第１及び２電極１２０ａ、１２０ｂは第１方向Ｄ1に平行した棒状であり、前記第１方向Ｄ1と実質的に垂直な第２方向Ｄ2に一定間隔離隔されて配置される。
次に、前記ヒーター１１８に熱を加えた状態で前記第１及び２電極１２０ａ、１２０ｂを通して５００Ｖ〜２０００Ｖの範囲内の高電圧を印加して、前記非晶質先行膜１０４を一次で結晶化する。このとき、前記第１及び２電極１２０ａ、１２０ｂ間には前記第２方向Ｄ2に平行した第１電界Ｅ1が形成され、前記触媒金属１０６は前記第１電界Ｅ1によって前記第２方向Ｄ2への拡散が促進されるので結晶化が加速される。
次に、図２Ｄに示したように、前記一次結晶化時の第１及び第２電極１２０ａ、１２０ｂの構成方向と垂直な方向に第３及び４電極１２０ｃ、１２０ｄを構成する。すなわち、前記第３及び４電極１２０ｃ、１２０ｄは前記第２方向Ｄ2に平行した棒状であり、前記第１方向Ｄ1に一定間隔離隔されて配置される。次に、前記第３及び４電極１２０ｃ、１２０ｄを通して５００Ｖ〜２０００Ｖの範囲内の高電圧を印加して、前記一次結晶化された膜１２２を二次で結晶化して最終的に結晶化を完了する。このとき、前記第３及び４電極１２０ｃ、１２０ｄ間には前記第１方向Ｄ1に平行した第２電界Ｅ2が形成され、前記触媒金属１０６は前記第２電界Ｅ2によって前記第１方向Ｄ1への拡散が促進されて結晶化が加速される。
前述したような工程を通して結晶化された多結晶シリコン膜は、従来に比べて均等した分布の結晶粒で構成されることができる。前述したような決定方法を通して結晶化された多結晶シリコン層をアクティブ層として用いた薄膜トランジスタの特性を以下グラフを通して説明する。
図３は、従来の工程を通して形成した多結晶シリコン層を含む薄膜トランジスタを対象として測定したものであって、図４は本発明の工程を通して形成した多結晶シリコン層を含んだ薄膜トランジスタを対象にして測定したものである。これらの図は、ＶdSを−１０Ｖに固定して、ゲート電圧を変化してあらわれるドレイン電流Ｉdの特性を示したものである。
図３と図４を比較すると、従来の場合には移動度が３９．１ｃｍ2／Ｖ・ｓｅｃを示し、本発明の場合には移動度が４９ｃｍ2／Ｖ・ｓｅｃを示している。また、ゲート電圧Ｖgの０Ｖから１０Ｖ間を見れば、漏れ電流（Ｉoff）レベルが本発明の場合にはるかに低いことが分かる。したがって、本願発明のように電極の位置を上／下とこれに垂直な左／右方向に変えながら結晶化工程を進めることが作動特性に有利な素子を得ることができることを証明できる。
以下、第２実施例を通して本発明の変形例を説明する。
−−第２実施例−−
本発明の第２実施例は、非晶質先行膜の上／下と左／右方向に同時に電極を接触して高電圧を印加して結晶化工程を進めることを特徴とする。
図５は、本発明の第２実施例による電極の構成を示した図面である。図示したように、基板２００上にバッファ層２０２を形成し、バッファ層２０２の上部に触媒金属２０６が蒸着された非晶質先行膜２０４を形成してこれをホットプレート２１８上に固定する。
次に、前記非晶質先行膜２０４の上／下と左／右方向に各々第１ないし４電極２１０ａ、２１０ｂ、２１０ｃ、２１０ｄを構成する。前記第１及び２電極２１０ａ、２１０ｂは第１方向Ｄ1に平行した棒状を有し、前記第１方向Ｄ1に実質的に垂直である第２方向Ｄ2には一定間隔離隔されて配置される。また、前記第３及び４電極２１０ｃ、２１０ｄは第２方向Ｄ2に平行した棒状を有し、前記第１方向Ｄ1には一定間隔離隔されて配置される。このとき、相互対向する電極の任意の片側は（＋）電極または（−）電極としての役割を有する。
前述したように、非晶質先行膜２０４の上部に電極を構成するが、第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄは相互に５ｃｍ〜７ｃｍの離隔距離Ｌを置いて構成する。このとき、前記第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄの位置が近づけば、結晶化に及ぼす電流よりは対向しないで隣接した電極２１０ａと２１０ｃまたは２１０ｂと２１２ｄ間の電流が多くなるために結晶化の助けにならない。
また、前記第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄは、各々第１及び第２電源Ｖ1、Ｖ2に独立的に連結されて結晶化に最適化された影響を及ぼすことができる高電圧を各々独立的に印加することができるようにする。
図５の構成は、前記第１及び２電極２１０ａ、２１０ｂと第３及び４電極２１０ｃ、２１０ｄが各々対をなして二個の独立的な電源に連結された構成であるが、場合によっては以下図６に示したように、相互近接した電極２１０ａと２１０ｄまたは２１０ｂと２１０ｃが同一性質を有する電極として連結されて一つの電源Ｖから電圧を受けるように構成することができる。
前述したような図５と図６の構成により非晶質先行膜を多結晶シリコンで形成することができる。
以下、前述したような第１及び第２実施例を通して結晶化された多結晶シリコン膜を含んだ多結晶薄膜トランジスタの製造工程を図７Ａないし図７Ｄを参照して説明する。
まず、図７Ａに示したように、バッファ層３０２が形成された基板３００上に前述したような結晶化工程を通して結晶化された多結晶シリコン膜をパターニングして、アイランド状のアクティブ層３１４を形成する。
連続して、前記アクティブ層３１４の上部に窒化シリコン（ＳｉＮ2）または酸化シリコン（ＳｉＯ2）を蒸着してゲート絶縁膜３１６を形成する。前記アクティブ層３１４は、チャネル領域３１４ａと、不純物がドーピングされてオーミック領域になるソース及びドレイン領域３１４ｂ、３１４ｃを有する。
図７Ｂに示したように、前記ゲート絶縁膜３１６が形成された基板３００の全面にアルミニウム（Ａｌ）とアルミニウム合金を含む低抵抗金属を蒸着してパターニングして、前記チャネル領域３１４ａに対応するゲート絶縁膜３１６上にゲート電極３１８を形成する。連続して、前記ゲート電極３１８が形成された基板３００の全面にｎ+またはｐ+不純物イオンをドーピングして前記ソース及びドレイン領域３１４ｂ、３１４ｃをオーミック領域として形成する。
このとき、前記イオンドーピングは、イオン注入（implantation）方法を用いるようになれば前記不純物イオンがドーピングされたソース及びドレイン領域３１４ｂ、３１４ｃの表面を甚だしく傷つけられる状態になる。したがって、所定の温度を加えて活性化工程を進めて前記ソース及びドレイン領域３１４ｂ、３１４ｃの表面が元来の状態に回復させて、ドーピングされたイオンが活性化及び拡散されるようにする。場合によって、前記ゲート絶縁膜３１６は、前記ゲート電極３１８をエッチストッパー（etch stoper）としてエッチングできる。
次に、図７Ｃに示したように、前記ゲート電極３１８が形成された基板３００の全面に前述したような絶縁物質を蒸着して層間絶縁膜３２０を形成する。連続して、前記層間絶縁膜３２０をパターニングして、前記チャネル領域３１４ａ両側のソース及びドレイン領域３１４ｂ、３１４ｃを各々露出する第１コンタクトホール３２２と第２コンタクトホール３２４を形成する。
次に、図７Ｄに示したように、前記層間絶縁膜３２０が形成された基板３００の全面に銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）等を含む導電性金属グループ中選択された一つを蒸着してパターニングして、前記露出されたソース及びドレイン領域３１４ｂ、３１４ｃと各々接触するソース電極３２６とドレイン電極３２８を形成する。
前述したような工程を通して本発明による多結晶薄膜トランジスタを製作することができる。
非晶質シリコン膜の結晶化工程を従来の工程順序に従って説明するための工程断面図である。 図１Ａに続く工程順序の断面図である。 図１Ｂに続く工程順序の断面図である。 図１Ｃに続く工程順序の断面図である。 非晶質シリコン膜の結晶化工程を本発明の第１実施例の工程順序に従って説明するための工程断面図である。 図２Ａに続く工程順序の断面図である。 図２Ｂに続く工程順序の断面図である。 図２Ｃに続く工程順序の断面図である。 従来によって製作された多結晶シリコン膜を含む薄膜トランジスタのドレイン電流特性を示したグラフである。 本発明によって製作された多結晶シリコン膜を含む薄膜トランジスタのドレイン電流特性を示したグラフである。 本発明の第２実施例による電極構成を示した斜視図である。 本発明の第２実施例の変形された電極構成を示した斜視図である。 本発明による多結晶シリコン薄膜トランジスタの製造工程を工程順序に従って説明するための工程断面図である。 図７Ａに続く工程順序の断面図である。 図７Ｂに続く工程順序の断面図である。 図７Ｃに続く工程順序の断面図である。
符号の説明
１００：基板、１０２：バッファ層、１０４：非晶質シリコン層、１０６：触媒金属、１１８：ホットプレート、１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ：第１ないし４電極。

Claims (18)

  1. 基板上部に非晶質シリコン層を形成する段階と；
    前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
    前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；
    前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；
    前記一次結晶化された非晶質シリコン層の上部に前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
    前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して二次結晶化された非晶質シリコン層を形成する段階とを含む多結晶シリコン層の形成方法。
  2. 前記第１及び２温度各々は、５００℃〜５５０℃の範囲であることを特徴とする請求項１に記載の多結晶シリコン層の形成方法。
  3. 基板上部に非晶質シリコン層を形成する段階と；
    前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
    前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
    前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加する段階とを含む多結晶シリコン層の形成方法。
  4. 前記第１電圧は、第１電源から前記第１及び２電極に印加されて、前記第２電圧は、第２電源から前記第３及び４電極に印加されることを特徴とする請求項３に記載の多結晶シリコン層の形成方法。
  5. 前記第１及び２電圧は、同一電圧であることを特徴とする請求項３に記載の多結晶シリコン層の形成方法。
  6. 前記第１及び第２電圧は、前記第１ないし４電極に連結された同一な電源から印加されることを特徴とする請求項５に記載の多結晶シリコン層の形成方法。
  7. 前記第１温度は、５００℃〜５５０℃の範囲であることを特徴とする請求項３に記載の多結晶シリコン層の形成方法。
  8. 基板上部に非晶質シリコン層を形成する段階と；
    前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
    前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極を配置する段階と；
    前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と；
    前記一次結晶化された非晶質シリコン層の上部に前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
    前記一次結晶化された非晶質シリコン層を第２温度で加熱しながら同時に前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；
    前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；
    前記アクティブ層上にゲート絶縁膜を形成する段階と；
    前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；
    前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；
    前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；
    前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階とを含む多結晶シリコン薄膜トランジスタの製造方法。
  9. 前記基板と非晶質シリコン層間にバッファ層を形成する段階をさらに含むことを特徴とする請求項８に記載の多結晶シリコン薄膜トランジスタの製造方法。
  10. 前記バッファ層は、シリコン酸化膜（ＳｉＯ2 ）でなることを特徴とする請求項９に記載の多結晶シリコン薄膜トランジスタの製造方法。
  11. 前記第１及び２温度各々は、５００℃〜５５０℃の範囲であることを特徴とする請求項８に記載の多結晶シリコン薄膜トランジスタの製造方法。
  12. 基板上部に非晶質シリコン層を形成する段階と；
    前記非晶質シリコン層の上部に触媒金属を蒸着する段階と；
    前記触媒金属が蒸着された非晶質シリコン層上部に前記非晶質シリコン層と接触して第１方向に相互離隔された第１及び２電極と前記第１方向と垂直な第２方向に相互離隔された第３及び４電極を配置する段階と；
    前記非晶質シリコン層を第１温度で加熱しながら同時に前記第１及び２電極に第１電圧を印加して前記第３及び４電極に第２電圧を印加して多結晶シリコン層を形成する段階と；
    前記多結晶シリコン層をパターンしてアクティブ層を形成する段階と；
    前記アクティブ層上にゲート絶縁膜を形成する段階と；
    前記アクティブ層上部のゲート絶縁膜上にゲート電極を形成する段階と；
    前記アクティブ層に不純物をドーピングしてソース及びドレイン領域を形成する段階と；
    前記ゲート電極上部にソース領域を露出する前記ソースコンタクトホールと前記ドレイン領域を露出するドレインコンタクトホールを有する層間絶縁膜を形成する段階と；
    前記層間絶縁膜上部に前記ソースコンタクトホールを通して前記ソース領域と連結されるソース電極と前記ドレインコンタクトホールを通してドレイン領域と連結されるドレイン電極を形成する段階とを含むことを特徴とする多結晶シリコン薄膜トランジスタの製造方法。
  13. 前記基板と非晶質シリコン層間にバッファ層を形成する段階をさらに含むことを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
  14. 前記バッファ層は、シリコン酸化膜（ＳｉＯ2 ）でなることを特徴とする請求項１３に記載の多結晶シリコン薄膜トランジスタの製造方法。
  15. 前記第１電圧は、第１電源から前記第１及び２電極に印加されて、前記第２電圧は第２電源から前記第３及び４電極に印加されることを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
  16. 前記第１及び２電圧は、同一電圧であることを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
  17. 前記第１及び第２電圧は、前記第１ないし４電極に連結された同一な電源から印加されることを特徴とする請求項１６に記載の多結晶シリコン薄膜トランジスタの製造方法。
  18. 前記第１温度は、５００℃〜５５０℃の範囲であることを特徴とする請求項１２に記載の多結晶シリコン薄膜トランジスタの製造方法。
JP2003358095A 2002-11-04 2003-10-17 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法 Expired - Fee Related JP4026009B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067881A KR100930362B1 (ko) 2002-11-04 2002-11-04 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
JP2004158850A JP2004158850A (ja) 2004-06-03
JP4026009B2 true JP4026009B2 (ja) 2007-12-26

Family

ID=32822498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358095A Expired - Fee Related JP4026009B2 (ja) 2002-11-04 2003-10-17 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US6849525B2 (ja)
JP (1) JP4026009B2 (ja)
KR (1) KR100930362B1 (ja)
CN (1) CN1319123C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543717B1 (ko) * 2003-05-27 2006-01-23 노재상 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
KR100623693B1 (ko) * 2004-08-25 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
WO2007145873A2 (en) * 2006-06-05 2007-12-21 Cohen Philip I Growth of low dislocation density group-iii nitrides and related thin-film structures
KR100811282B1 (ko) * 2006-12-27 2008-03-07 주식회사 테라세미콘 다결정 실리콘 제조방법
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
WO2010123262A2 (ko) * 2009-04-21 2010-10-28 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101043788B1 (ko) * 2009-04-21 2011-06-22 주식회사 엔씰텍 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR101031882B1 (ko) * 2009-05-08 2011-05-02 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101084232B1 (ko) * 2009-12-15 2011-11-16 삼성모바일디스플레이주식회사 박막 트랜지스터 제조 장치
CN102956710A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 掩膜金属诱导晶化的多晶硅薄膜晶体管
JP5995698B2 (ja) * 2012-12-06 2016-09-21 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69428387T2 (de) 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
TW279275B (ja) 1993-12-27 1996-06-21 Sharp Kk
US6309951B1 (en) * 1998-06-10 2001-10-30 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon
US6558986B1 (en) * 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6294442B1 (en) * 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication
KR20020035909A (ko) * 2000-11-07 2002-05-16 한민구 다결정 실리콘 박막 트랜지스터의 제조방법
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP2002280550A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
KR20040039730A (ko) 2004-05-12
CN1319123C (zh) 2007-05-30
US20040203218A1 (en) 2004-10-14
US6849525B2 (en) 2005-02-01
KR100930362B1 (ko) 2009-12-08
JP2004158850A (ja) 2004-06-03
CN1499574A (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
JP3586359B2 (ja) パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
US6410373B1 (en) Method of forming polysilicon thin film transistor structure
US20030162333A1 (en) Method of fabricating polysilicon thin film transistor
JPH07273347A (ja) 薄膜トランジスタおよびその製造方法
JP2006093715A (ja) 薄膜トランジスタの製造方法
US6391747B1 (en) Method for forming polycrystalline silicon film
JP4026009B2 (ja) 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
KR20100100187A (ko) 다결정 실리콘층의 제조방법
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
KR100473997B1 (ko) 박막 트랜지스터 제조방법
KR100623693B1 (ko) 박막트랜지스터 제조 방법
KR100713880B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR19990013304A (ko) 비정질 막을 결정화하는 방법
KR100317640B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100469503B1 (ko) 비정질막을결정화하는방법
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR100325629B1 (ko) 폴리실리콘-박막트랜지스터소자 및 그 제조방법,
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
JP3535465B2 (ja) 半導体装置の作製方法
KR100491584B1 (ko) 히팅장치와 이를 이용한 다결정 실리콘 형성방법
KR100447893B1 (ko) 박막 트랜지스터 제조방법
JPH02189935A (ja) 薄膜トランジスタの製造方法
KR20030057655A (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100375390B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees