WO2010123262A2 - 다결정 실리콘 박막 제조장치 및 방법 - Google Patents

다결정 실리콘 박막 제조장치 및 방법 Download PDF

Info

Publication number
WO2010123262A2
WO2010123262A2 PCT/KR2010/002476 KR2010002476W WO2010123262A2 WO 2010123262 A2 WO2010123262 A2 WO 2010123262A2 KR 2010002476 W KR2010002476 W KR 2010002476W WO 2010123262 A2 WO2010123262 A2 WO 2010123262A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
thin film
power
electrode
chamber
Prior art date
Application number
PCT/KR2010/002476
Other languages
English (en)
French (fr)
Other versions
WO2010123262A3 (ko
Inventor
노재상
홍원의
Original Assignee
주식회사 엔씰텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090034789A external-priority patent/KR101043787B1/ko
Priority claimed from KR1020090034788A external-priority patent/KR101043786B1/ko
Application filed by 주식회사 엔씰텍 filed Critical 주식회사 엔씰텍
Publication of WO2010123262A2 publication Critical patent/WO2010123262A2/ko
Publication of WO2010123262A3 publication Critical patent/WO2010123262A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Definitions

  • the present invention relates to an apparatus and method for producing a polycrystalline silicon thin film, and more particularly, to generate joule heat by applying power to a conductive thin film provided on an upper portion or a lower portion of amorphous silicon, thereby manufacturing a polycrystalline silicon thin film.
  • the present invention relates to a polycrystalline silicon thin film manufacturing apparatus and method.
  • amorphous silicon (a-Si) has a disadvantage of low mobility and opening ratio of electrons as charge carriers, and incompatibility with CMOS processes.
  • a poly-silicon thin film element can form a driving circuit necessary for writing an image signal to a pixel, such as a pixel TFT-array, on a substrate, which was not possible with an amorphous silicon TFT (a-Si TFT). Do. Therefore, in the polycrystalline silicon thin film element, the connection between the plurality of terminals and the driver IC becomes unnecessary, so that the productivity and reliability can be increased and the thickness of the panel can be reduced.
  • a-Si TFT amorphous silicon TFT
  • the thin film transistor using the polycrystalline silicon in the active layer has a high switching capability and the channel position of the active layer is determined by self-matching, compared with the thin film transistor using the amorphous silicon, so that the device can be miniaturized and CMOS. have.
  • polycrystalline silicon thin film transistors are used as pixel switch elements in active matrix type flat panel displays (e.g., liquid crystal displays, organic ELs), and the like. It is emerging as a major device.
  • Such polycrystalline silicon TFTs can be manufactured under high temperature and low temperature.
  • expensive materials such as quartz must be used as substrates, which is not suitable for large area. not. Therefore, studies have been actively conducted on a method for producing a large amount of amorphous silicon thin film from polycrystalline silicon under low temperature conditions.
  • Such low-temperature polycrystalline silicon can be formed by solid phase crystallization (SPC), metal induced crystallization (MIC), metal induced side crystallization (MILC), or excimer laser. Crystallization (ELC: Excimer Laser Crystallization) method.
  • the SPC method can obtain uniform crystallization using low-cost equipment, it requires high crystallization temperature and long time, so it is impossible to use substrates with relatively low heat deformation temperature such as glass substrates and low productivity. Have.
  • annealing is performed on an amorphous silicon thin film at about 600 to 700 ° C. for about 1 to 24 hours to allow crystallization.
  • the polycrystalline silicon produced by the SPC method is accompanied with twin-growth during the solid phase transformation from the amorphous phase to the crystal phase, and thus contains a large number of crystal lattice defects in the formed crystal grains. These factors serve to reduce the mobility and increase the threshold voltage of electrons and holes of the manufactured polycrystalline silicon TFT.
  • the MIC method has the advantage that amorphous silicon is brought into contact with a specific metal so that its crystallization is performed at a temperature much lower than the crystallization temperature by the SPC method.
  • Metals that enable the MIC method include Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn, and these metals react with amorphous silicon to form eutectic or silicide phases. (silicide phase) is formed to promote low temperature crystallization.
  • application of the MIC method to the actual process of polycrystalline silicon TFT fabrication causes serious contamination of the metal in the channel.
  • the MILC method is an application technique of the MIC method. Instead of depositing a metal on a channel, a gate electrode is formed, and then a metal is deposited thinly on a source and a drain in a self-aligned structure to induce metal induced crystallization. This technique induces lateral crystallization toward the channel. Ni and Pd are the most commonly used metals in such a MILC method. Polycrystalline silicon prepared by the MILC method is known to exhibit high leakage current characteristics, despite excellent crystallinity and high field effect mobility compared to the SPC method.
  • FALC field-directed directional crystallization
  • the crystallization methods such as the MIC method, the MILC method, and the FALC method are effective in lowering the crystallization temperature compared to the SPC method, but the crystallization time is still long, and all of them have in common that the crystallization is induced by the metal. Therefore, these crystallization methods are not free from the problem of metal contamination.
  • LPCVD low pressure chemical vapor deposition
  • PECVD plasma enhanced chemical vapor deposition
  • the ELC method is not a low temperature process in the strict sense.
  • the ELC process undergoes crystallization by very fast melting and solidification in the local melt zone, which is greatly affected by the excimer laser, resulting in extremely short time (in tens of nano-sec units) without damaging the substrate.
  • Polycrystalline silicon can be produced within. That is, when the laser is irradiated on the amorphous silicon of the base material consisting of a glass substrate / insulating layer / amorphous silicon thin film in a very short time, only the amorphous silicon thin film is selectively heated, and crystallization is performed without damaging the glass substrate located below.
  • the advantages of the laser crystallization method namely, because the process is performed in a short time, do not damage the underlying substrate, and it is possible to produce very good grains with little defects due to high temperature phase transformation.
  • a method of crystallizing an amorphous silicon thin film that can solve the disadvantages of such laser crystallization method, that is, the irradiation non-uniformity and process limitations due to the local process and the problem of using expensive equipment.
  • the TFT-LCD is a voltage drive, but the grain size of the large-area substrate because of the current drive method.
  • the uniformity of is a very important factor. Therefore, the reality of the flat panel display industry is that the low-temperature crystallization method using the ELC method or the SLS method using a laser hits the limit. Considering this fact, there is a great need for a new technology for producing a high quality polycrystalline silicon thin film by low temperature crystallization using a laserless method.
  • the above method does not cause thermal deformation of the glass substrate, hardly any crystal lattice defects exist, and is completely free from the contamination of the catalyst metal in the polycrystalline silicon thin film manufactured by the crystallization method such as MIC and MILC, and at the same time, There is an advantage to provide a polycrystalline silicon thin film that does not involve the surface protrusion phenomenon appearing in the polycrystalline silicon thin film produced by the ELC method.
  • the substrate is loaded at a very accurate position so that the polycrystalline silicon thin film can be manufactured according to the above-described method, and at a very accurate position on the loaded substrate.
  • a polycrystalline silicon thin film manufacturing apparatus capable of applying power and a polycrystalline silicon thin film manufacturing method using the same are necessary.
  • the present invention has been made in an effort to provide a polycrystalline silicon thin film manufacturing apparatus and method capable of loading a substrate to a very accurate position and applying power to a very accurate position on the loaded substrate so that the polycrystalline silicon thin film can be manufactured. Is in.
  • Another problem to be solved by the present invention is a polycrystalline silicon thin film manufacturing apparatus and method that can generate Joule heat by applying power to the conductive thin film provided in the upper or lower portion of the amorphous silicon, and thereby to produce a polycrystalline silicon thin film To provide.
  • the polycrystalline silicon thin film manufacturing apparatus includes a chamber, a substrate stage installed on one side of the chamber, and a substrate stage on which a substrate including an amorphous silicon thin film and a conductive thin film is seated, and installed on the other side of the chamber so as to face the substrate stage. And a power supply electrode which is moved toward the seated substrate and applies power to the conductive thin film provided on the substrate.
  • the electrode for power application generates joule heat by applying power to the conductive thin film and crystallizes the amorphous silicon thin film through the generated joule heat.
  • the substrate stage may include a pair of substrate fixing blocks which are installed on the bottom surface of the chamber so that the substrate is seated on the top surface of the substrate stage.
  • each of the pair of substrate fixing blocks may have at least one suction hole provided with a vacuum to suck and fix the seated substrate.
  • the polycrystalline silicon thin film manufacturing apparatus may further include a vacuum unit connected to the adsorption hole through a vacuum line and providing a vacuum for adsorbing and fixing the substrate to the adsorption hole.
  • the apparatus for manufacturing a polycrystalline silicon thin film may further include an alignment unit installed on side surfaces of the substrate stage to align a substrate seated on the substrate stage.
  • the alignment unit is installed on side surfaces positioned in the front and rear directions of the substrate stage to align the substrate seated on the substrate stage, and the first alignment unit pushes the front and rear surfaces of the substrate, respectively.
  • a second alignment unit installed on side surfaces positioned in left and right directions of the substrate stage to push the left and right sides of the substrate, respectively.
  • the polycrystalline silicon thin film manufacturing apparatus may further include an alignment check unit for checking the alignment of the substrate once again before applying power to the substrate aligned by the alignment unit. can do.
  • the alignment check unit may include at least one pair of cameras respectively installed on the inner wall of the chamber to check the alignment of the substrate once again by photographing each edge of the substrate.
  • the polycrystalline silicon thin film manufacturing apparatus is connected to the electrode for power supply, and if necessary, the electrode for power supply can be in contact with the substrate by moving the power supply electrode to the substrate side. It may further comprise an electrode moving unit.
  • the substrate stage may be installed at a lower side of the chamber, and the electrode moving unit may be installed at an upper side of the chamber such that the electrode for applying power is located at a lower side of the chamber at an upper side thereof. Can be moved to the side.
  • the method of manufacturing a polycrystalline silicon thin film may include loading a substrate including an amorphous silicon thin film and a conductive thin film to a substrate stage provided on one side of a chamber, and supplying a power supply electrode installed on the other side of the chamber to face the substrate stage. Moving to the substrate seated on a stage such that the electrode for power application is in contact with the substrate; generating joule heat by applying power to the conductive thin film; and generating the joule heat through the generated joule heat. Crystallizing.
  • the substrate stage may be installed on the lower side of the chamber, the power applying electrode may be installed on the upper side of the chamber, by moving the power applying electrode to the substrate side
  • the step of bringing the power applying electrode into contact with the substrate may include lowering the power applying electrode from the upper side to the lower side of the chamber.
  • the polycrystalline silicon thin film manufacturing method after the step of loading the substrate to the substrate stage installed on one side of the chamber, aligning the substrate loaded in the substrate stage, the aligned substrate
  • the method may further include fixing.
  • fixing the aligned substrate may include adsorbing and fixing the substrate using a vacuum.
  • the step of moving the power applying electrode toward the substrate so that the power applying electrode contacts the substrate may be performed after the fixing of the aligned substrate.
  • the polycrystalline silicon thin film manufacturing method further checks the alignment of the substrate once again after moving the power applying electrode to the substrate so that the power applying electrode is in contact with the substrate. It may further include an alignment check step.
  • generating Joule heat by applying power to the conductive thin film and crystallizing the amorphous silicon thin film through the generated Joule heat may perform the alignment check step to determine that the alignment of the substrate is in good condition. Can be done when
  • the method for manufacturing a polycrystalline silicon thin film generates Joule heat by applying power to the conductive thin film, and after the step of crystallizing the amorphous silicon thin film through the generated Joule heat, power moved to the substrate side Returning the electrode for application to an original position to separate the electrode for power application from the substrate; disconnecting the vacuum provided to the substrate to release the adsorption fixed substrate; and It may further comprise the step of unloading to the outside.
  • the polycrystalline silicon thin film manufacturing method may include: a power source moved to the substrate side without applying power to the substrate when performing alignment check to determine that the alignment of the substrate is in a bad state Returning the electrode for application to the original position to separate the electrode for power application from the substrate; and releasing the adsorption-fixed substrate by blocking the vacuum provided to the substrate so that the substrate is aligned again. It may further include.
  • the apparatus for manufacturing a polycrystalline silicon thin film may include a substrate, a substrate stage installed at one side of the chamber, and a substrate stage on which a substrate including an amorphous silicon thin film and a conductive thin film is seated, and to supply power to the conductive thin film provided on the substrate. It includes an electrode for power supply is installed on the other side of the chamber facing. At this time, the substrate stage is moved toward the power application electrode so that the conductive thin film of the substrate seated on the substrate stage is in contact with the power application electrode, and the power application electrode is applied with power to the conductive thin film. Joule heat is generated and the amorphous silicon thin film is crystallized through the generated joule heat.
  • the substrate stage may include a pair of substrate fixing blocks which are installed on the lower side of the chamber so that the substrate is seated on the upper surface thereof and spaced apart from each other by a predetermined interval.
  • the pair of substrate fixing blocks may be formed with at least one adsorption hole provided with a vacuum to adsorptively fix the seated substrate.
  • the polycrystalline silicon thin film manufacturing apparatus may further include a vacuum unit connected to the adsorption hole through a vacuum line and providing a vacuum for adsorbing and fixing the substrate to the adsorption hole.
  • the apparatus for manufacturing a polycrystalline silicon thin film may further include an alignment unit installed on side surfaces of the substrate stage to align a substrate seated on the substrate stage.
  • the alignment unit is installed on side surfaces positioned in the front and rear directions of the substrate stage to align the substrate seated on the substrate stage, and the first alignment unit pushes the front and rear surfaces of the substrate, respectively.
  • a second alignment unit installed on side surfaces positioned in left and right directions of the substrate stage to push the left and right sides of the substrate, respectively.
  • the polycrystalline silicon thin film manufacturing apparatus may further include an alignment check unit for checking the alignment of the substrate once again before applying power to the substrate aligned by the alignment unit. can do.
  • the alignment check unit may include at least one pair of cameras respectively installed on the inner wall of the chamber to check the alignment of the substrate once again by photographing each edge of the substrate.
  • the apparatus for manufacturing a polycrystalline silicon thin film is connected to the substrate stage, and if necessary, the conductive thin film of the substrate seated on the substrate stage is moved by moving the substrate stage to the power supply electrode side. It may further include a stage moving unit to be in contact with the dragon electrode.
  • the substrate stage may be installed on the lower side of the chamber, the power supply electrode may be installed on the upper side of the chamber opposite to the substrate stage, the stage moving unit is The substrate stage may be installed at a lower side of the substrate stage to move the substrate stage from the lower side of the chamber to the power supply electrode located at an upper side thereof.
  • the polycrystalline silicon thin film manufacturing method includes loading a substrate including an amorphous silicon thin film and a conductive thin film to a substrate stage provided on one side of the chamber, and contacting the conductive thin film of the substrate with a power supply electrode provided on the other side of the chamber. Moving the substrate stage loaded with the substrate toward the power applying electrode so that the conductive thin film of the substrate is in contact with the power applying electrode, and generating joule heat by applying power to the conductive thin film; Crystallizing the amorphous silicon thin film through the generated joule heat.
  • the substrate stage may be installed on the lower side of the chamber, the power supply electrode may be installed on the upper side of the chamber, the substrate stage loaded with the substrate for the power supply
  • the moving of the conductive thin film of the substrate into contact with the power supply electrode may include raising the substrate stage loaded with the substrate from the lower side to the upper side of the chamber.
  • the polycrystalline silicon thin film manufacturing method includes the step of aligning the substrate loaded in the substrate stage after the step of loading the substrate into a substrate stage installed on one side of the chamber, and the aligned substrate It may further comprise the step of fixing.
  • fixing the aligned substrate may include adsorbing and fixing the substrate using a vacuum. The moving of the substrate stage loaded with the substrate toward the power applying electrode so that the conductive thin film of the substrate contacts the power applying electrode may be performed after the fixing of the aligned substrate.
  • the method of manufacturing the polycrystalline silicon thin film may include moving the substrate stage loaded with the substrate toward the power applying electrode so that the conductive thin film of the substrate contacts the power applying electrode.
  • the method may further include an align check step of checking the align again.
  • generating Joule heat by applying power to the conductive thin film and crystallizing the amorphous silicon thin film through the generated Joule heat may perform the alignment check step to determine that the alignment of the substrate is in good condition. Can be done when
  • the polycrystalline silicon thin film manufacturing method generates Joule heat by applying power to the conductive thin film and after crystallizing the amorphous silicon thin film through the generated Joule heat to the electrode for applying power Returning the moved substrate stage to its original position to separate the substrate loaded on the substrate stage from the power supply electrode, blocking the vacuum provided to the substrate to release the adsorption fixed substrate; The method may further include unloading the released substrate to the outside.
  • the polycrystalline silicon thin film manufacturing method may move to the electrode for power supply without applying power to the substrate when the alignment check of the substrate is determined to be in a defective state by performing the alignment check step. Returning the substrate stage to the original position to separate the substrate loaded on the substrate stage from the power supply electrode, and blocking the vacuum provided to the substrate so that the substrate is again aligned, thereby preventing the adsorption fixed substrate. It may further comprise the step of unlocking.
  • a substrate having an amorphous silicon thin film and a conductive thin film can be loaded at a very accurate position and power can be applied to a very precise position on the loaded substrate, that is, a predetermined position preset to the conductive thin film, Using Joule heat through power application, the amorphous silicon thin film can be efficiently and very uniformly crystallized. Therefore, according to the present invention, it is possible to manufacture a polycrystalline silicon thin film very smoothly using Joule heat.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a polycrystalline silicon thin film manufacturing apparatus according to the present invention.
  • FIG. 2 is a partially cutaway perspective view illustrating a chamber and a substrate stage of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. 1.
  • FIG. 3 is a block diagram showing a control relationship of the apparatus for manufacturing a polycrystalline silicon thin film according to the present invention.
  • 4 to 10 are views for explaining a polycrystalline silicon thin film manufacturing method using the polycrystalline silicon thin film manufacturing apparatus shown in FIG.
  • FIG. 11 is a flowchart showing a first embodiment of a method for manufacturing a polycrystalline silicon thin film according to the present invention.
  • FIG. 12 is a cross-sectional view showing a second embodiment of the polycrystalline silicon thin film manufacturing apparatus according to the present invention.
  • FIG. 13 is a partially cutaway perspective view illustrating a chamber and a substrate stage of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. 12.
  • FIG. 14 is a cross-sectional view showing a third embodiment of the polycrystalline silicon thin film manufacturing apparatus according to the present invention.
  • FIG. 15 is a partially cutaway perspective view illustrating a chamber and a substrate stage of the polycrystalline silicon thin film manufacturing apparatus illustrated in FIG. 14.
  • 16 is a block diagram showing a control relationship of the apparatus for manufacturing a polycrystalline silicon thin film according to the present invention.
  • 17 to 23 are views for explaining a polycrystalline silicon thin film manufacturing method using the polycrystalline silicon thin film manufacturing apparatus shown in FIG.
  • FIG. 24 is a flowchart illustrating a third embodiment of a method of manufacturing a polycrystalline silicon thin film according to the present invention.
  • 25 is a cross-sectional view showing a fourth embodiment of the polycrystalline silicon thin film manufacturing apparatus according to the present invention.
  • FIG. 26 is a partially cutaway perspective view illustrating a chamber and a substrate stage of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. 25.
  • FIG. 1 is a cross-sectional view showing a first embodiment of a polycrystalline silicon thin film manufacturing apparatus according to the present invention
  • Figure 2 is a partially cutaway perspective view showing a chamber and a substrate stage of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. 3 is a block diagram showing the control relationship of the polycrystalline silicon thin film manufacturing apparatus according to the present invention.
  • the polycrystalline silicon thin film manufacturing apparatus 100 is a chamber 110, one side of the chamber 110, for example, is installed on the lower side of the amorphous silicon A substrate stage 120 on which a substrate 90 having a thin film and a conductive thin film is seated, and installed on the other side of the chamber 110 so as to face the substrate stage 120. ) Is moved toward the substrate 90 seated on the substrate 90 to apply power to the conductive thin film provided on the substrate 90 and to drive the polycrystalline silicon thin film manufacturing apparatus 100. It includes a central control unit 190 for controlling.
  • the chamber 110 provides a process progress space enclosed therein to allow the polycrystalline silicon thin film manufacturing process to proceed. Accordingly, the entire polycrystalline silicon thin film manufacturing process from loading of the substrate 90 to unloading is performed in such a process space, that is, inside the chamber 110.
  • an entrance and exit hole (not shown) is formed at one side of the chamber 110 to allow the substrate 90 to enter and exit by the substrate transfer unit 180 such as a robot arm, and the entrance and exit hole is not shown. It is selectively opened and closed by).
  • the substrate stage 120 includes a pair of substrate fixing blocks 121 and 122 installed on an inner bottom surface of the chamber 110 so that the substrate 90 is seated on an upper surface thereof and spaced apart from each other by a predetermined interval.
  • the pair of substrate fixing blocks 121 and 122 are formed with at least one adsorption hole 123 provided with a vacuum to adsorb and fix the substrate 90 to be seated, respectively, and an upper end of the adsorption hole 123. Is exposed to the top surfaces of the substrate fixing blocks 121 and 122.
  • the vacuum unit 160 is connected to the suction hole 123 through the vacuum line 161.
  • the vacuum unit 160 provides a vacuum for adsorbing and fixing the substrate 90 to the suction hole 123 through the vacuum line 161. Therefore, the substrate 90 seated on the pair of substrate fixing blocks 121 and 122 is fixed to the upper surfaces of the substrate fixing blocks 121 and 122 by a vacuum provided through the suction holes 123.
  • the power applying electrode 130 is installed on the upper side of the chamber 110, but is installed to be movable to the lower side of the chamber 110, the electrical supply to the power supply unit 150 via the power line 151 Is connected. Accordingly, when the power supply unit 150 supplies power to the power applying electrode 130 through the power line 151, the power applying electrode 130 applies power supplied to the conductive thin film. Joule heat is generated and the amorphous silicon thin film is crystallized through the generated joule heat.
  • the polycrystalline silicon thin film manufacturing apparatus 100 is connected to the electrode for applying power 130 via an electrode holder 143, if necessary, the electrode for applying power 130 to the substrate ( It may further include an electrode movement unit 140 to move to the side 90 so that the power applying electrode 130 can be in contact with the substrate (90).
  • the electrode moving unit 140 is installed on the inner upper side of the chamber 110 to position the power supply electrode 130 on the lower side of the upper side of the chamber 110, the substrate 90 Can be moved to the side.
  • the electrode transfer unit 140 lowers the power applying electrode 130 toward the substrate 90 positioned below the power applying electrode 130 so that the power applying process proceeds.
  • the power supply electrode 130 is returned to its original position so that the power supply electrode 130 is separated from the substrate 90 when the power supply process is completed.
  • the electrode moving unit 140 is a unit that can lower and raise the power application electrode 130 by a predetermined distance, as described above, and may be implemented in various forms.
  • the electrode moving unit 140 may include a piston 141 and a piston rod 142 reciprocated by a predetermined distance from the piston 141.
  • the polycrystalline silicon thin film manufacturing apparatus 100 is installed on the side surfaces of the substrate stage 120, the alignment unit 170 for aligning the substrate 90 seated on the substrate stage 120 It may further include.
  • the alignment unit 170 may include side surfaces positioned in front and rear directions of the substrate stage 120 such that the substrate 90 mounted on the substrate stage 120 is aligned.
  • First alignment units 171 installed on side surfaces positioned in front and rear directions of the blocks 121 and 122, respectively, to push the front and rear surfaces of the substrate 90, and the left and right sides of the substrate stage 120.
  • the second alignment unit 172 which is installed at the side surfaces positioned in the direction, that is, the side surfaces positioned in the left and right directions of the substrate fixing blocks 121 and 122, respectively, to push the left and right surfaces of the substrate 90, respectively. It may be configured and installed to operate at the same time. Accordingly, the substrate 90 seated on the substrate stage 120 including the pair of substrate fixing blocks 121 and 122 freezes on the substrate stage 120 by simultaneous operation of the alignment units 171 and 172 as described above. Can be printed.
  • the alignment of the substrate 90 is once again aligned.
  • the apparatus may further include an alignment check unit 173 for checking.
  • the alignment check unit 173 may check the alignment of the substrate 90 once again by photographing corners of the substrate 90 which are preset positions for alignment check, for example. It may include at least one pair of cameras respectively installed on the inner wall of the chamber 110.
  • FIGS. 4 to 10 are views for explaining a polycrystalline silicon thin film manufacturing method using the polycrystalline silicon thin film manufacturing apparatus shown in Figure 1
  • Figure 11 is a flow chart showing a first embodiment of a polycrystalline silicon thin film manufacturing method according to the present invention to be.
  • the method for manufacturing a polycrystalline silicon thin film according to the present invention is a substrate stage 120 having an amorphous silicon thin film, which is a thin film to be crystallized, and a conductive thin film, to the substrate stage 120 installed inside one side of the chamber 110. It includes the step of loading (S10).
  • the loading of the substrate 90 may be a substrate transfer unit 180, such as a robot arm. That is, the substrate transfer unit 180 is seated on the substrate 90 thereon, and then moved into the chamber 110, as shown in Figure 4 through the entrance and exit holes provided in the chamber 110, after moving The predetermined distance is lowered as shown in 5 to allow the substrate 90 to be seated on the upper surface of the substrate stage 120 installed in the chamber 110.
  • the substrate transfer unit 180 that has transferred the substrate 90 moves to the outside of the chamber 110 through the entrance and exit hole, and the door is the chamber.
  • the entry and exit hole of the 110 is sealed.
  • the above-described central control unit 190 performs various processes as described below so that the amorphous silicon thin film of the substrate 90 seated on the substrate stage 120 is crystallized. Will proceed.
  • the alignment unit 170 provided in the polycrystalline silicon thin film manufacturing apparatus 100 that is, The alignment units 171 and 172 installed on the side surfaces of the substrate fixing blocks 121 and 122 are simultaneously driven as shown in FIG. 6 to align the substrate 90 mounted on the upper surface of the substrate stage 120 (S20).
  • the vacuum unit 160 provides a vacuum to the suction holes 123 formed in the substrate fixing blocks 121 and 122. Accordingly, the substrate 90 seated on the upper surfaces of the substrate fixing blocks 121 and 122 is fixed to the upper surfaces of the substrate fixing blocks 121 and 122 by the vacuum supplied as described above (S30).
  • the electrode movement unit 140 is a power supply electrode 130 installed on the upper side of the chamber 110 to face the substrate stage 120, the substrate stage 120
  • the power supply electrode 130 is lowered to the conductive thin film of the substrate 90 as shown in FIG. 8 by descending to the substrate 90 side, which is seated on the substrate 90, to the substrate 90 adsorbed and fixed to the substrate fixing blocks 121 and 122.
  • the contact is made (S40).
  • the power applying electrode 130 may apply power to the conductive thin film as shown in FIG. 10.
  • the joule heat is generated and the amorphous silicon thin film is crystallized through the generated joule heat (S60).
  • the electrode moved to the substrate 90 is returned to its original position, and then raised to separate the electrode for power supply 130 from the substrate 90 (S70). After the separation, the vacuum provided to the substrate 90 is blocked to release the adsorption fixed substrate 90 (S80). After the substrate 90 is unfixed, the thin film crystallization process is completed by unloading the unfixed substrate 90 to the outside (S90).
  • the alignment check of the substrate 90 is determined to be in a defective state by performing the alignment check step S50, the power is moved to the substrate 90 without applying power to the substrate 90. Returning the electrode 130 to its original position, it is raised to separate the power supply electrode 130 from the substrate 90 (S51), and after the separation, the substrate 90 is aligned again. By blocking the vacuum provided to the substrate 90 so as to release the adsorption fixed substrate 90 (S52).
  • the polycrystalline silicon thin film manufacturing apparatus according to the present invention can be implemented in other embodiments as follows.
  • FIG. 12 is a cross-sectional view showing a second embodiment of the polycrystalline silicon thin film manufacturing apparatus according to the present invention
  • Figure 13 is a partially cutaway perspective view showing a chamber and the substrate stage 120 of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. to be.
  • the polycrystalline silicon thin film manufacturing apparatus 100 ′ according to the second embodiment of the present invention is different from the substrate stage 120 different from the polycrystalline silicon thin film manufacturing apparatus 100 of the first embodiment as described above. ) May be provided.
  • the substrate stage 120 of the polycrystalline silicon thin film manufacturing apparatus 100 ′ is installed on the inner bottom surface of the chamber 110 so that the substrate 90 is mounted on the upper surface thereof.
  • the substrate supporting blocks 124 may be further disposed between the pair of substrate fixing blocks 121 and 122.
  • the substrate support block 124 may serve to support the bottom surface of the substrate 90 to prevent sagging of the substrate 90 seated on the pair of substrate fixing blocks 121 and 122.
  • the suction hole 123 may not be formed in the substrate support block 124, and may be installed to have the same size and the same height as the substrate fixing blocks 121 and 122. have.
  • the substrate support block 124 may be disposed at the center of the substrate fixing blocks 121 and 122.
  • the alignment unit 170 for aligning the substrate 90 may be implemented differently as illustrated in FIGS. 12 and 13. That is, the alignment unit 170 is installed on the side surfaces of the substrate support block 124 in the front and rear directions so that the substrate 90 seated on the substrate stage 120 is aligned.
  • the substrate 90 seated on the substrate stage 120 including the pair of substrate fixing blocks 121 and 122 and the substrate support block 124 disposed therebetween is configured as described above. It may be aligned on the substrate stage 120 by the simultaneous operation.
  • FIG. 14 is a cross-sectional view showing a third embodiment of the polycrystalline silicon thin film manufacturing apparatus according to the present invention
  • FIG. 15 is a partially cutaway perspective view showing a chamber and a substrate stage of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. 16 is a block diagram showing a control relationship of the apparatus for producing a polycrystalline silicon thin film according to the present invention.
  • the polycrystalline silicon thin film manufacturing apparatus 200 may move up and down in one side of the chamber 210, for example, a lower side of the chamber 210.
  • the other side of the chamber 210 includes, for example, a power supply electrode 230 provided at an upper side, and a central control unit 290 for controlling overall driving of the polycrystalline silicon thin film manufacturing apparatus 200.
  • the chamber 210 provides a process progress space enclosed therein to allow the polycrystalline silicon thin film manufacturing process to proceed. Accordingly, the overall polycrystalline silicon thin film manufacturing process from loading of the substrate 191 to unloading is performed in such a process space, that is, inside the chamber 210.
  • an entrance hole (not shown) is formed at one side of the chamber 210 such that the substrate 191 and the like enter and exit by a substrate transfer unit 280 such as a robot arm, and the entrance and exit hole is not shown. It is selectively opened and closed by).
  • the substrate stage 220 includes a pair of substrate fixing blocks 221 and 222 which are installed at an inner lower side of the chamber 210 so that the substrate 191 is seated on an upper surface thereof and spaced apart from each other by a predetermined interval.
  • the pair of substrate fixing blocks 221 and 222 are each provided with at least one suction hole 223 provided with a vacuum to suck and fix the substrate 191 to be seated, and an upper end of the suction hole 223. Is exposed to the top surfaces of the substrate fixing blocks 221 and 222.
  • the vacuum unit 260 is connected to the suction hole 223 through the vacuum line 261.
  • the vacuum unit 260 provides a vacuum for adsorbing and fixing the substrate 191 to the suction hole 223 through the vacuum line 261. Therefore, the substrate 191 seated on the pair of substrate fixing blocks 221 and 222 is fixed to the upper surface of the substrate fixing blocks 221 and 222 by a vacuum provided through the suction hole 223.
  • the power applying electrode 230 is installed in an upper portion of the chamber 210 and is installed in pairs, and the electrode holder 243 is coupled to each of the pair of power applying electrodes 230. It is installed on the upper side of the chamber 210.
  • the power application electrode 230 is electrically connected to the power supply unit 250 through the power line 251. Therefore, when the power supply unit 250 supplies power to the power applying electrode 230 through the power line 251, the power applying electrode 230 by applying the power supplied to the conductive thin film Joule heat is generated and the amorphous silicon thin film is crystallized through the generated joule heat.
  • the polycrystalline silicon thin film manufacturing apparatus 200 is connected to the lower portion of the substrate stage 220 via a stage support 244, the substrate stage 220 for applying the power as needed It may further include a stage moving unit 240 to move toward the electrode 230 so that the conductive thin film of the substrate 191 seated on the substrate stage 220 can be in contact with the power supply electrode 230. .
  • the stage moving unit 240 is installed at the lower side of the inner side of the chamber 210, the lower side of the substrate stage 220, and the substrate stage 220 is disposed at the lower side of the chamber 210. It may be moved to the power supply electrode 230 located on the upper side. In other words, the stage moving unit 240 raises the substrate stage 220 on which the substrate 191 is seated toward the power applying electrode 230 located above the substrate stage 220 so that the power applying process proceeds.
  • the substrate 191 seated on the substrate may be in contact with the electrode for power supply 230, and the substrate 191 may be separated from the electrode for power supply 230 when the power supply process is completed.
  • the substrate stage 220 on which the 191 is seated may be returned to its original position, and may be lowered.
  • the stage moving unit 240 is a unit that can raise and lower the substrate stage 220 by a predetermined distance, as described above, and may be implemented in various forms.
  • the stage moving unit 240 may be configured to include a piston 241 installed on the inner bottom surface of the chamber 210 and a piston rod 242 moved up and down a predetermined distance from the piston 241. Can be.
  • the polycrystalline silicon thin film manufacturing apparatus 200 is installed on the side surfaces of the substrate stage 220, the alignment unit 270 for aligning the substrate 191 seated on the substrate stage 220 It may further include.
  • the alignment unit 270 may have side surfaces positioned in front and rear directions of the substrate stage 220 such that the substrate 191 seated on the substrate stage 220 is aligned.
  • First alignment units 271 installed on side surfaces positioned in front and rear directions of the blocks 221 and 222, respectively, for pushing the front and rear surfaces of the substrate 191, and the left and right sides of the substrate stage 220.
  • the second alignment unit 272 installed on the side surfaces positioned in the direction, that is, on the side surfaces positioned in the left and right directions of the substrate fixing blocks 221 and 222, respectively, for pushing the left and right sides of the substrate 191. It may be configured and installed to operate at the same time. Accordingly, the substrate 191 seated on the substrate stage 220 including the pair of substrate fixing blocks 221 and 222 may be frozen on the substrate stage 220 by the simultaneous operation of the alignment units 271 and 272 as described above. Can be printed.
  • the polycrystalline silicon thin film manufacturing apparatus 200 may once again align the alignment of the substrate 191 before applying power to the substrate 191 aligned by the alignment unit 270.
  • the apparatus may further include an alignment check unit 273 for checking.
  • the alignment check unit 273 may check the alignment of the substrate 191 again by photographing corners of the substrate 191 which are preset positions for alignment check, for example. It may include at least one pair of cameras respectively installed on the inner wall of the chamber 210.
  • FIG. 17 to 23 are views for explaining a polycrystalline silicon thin film manufacturing method using the polycrystalline silicon thin film manufacturing apparatus shown in FIG. 14,
  • Figure 24 is a flow chart showing a third embodiment of the polycrystalline silicon thin film manufacturing method according to the present invention to be.
  • the polycrystalline silicon thin film manufacturing method is a substrate 191 having an amorphous silicon thin film, which is a thin film to be crystallized and a conductive thin film, to the substrate stage 220 installed on one side of the chamber 210. It includes the step of loading (S110). At this time, the loading of the substrate 191 may be a substrate transfer unit 280 such as a robot arm.
  • the substrate transfer unit 280 is seated on the substrate 191 on top, and then moved into the chamber 210 as shown in Figure 17 through the entrance and exit hole provided in the chamber 210, after the The predetermined distance is lowered as shown in 18 to allow the substrate 191 to be seated on the upper surface of the substrate stage 220 installed in the chamber 210.
  • the substrate transfer unit 280 that transported the substrate 191 moves to the outside of the chamber 210 through the entrance and exit hole, the door is a chamber The entrance and exit hole of 210 is sealed.
  • the above-described central control unit 290 performs various processes as described below so that the amorphous silicon thin film of the substrate 191 seated on the substrate stage 220 is crystallized. Will proceed.
  • the alignment unit 270 provided in the polycrystalline silicon thin film manufacturing apparatus 200, that is, The alignment units 271 and 272 installed on the side surfaces of the substrate fixing blocks 221 and 222 are simultaneously driven as shown in FIG. 4C to align the substrate 90 mounted on the upper surface of the substrate stage 120 (S120).
  • the vacuum unit 260 provides a vacuum to the suction holes 223 formed in the substrate fixing blocks 221 and 222. Therefore, the substrate 191 seated on the upper surfaces of the substrate fixing blocks 221 and 222 is suction-fixed to the upper surfaces of the substrate fixing blocks 221 and 222 as shown in FIG. 20 by the vacuum supplied as described above (S130).
  • the stage moving unit 240 is the substrate stage 220 installed in the lower portion of the chamber 210 so as to face the power supply electrode 230, the power supply electrode As shown in FIG. 21, the power applying electrode 230 is in contact with the conductive thin film of the substrate 191 as shown in FIG. 21 (S140).
  • the power applying electrode 230 applies power to the conductive thin film.
  • the joule heat is generated and the amorphous silicon thin film is crystallized through the generated joule heat (S160).
  • the substrate stage 220 moved to the power supply electrode 230 is returned to its original position, and then lowered, thereby lowering the substrate stage 191 seated on the substrate stage 220. It is separated from the power supply electrode 230 (S170), and after the separation is to release the suction fixed substrate 191 by blocking the vacuum provided to the substrate 191 (S180). After the substrate 191 is unfixed, the unfixed substrate 191 is unloaded to the outside (S190), thereby completing the thin film crystallization process.
  • the alignment check of the substrate 191 is determined to be in a bad state by performing the alignment check step (S150)
  • the power is not applied to the substrate 191 and moved to the power applying electrode 230.
  • the substrate 191 is lowered to separate the substrate 191 seated on the substrate stage 220 from the power supply electrode 230 (S151).
  • the vacuum provided to the substrate 191 is blocked so that the substrate 191 is aligned again to release the adsorption fixed substrate 191 (S152).
  • the polycrystalline silicon thin film manufacturing apparatus according to the present invention can be implemented in other embodiments as follows.
  • FIG. 25 is a cross-sectional view showing a fourth embodiment of the polycrystalline silicon thin film manufacturing apparatus according to the present invention
  • Figure 26 is a partially cutaway perspective view showing a chamber and the substrate stage 220 of the polycrystalline silicon thin film manufacturing apparatus shown in FIG. to be.
  • the polycrystalline silicon thin film manufacturing apparatus 200 ′ according to the fourth embodiment of the present invention is different from the substrate stage 220 different from the polycrystalline silicon thin film manufacturing apparatus 200 of the third embodiment as described above. ) May be provided.
  • the substrate stage 220 of the polycrystalline silicon thin film manufacturing apparatus 200 ′ is installed on the inner bottom surface of the chamber 210 so that the substrate 191 is seated on an upper surface thereof.
  • the substrate supporting blocks 224 may be further disposed between the pair of substrate fixing blocks 221 and 222.
  • the substrate support block 224 may serve to support the bottom surface of the substrate 191 to prevent sagging of the substrate 191 seated on the pair of substrate fixing blocks 221 and 222. Therefore, as described above, the suction hole 223 provided with the vacuum may not be formed in the substrate support block 224, and may be installed to have the same size and the same height as the substrate fixing blocks 221 and 222. have.
  • the substrate support block 224 may be disposed at the center of the substrate fixing blocks 221 and 222.
  • the alignment unit 270 for aligning the substrate 191 may be implemented differently as illustrated in FIGS. 25 and 26. That is, the alignment unit 270 is installed on the side surfaces of the substrate support block 224 in the front and rear directions so that the substrate 191 seated on the substrate stage 220 is aligned.
  • a first alignment unit 271 ′ that pushes the front and rear surfaces of the first and second sides of the first fixing unit 291 ′, and the side surfaces of the substrate fixing blocks 221 and 222 disposed in left and right directions, respectively. It may be configured as a second alignment unit 272 pushing each of the right side, it may be installed to be operated at the same time. Accordingly, the substrate 191 seated on the substrate stage 220 including the pair of substrate fixing blocks 221 and 222 and the substrate support block 224 disposed therebetween is arranged as described above. The substrate stage 220 may be aligned by a simultaneous operation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 다결정 실리콘 박막 제조장치 및 방법을 제공한다. 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버의 일측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지 및, 상기 기판 스테이지에 대향되도록 상기 챔버의 타측에 설치되고 상기 기판 스테이지에 안착된 기판 측으로 이동되어 상기 기판에 구비된 도전성 박막에 전원을 인가하도록 된 전원인가용 전극을 포함한다. 이때, 상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다. 또한, 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버의 일측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지 및, 상기 기판에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지에 대향되는 상기 챔버의 타측에 설치되는 전원인가용 전극을 포함한다. 이때, 상기 기판 스테이지는 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 상기 전원인가용 전극 측으로 이동되고, 상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.

Description

다결정 실리콘 박막 제조장치 및 방법
본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 보다 상세하게는 비정질 실리콘의 상부나 하부 등에 구비된 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조하는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
통상, 비정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구율이 낮고, CMOS 공정에 부합되지 못하는 단점을 가지고 있다.
반면, 다결정 실리콘(Poly-Si) 박막 소자는, 비정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던, 영상신호를 화소에 기입하는데 필요한 구동회로를 화소 TFT-array와 같이 기판 상에 구성하는 것이 가능하다. 따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
또한, 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다. 따라서, 비정질 실리콘 TFT에서 보이는 드라이버 IC의 TAB 실장 상의 피치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다.
그리고, 이러한 다결정 실리콘을 능동층에 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동층의 채널 위치가 결정되기 때문에, 소자 소형화 및 CMOS화가 가능하다는 특징이 있다. 이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두되고 있다.
이와 같은 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로 대면적화에 적당하지 않다. 따라서, 저온 조건에서 비정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다.
이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC: Solid Phase Crystallization)법, 금속유도 결정화(MIC: Metal Induced Crystallization)법, 금속유도측면 결정화(MILC: Metal Induced Lateral Crystallization)법, 엑시머 레이저 결정화(ELC: Excimer Laser Crystallization) 법 등이 있다.
SPC 법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수는 있으나, 높은 결정화 온도와 장시간을 요구하기 때문에, 유리 기판과 같이 열변형 온도가 상대적으로 낮은 기판을 사용할 수 없고 생산성이 낮다는 단점을 가지고 있다. 이러한 SPC 법에 의한 경우, 통상적으로 600 ~ 700℃의 온도에서 약 1 ~ 24 시간 동안 비정질 실리콘 박막에 어닐링 작업을 실시해야 결정화가 가능하다.
또한, SPC 법에 의해 제조된 다결정 실리콘의 경우에는 비정질상으로부터 결정상으로의 고상 상변태시 쌍정 성장(twin-growth)을 동반하므로, 형성된 결정립 내에 매우 많은 결정격자 결함들을 함유하고 있다. 이러한 인자들은 제조된 다결정 실리콘 TFT의 전자 및 홀의 이동도(mobility)를 감소시키고 문턱 전압(threshold voltage)을 상승시키는 요인으로 작용한다.
MIC 법은 비정질 실리콘이 특정 금속과 접촉함으로써 그것의 결정화가 SPC 법에 의한 결정화 온도보다 훨씬 낮은 온도에서 이루어지는 장점을 가지고 있다. 이러한 MIC 법을 가능하게 하는 금속으로는 Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn 등이 있으며, 이들 금속들은 비정질 실리콘과 반응하여 공정상(eutectic phase) 또는 실리사이드상(silicide phase)을 형성하여 저온 결정화를 촉진시킨다. 그러나, MIC 법을 다결정 실리콘 TFT 제작의 실제 공정에 적용시킬 경우 채널(channel) 내에 금속의 심각한 오염 문제를 야기시킨다.
MILC 법은 MIC 법의 응용기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후, 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여 금속유도결정화(metal induced crystallization)를 유발한 후, 채널 쪽으로 측면 결정화를 유도하는 기술이다. 이와 같은 MILC 법에 가장 많이 사용되는 금속으로는 Ni 및 Pd을 들 수 있다. 이러한 MILC 법으로 제조된 다결정 실리콘은 SPC 법에 비하여 우수한 결정성 및 높은 전계 효과 이동도(field effect mobility)를 보임에도 불구하고, 높은 누설 전류 특성을 보인다고 알려져 있다.
다시 말하면, MILC 법의 경우, 금속 오염 문제는 MIC 법에 비하여 감소하기는 하였으나, 아직도 완전히 해결하지 못한 실정이다. 한편, MILC 법을 개량한 방법으로 전계유도방향성 결정화법(FALC: Field Aided Lateral Crystallization)이 있다. MILC 법에 비하여 FALC 법은 결정화 속도가 빠르며 결정화 방향의 이방성을 보이지만, 이 역시 금속의 오염 문제를 완전히 해결하지는 못하고 있다.
이상의 MIC 법, MILC 법, FALC 법 등의 결정화 방법은 SPC 법에 비하여 결정화 온도를 낮추었다는 점에서는 효과적이나, 결정화 시간이 여전히 길다는 점과, 모두 금속에 의하여 결정화가 유도되는 공통점을 가지고 있다. 따라서, 이러한 결정화 방법들도 금속의 오염 문제라는 점에서는 자유롭지 못하다.
한편, 최근 개발된 ELC 법은 금속의 오염 문제를 해결하면서 유리기판 위에 저온 공정으로 다결정 실리콘 박막을 제조하는 것을 가능하게 한다. 즉, LPCVD(Low Pressure Chemical Vapor Deposition)법 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착된 비정질 실리콘 박막은 엑시머 레이저의 파장인 자외선 영역(λ = 308 ㎚)에 대한 흡수 계수가 매우 크기 때문에, 적정한 에너지 밀도에서 쉽게 비정질 실리콘 박막의 용융이 일어나게 된다.
이러한 비정질 실리콘 박막을 엑시머 레이저에 의해 결정화시키는 경우, 용융 및 응고의 과정을 매우 짧은 시간 내에 동반하게 된다. 이러한 관점에서 볼 때, ELC 법은 엄밀한 의미에서 저온 공정은 아니다.
그러나, ELC 공정은 엑시머 레이저에 의해 크게 영향을 받은 국부적인 용융 영역에서 매우 빠르게 진행되는 용융 및 응고에 의해 결정화되는 과정을 거치므로, 기판을 손상시키지 않으면서 극히 짧은 시간(수십 nano-sec 단위) 내에 다결정 실리콘을 제조할 수 있다. 즉, 유리기판/절연층/비정질 실리콘 박막으로 이루어진 모재의 비정질 실리콘 상에 레이저가 극히 짧은 시간에 조사되면, 비정질 실리콘 박막만이 선택적으로 가열되어, 하층에 위치한 유리기판의 손상 없이 결정화가 이루어진다.
또한, 액상에서 고상으로의 상변태시 생성되는 다결정 실리콘의 경우, 고상 결정화를 통해 생성되는 다결정 실리콘의 경우보다, 열역학적으로 안정된 결정립 구조를 보이고 결정립 내의 결정 결함이 현저히 감소될 수 있는 장점이 있으므로, ELC 법으로 제조된 다결정 실리콘은 다른 여타의 결정화법들의 결과물보다 우수하다.
그럼에도 불구하고, ELC 법은 몇 가지 중대한 단점들을 가지고 있다.
예를 들어, 레이저 빔 자체의 조사량이 불균일하다는 레이저 시스템 상의 문제점과, 조대한 결정립을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 그리고 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다. 이들 두 요소들은 다결정 실리콘 TFT의 액티브층(active layer)를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다. 이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미치고 있다.
최근에는, 상기 설명한 ELC 법의 불안정성을 해결하기 위하여 SLS(Sequential Lateral Solidification) 법이 개발되어 레이저 에너지 밀도의 공정 영역을 안정화하는데 성공하였지만, 여전히 shot 자국 및 표면 쪽으로 돌출(protrusion) 현상을 해결하지 못하였으며, 또한 평판 디스플레이 산업이 급속히 발전하고 있는 현재의 추세로 비추어 볼 때, 조만간 양산화가 필요하게 될 1 m × 1 m 크기 이상인 기판의 결정화 공정에 레이저를 이용하는 기술은 여전히 문제점을 가지고 있다. 더욱이, ELC 법과 SLS 법의 실행을 위한 장비는 매우 고가이므로, 초기 투자비와 유지비가 많이 소요된다는 문제점도 가지고 있다.
따라서, 레이저 결정화법의 장점들, 즉, 짧은 시간 내에 공정이 이루어지기 때문에 하부의 기판에 손상을 주지 않는다는 점과, 고온 상변태에 의해 결함이 거의 없는 매우 양질의 결정립을 생성할 수 있다는 점을 가지면서, 그러한 레이저 결정화법의 단점들, 즉, 국부적인 공정에 따른 조사량 불균일성 및 공정상의 제한 등과 고가 장비를 사용해야 하는 문제점들을 해결할 수 있는 비정질 실리콘 박막의 결정화 방법에 대한 필요성이 대두되고 있다.
특히, 최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 능동형 유기-EL(Active Matrix Organic Light Emitting Diode)의 경우, TFT-LCD가 전압 구동인데 반하여, 전류 구동 방식이기 때문에 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 그러므로, 레이저를 사용하는 ELC 방법 또는 SLS 방법에 의한 저온 결정화 방법이 한계에 부딪히고 있는 것이 평판 디스플레이 산업체들이 안고 있는 현실이다. 이러한 사실을 고려할 때, 레이저를 사용하지 않는 방식에 의한 저온 결정화에 의하여 양질의 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다.
이러한 종래기술의 문제점을 해결하기 위하여, 본 발명의 발명자들은 한국특허출원 제2005-73076호에서, 실리콘 박막의 하부에 도전층을 개재한 다음 상기 도전층에 전원을 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해, 상기 실리콘 박막의 결정화, 결정격자 결함 치유, 도펀트의 활성화, 열산화 공정 등을 행하는 실리콘 박막의 어닐닝 방법을 제시한 바 있다.
이상과 같은 방법은 유리기판의 열변형을 유발하지 않고, 결정격자 결함이 거의 존재하지 않으며, MIC 및 MILC 등의 결정화 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 촉매 금속의 오염으로부터 완전히 자유로우며, 동시에 ELC 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 표면 돌출 현상을 수반하지 않는 다결정 실리콘 박막을 제공하는 장점이 있다.
따라서, 이와 같은 매우 혁신적인 방법에 의하여 다결정 실리콘 박막을 원활하게 제조하기 위해서는 이상과 같은 방법에 따라 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 그를 이용한 다결정 실리콘 박막 제조방법이 꼭 필요한 실정이다.
본 발명이 해결하고자 하는 과제는 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는데에 있다.
그리고, 본 발명이 해결하고자 하는 다른 과제는 비정질 실리콘의 상부나 하부 등에 구비된 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는데에 있다.
이상과 같은 과제를 해결하기 위한 본 발명의 제1 관점에 따르면, 다결정 실리콘 박막 제조장치가 제공된다. 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버의 일측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지 및, 상기 기판 스테이지에 대향되도록 상기 챔버의 타측에 설치되고 상기 기판 스테이지에 안착된 기판 측으로 이동되어 상기 기판에 구비된 도전성 박막에 전원을 인가하도록 된 전원인가용 전극을 포함한다. 이때, 상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.
다른 실시예에 있어서, 상기 기판 스테이지는 그 상면에 상기 기판이 안착되도록 상기 챔버의 밑면에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭을 포함할 수 있다. 이 경우, 상기 한 쌍의 기판고정블럭에는 각각 상기 안착되는 기판을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀이 형성될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공유닛을 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 기판 스테이지의 측면들에 설치되어 상기 기판 스테이지에 안착되는 기판을 얼라인하는 얼라인 유닛을 더 포함할 수 있다. 이 경우, 상기 얼라인 유닛은 상기 기판 스테이지에 안착되는 기판이 얼라인되도록 상기 기판 스테이지의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛 및, 상기 기판 스테이지의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛을 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 얼라인 유닛에 의해 얼라인된 기판에 전원을 인가하기 전, 상기 기판의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛을 더 포함할 수 있다. 이 경우, 상기 얼라인 체크 유닛은 상기 기판의 모서리를 각각 촬영함으로써 상기 기판의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 전원인가용 전극에 연결되고, 필요에 따라 상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉될 수 있도록 하는 전극이동유닛을 더 포함할 수 있다. 이 경우, 상기 기판 스테이지는 상기 챔버의 하부측에 설치될 수 있고, 상기 전극이동유닛은 상기 챔버의 상부측에 설치되어 상기 전원인가용 전극을 상기 챔버의 상부측에서 그 하부측에 위치한 상기 기판 측으로 이동시킬 수 있다.
한편, 이상과 같은 과제를 구현하기 위한 본 발명의 제2 관점에 따르면, 다결정 실리콘 박막 제조방법이 제공된다. 상기 다결정 실리콘 박막 제조방법은 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계, 상기 기판 스테이지에 대향되도록 상기 챔버의 타측에 설치된 전원인가용 전극을 상기 기판 스테이지에 안착된 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계 및, 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계를 포함할 수 있다.
다른 실시예에 있어서, 상기 기판 스테이지는 상기 챔버의 하부측에 설치될 수 있고, 상기 전원인가용 전극은 상기 챔버의 상부측에 설치될 수 있으며, 상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계는 상기 전원인가용 전극을 상기 챔버의 상부측에서 하부측으로 하강시키는 것을 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계 후에, 상기 기판 스테이지로 로딩된 기판을 얼라인하는 단계, 상기 얼라인된 기판을 고정하는 단계를 더 포함할 수 있다. 이 경우, 상기 얼라인된 기판을 고정하는 단계는 진공을 이용하여 상기 기판을 흡착 고정하는 단계를 포함할 수 있다. 그리고, 상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계는 상기 얼라인된 기판을 고정하는 단계 후에 진행될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계 후에, 상기 기판의 얼라인을 다시 한번 더 체크하는 얼라인 체크 단계를 더 포함할 수 있다. 이 경우, 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계는 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 양호 상태로 판별되었을 때에 진행될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계 후에, 상기 기판 측으로 이동된 전원인가용 전극을 원래의 위치로 복귀시켜 상기 전원인가용 전극을 상기 기판으로부터 분리시키는 단계, 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계 및, 상기 고정 해제된 기판을 외부로 언로딩시키는 단계를 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 불량 상태로 판별되었을 때에, 상기 기판에 전원을 인가하지 않고, 상기 기판 측으로 이동된 전원인가용 전극을 원래의 위치로 복귀시켜 상기 전원인가용 전극을 상기 기판으로부터 분리시키는 단계 및, 상기 기판이 다시 얼라인되도록 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계를 더 포함할 수 있다.
또한, 이상과 같은 과제를 해결하기 위한 본 발명의 제3 관점에 따르면, 다결정 실리콘 박막 제조장치가 제공된다. 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버의 일측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지 및, 상기 기판에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지에 대향되는 상기 챔버의 타측에 설치되는 전원인가용 전극을 포함한다. 이때, 상기 기판 스테이지는 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 상기 전원인가용 전극 측으로 이동되고, 상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.
다른 실시예에 있어서, 상기 기판 스테이지는 그 상면에 상기 기판이 안착되도록 상기 챔버의 하측부에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭을 포함할 수 있다.
또다른 실시예에 있어서, 상기 한 쌍의 기판고정블럭에는 각각 상기 안착되는 기판을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀이 형성될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공유닛을 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 기판 스테이지의 측면들에 설치되어 상기 기판 스테이지에 안착되는 기판을 얼라인하는 얼라인 유닛을 더 포함할 수 있다. 이 경우, 상기 얼라인 유닛은 상기 기판 스테이지에 안착되는 기판이 얼라인되도록 상기 기판 스테이지의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛 및, 상기 기판 스테이지의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛을 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 얼라인 유닛에 의해 얼라인된 기판에 전원을 인가하기 전, 상기 기판의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛을 더 포함할 수 있다. 이 경우, 상기 얼라인 체크 유닛은 상기 기판의 모서리를 각각 촬영함으로써 상기 기판의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 기판 스테이지에 연결되고, 필요에 따라 상기 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 하는 스테이지 이동유닛을 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 기판 스테이지는 상기 챔버의 하부측에 설치될 수 있고, 상기 전원인가용 전극은 상기 기판 스테이지에 대향되는 상기 챔버의 상부측에 설치될 수 있으며, 상기 스테이지 이동유닛은 상기 기판 스테이지의 하부측에 설치되어 상기 기판 스테이지를 상기 챔버의 하부측에서 그 상부측에 위치한 상기 전원인가용 전극 측으로 이동시킬 수 있다.
한편, 이상과 같은 과제를 구현하기 위한 본 발명의 제4 관점에 따르면, 다결정 실리콘 박막 제조방법이 제공된다. 상기 다결정 실리콘 박막 제조방법은 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계, 상기 챔버의 타측에 설치된 전원인가용 전극에 상기 기판의 도전성 박막이 접촉되도록 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계 및, 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계를 포함한다.
다른 실시예에 있어서, 상기 기판 스테이지는 상기 챔버의 하부측에 설치될 수 있고, 상기 전원인가용 전극은 상기 챔버의 상부측에 설치될 수 있으며, 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 기판이 로딩된 기판 스테이지를 상기 챔버의 하부측에서 상부측으로 상승시키는 것을 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계 후에, 상기 기판 스테이지로 로딩된 기판을 얼라인하는 단계 및, 상기 얼라인된 기판을 고정하는 단계를 더 포함할 수 있다. 이 경우, 상기 얼라인된 기판을 고정하는 단계는 진공을 이용하여 상기 기판을 흡착 고정하는 것을 포함할 수 있다. 그리고, 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 얼라인된 기판을 고정하는 단계 후에 진행될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계 후에, 상기 기판의 얼라인을 다시 한번 더 체크하는 얼라인 체크 단계를 더 포함할 수 있다. 이 경우, 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계는 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 양호 상태로 판별되었을 때에 진행될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계 후에, 상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계, 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계 및, 상기 고정 해제된 기판을 외부로 언로딩시키는 단계를 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 불량 상태로 판별되었을 때에, 상기 기판에 전원을 인가하지 않고 상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계 및, 상기 기판이 다시 얼라인되도록 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계를 더 포함할 수 있다.
본 발명에 따르면, 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치 곧, 도전성 박막에 미리 설정된 일정 위치에 전원을 정확히 인가할 수 있기 때문에, 전원 인가를 통한 주울열을 이용하여 상기 비정질 실리콘 박막을 효율적으로 또 매우 균일하게 결정화시킬 수 있게 된다. 그러므로, 본 발명에 따르면, 주울열을 이용하여 다결정 실리콘 박막을 매우 원활하게 제조할 수 있게 된다.
도 1은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제1실시예를 도시한 단면도이다.
도 2는 도 1에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이다.
도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제어관계를 도시한 블럭도이다.
도 4 내지 10은 도 1에 도시한 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 설명하기 위한 도면들이다.
도 11은 본 발명에 따른 다결정 실리콘 박막 제조방법의 제1실시예를 도시한 순서도이다.
도 12는 본 발명에 따른 다결정 실리콘 박막 제조장치의 제2실시예를 도시한 단면도이다.
도 13은 도 12에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이다.
도 14는 본 발명에 따른 다결정 실리콘 박막 제조장치의 제3실시예를 도시한 단면도이다.
도 15는 도 14에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이다.
도 16은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제어관계를 도시한 블럭도이다.
도 17 내지 23은 도 14에 도시한 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 설명하기 위한 도면들이다.
도 24는 본 발명에 따른 다결정 실리콘 박막 제조방법의 제3실시예를 도시한 순서도이다.
도 25는 본 발명에 따른 다결정 실리콘 박막 제조장치의 제4실시예를 도시한 단면도이다.
도 26은 도 25에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이다.
<도면의 주요부분의 부호에 대한 설명>
100, 200 : 다결정 실리콘 박막 제조장치 110, 210 : 챔버
90, 191 : 기판 120, 220 : 기판스테이지
121, 122, 221, 222 : 기판고정블럭
124, 224 : 기판지지블럭 130, 230 : 전원인가용 전극
150, 250 : 전원공급유닛 151, 251 : 전원라인
160, 260 : 진공유닛 171, 172 : 어라인 유잇
190, 290 : 중앙제어유닛
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제1실시예를 도시한 단면도이고, 도 2는 도 1에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이며, 도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제어관계를 도시한 블럭도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제1실시예에 따른 다결정 실리콘 박막 제조장치(100)는 챔버(110), 상기 챔버(110)의 일측 예를 들면, 하부측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판(90)이 안착되는 기판 스테이지(120), 상기 기판 스테이지(120)에 대향되도록 상기 챔버(110)의 타측 예를 들면, 상부측에 설치되고 상기 기판 스테이지(120)에 안착된 기판(90) 측으로 이동되어 상기 기판(90)에 구비된 도전성 박막에 전원을 인가하도록 된 전원인가용 전극(130) 및, 상기 다결정 실리콘 박막 제조장치(100)의 구동을 전반적으로 제어하는 중앙제어유닛(190)을 포함한다.
상기 챔버(110)는 다결정 실리콘 박막 제조공정이 진행되도록 내부에 밀폐된 공정진행공간을 제공한다. 따라서, 기판(90)의 로딩으로부터 언로딩에 이르는 제반 다결정 실리콘 박막 제조공정은 이러한 공정진행공간 곧, 챔버(110)의 내부에서 진행된다. 그리고, 상기 챔버(110)의 일측에는 로봇암과 같은 기판이송유닛(180)에 의하여 기판(90) 등이 입출되도록 입출홀(미도시)이 형성되고, 상기 입출홀은 도시되지 않은 도어(door)에 의해 선택적으로 개폐된다.
상기 기판 스테이지(120)는 그 상면에 상기 기판(90)이 안착되도록 상기 챔버(110)의 내부 밑면에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭(121,122)으로 구성된다. 이때, 상기 한 쌍의 기판고정블럭(121,122)에는 각각 상기 안착되는 기판(90)을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀(123)이 형성되고, 상기 흡착홀(123)의 상단은 상기 기판고정블럭(121,122)의 상면으로 노출된다. 그리고, 상기 흡착홀(123)에는 진공라인(161)을 매개로 진공유닛(160)이 연결된다. 상기 진공유닛(160)은 상기 진공라인(161)을 통하여 상기 흡착홀(123)로 상기 기판(90)을 흡착 고정하기 위한 진공을 제공한다. 따라서, 상기 한 쌍의 기판고정블럭(121,122)에 안착되는 기판(90)은 상기 흡착홀(123)을 통해 제공되는 진공에 의하여 상기 기판고정블럭(121,122)의 상면에 흡착 고정된다.
상기 전원인가용 전극(130)은 상기 챔버(110)의 상측부에 설치되되 상기 챔버(110)의 하측부로 이동가능하게 설치되고, 전원라인(151)을 매개로 전원공급유닛(150)에 전기적으로 연결된다. 따라서, 상기 전원공급유닛(150)이 전원라인(151)을 통하여 상기 전원인가용 전극(130)으로 전원을 공급하면, 상기 전원인가용 전극(130)은 상기 도전성 박막에 공급되는 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 전극 홀더(143)를 매개로 상기 전원인가용 전극(130)에 연결되고, 필요에 따라 상기 전원인가용 전극(130)을 상기 기판(90) 측으로 이동시켜 상기 전원인가용 전극(130)이 상기 기판(90)에 접촉될 수 있도록 하는 전극이동유닛(140)을 더 포함할 수 있다.
이때, 상기 전극이동유닛(140)은 상기 챔버(110)의 내부 상부측에 설치되어 상기 전원인가용 전극(130)을 상기 챔버(110)의 상부측에서 그 하부측에 위치한 상기 기판(90) 측으로 이동시킬 수 있다. 다시 말하면, 상기 전극이동유닛(140)은 전원인가공정이 진행되도록 상기 전원인가용 전극(130)을 그 하부에 위치한 기판(90) 측으로 하강시켜 상기 전원인가용 전극(130)이 상기 기판(90)에 접촉되도록 할 수 있고, 상기 전원인가공정이 종료되면 상기 전원인가용 전극(130)이 상기 기판(90)으로부터 분리되도록 상기 전원인가용 전극(130)을 원래의 위치로 복귀 곧, 상승시킬 수 있다. 여기서, 상기 전극이동유닛(140)은 상술한 바와 같이, 상기 전원인가용 전극(130)을 일정거리 하강 및 상승시킬 수 있는 유닛으로, 다양한 형태로 구현될 수 있다. 예를 들면, 상기 전극이동유닛(140)은 피스톤(141)과 상기 피스톤(141)으로부터 일정거리 왕복 이동되는 피스톤 로드(142)를 포함하여 구성될 수 있다.
그리고, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 상기 기판 스테이지(120)의 측면들에 설치되어 상기 기판 스테이지(120)에 안착되는 기판(90)을 얼라인하는 얼라인 유닛(170)을 더 포함할 수 있다. 일실시예로, 상기 얼라인 유닛(170)은 상기 기판 스테이지(120)에 안착되는 기판(90)이 얼라인되도록 상기 기판 스테이지(120)의 전ㆍ후 방향에 위치한 측면들 곧, 상기 기판고정블럭(121,122)들의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛(171) 및, 상기 기판 스테이지(120)의 좌ㆍ우 방향에 위치한 측면들 곧, 상기 기판고정블럭(121,122)들의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛(172)으로 구성될 수 있고, 동시에 동작되도록 설치될 수 있다. 따라서, 한 쌍의 기판고정블럭(121,122)으로 이루어진 기판 스테이지(120) 상에 안착되는 기판(90)은 이상과 같은 얼라인 유닛들(171,172)의 동시 동작에 의하여 상기 기판 스테이지(120) 상에서 얼라인될 수 있다.
또한, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 상기 얼라인 유닛(170)에 의해 얼라인된 기판(90)에 전원을 인가하기 전, 상기 기판(90)의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛(173)을 더 포함할 수 있다. 이때, 상기 얼라인 체크 유닛(173)은 얼라인 체크를 위해 미리 설정된 위치 예를 들면, 상기 기판(90)의 모서리들을 각각 촬영함으로써 상기 기판(90)의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버(110)의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함할 수 있다.
이하, 도 4 내지 도 11을 참조하여, 이상과 같이 구성되는 다결정 실리콘 박막 제조장치(100)를 이용한 다결정 실리콘 박막 제조방법을 구체적으로 설명하면 다음과 같다.
도 4 내지 10은 도 1에 도시한 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 설명하기 위한 도면들이고, 도 11은 본 발명에 따른 다결정 실리콘 박막 제조방법의 제1실시예를 도시한 순서도이다.
도면에 도시된 바와 같이, 본 발명에 따른 다결정 실리콘 박막 제조방법은 결정화될 박막인 비정질 실리콘 박막과 도전성 박막을 구비한 기판(90)을 챔버(110)의 내부 일측에 설치된 기판 스테이지(120)로 로딩하는 단계(S10)를 포함한다. 이때, 기판(90)의 로딩은 로봇암과 같은 기판이송유닛(180)이 이용될 수 있다. 즉, 상기 기판이송유닛(180)은 그 상부에 기판(90)을 안착시킨 다음, 챔버(110)에 마련된 입출홀을 통해 도 4와 같이 챔버(110) 내부로 이동되고, 이동된 후에는 도 5와 같이 소정거리 하강되어 챔버(110) 내부에 설치된 기판 스테이지(120)의 상면에 기판(90)이 안착되도록 하게 된다.
다음, 기판 스테이지(120)의 상면에 기판(90)이 안착되면, 기판(90)을 이송한 기판이송유닛(180)은 입출홀을 통해 챔버(110)의 외부로 이동하게 되고, 도어는 챔버(110)의 입출홀을 밀폐하게 된다. 그리고, 도어가 챔버(110)의 입출홀을 밀폐하면, 전술한 중앙제어유닛(190)은 기판 스테이지(120)에 안착된 기판(90)의 비정질 실리콘 박막이 결정화되도록 후술하는 바와 같이 제반 공정을 진행하게 된다.
즉, 기판(90)이 기판 스테이지(120)의 상면에 안착되고, 도어가 챔버(110)의 입출홀을 밀폐하면, 다결정 실리콘 박막 제조장치(100)에 구비된 얼라인 유닛(170) 곧, 기판고정블럭(121,122)의 측면들에 설치된 얼라인 유닛들(171,172)은 도 6과 같이 동시에 구동되어 기판 스테이지(120)의 상면에 안착된 기판(90)을 얼라인하게 된다(S20).
이후, 기판(90)이 얼라인되면, 진공유닛(160)은 기판고정블럭(121,122)에 형성된 흡착홀(123)로 진공을 제공하게 된다. 따라서, 기판고정블럭(121,122)의 상면에 안착된 기판(90)은 이상과 같이 공급되는 진공에 의하여 도 7에 도시된 바와 같이 기판고정블럭(121,122)의 상면에 흡착 고정된다(S30).
다음, 기판(90)이 고정되면, 전극이동유닛(140)은 상기 기판 스테이지(120)에 대향되도록 상기 챔버(110)의 상측부에 설치된 전원인가용 전극(130)을 상기 기판 스테이지(120)에 안착된 기판(90) 측 곧, 상기 기판고정블럭(121,122)에 흡착 고정된 기판(90) 측으로 하강시켜 도 8과 같이 상기 전원인가용 전극(130)이 상기 기판(90)의 도전성 박막에 접촉되도록 하게 된다(S40).
계속하여, 전원인가용 전극(130)이 상기 기판(90)의 도전성 박막에 접촉되면, 얼라인 체크 유닛(173)은 상기 도전성 박막에 전원을 인가하기 전에, 도 9와 같이, 상기 기판(90)의 얼라인을 다시 한번 더 체크하게 된다(S50). 따라서, 상기 얼라인 체크 단계(S50)를 수행하여 상기 기판(90)의 얼라인이 양호 상태로 판별되면, 상기 전원인가용 전극(130)은 도 10과 같이, 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키게 된다(S60).
그리고, 이러한 비정질 실리콘 박막을 결정화시킨 후에는 상기 기판(90) 측으로 이동된 전극을 원래의 위치로 복귀 곧, 상승시켜 상기 전원인가용 전극(130)을 상기 기판(90)으로부터 분리시키게 되고(S70), 분리시킨 후에는 상기 기판(90)으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판(90)을 고정 해제시키게 된다(S80). 그리고, 기판(90)의 고정 해제 후에는 상기 고정 해제된 기판(90)을 외부로 언로딩시킴으로써(S90), 박막 결정화 공정을 진행 완료하게 된다.
하지만, 상기 얼라인 체크 단계(S50)를 수행하여 상기 기판(90)의 얼라인이 불량 상태로 판별되었을 때에는 상기 기판(90)에 전원을 인가하지 않고, 상기 기판(90) 측으로 이동된 전원인가용 전극(130)을 원래의 위치로 복귀 곧, 상승시켜 상기 전원인가용 전극(130)을 상기 기판(90)으로부터 분리시키게 되고(S51), 분리시킨 후에는 상기 기판(90)이 다시 얼라인되도록 상기 기판(90)으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판(90)을 고정 해제시키게 된다(S52).
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치는 아래와 같이, 다른 실시예로도 구현될 수 있다.
도 12는 본 발명에 따른 다결정 실리콘 박막 제조장치의 제2실시예를 도시한 단면도이고, 도 13은 도 12에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지(120)를 도시한 일부절개 사시도이다.
도 12와 도 13을 참조하면, 본 발명의 제2실시예에 따른 다결정 실리콘 박막 제조장치(100')는 전술한 바와 같은 제1실시예의 다결정 실리콘 박막 제조장치(100)와는 다른 기판 스테이지(120)를 구비할 수 있다.
즉, 본 발명의 제2실시예에 따른 다결정 실리콘 박막 제조장치(100')의 기판 스테이지(120)는 그 상면에 상기 기판(90)이 안착되도록 상기 챔버(110)의 내부 밑면에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭(121,122)외에, 상기 한 쌍의 기판고정블럭(121,122)들 사이에 배치되는 기판지지블럭(124)을 더 포함하여 구성될 수 있다.
이때, 상기 기판지지블럭(124)은 상기 한 쌍의 기판고정블럭(121,122)에 안착된 기판(90)의 처짐을 방지하기 위하여 상기 기판(90)의 밑면을 지지하는 역할을 할 수 있다. 따라서, 상기 기판지지블럭(124)에는 전술한 바와 같이 진공이 제공되는 흡착홀(123)이 형성되지 않을 수도 있으며, 상기 기판고정블럭들(121,122)과 동일한 크기 및 동일한 높이 등을 갖도록 설치될 수 있다. 그리고, 상기 기판지지블럭(124)은 상기 기판고정블럭들(121,122)의 중앙에 배치될 수 있다.
한편, 기판 스테이지(120)가 이상과 같이 구성될 경우, 기판(90)을 얼라인하는 얼라인 유닛(170)은 도 12와 13에 도시된 바와 같이 다르게 구현될 수도 있다. 즉, 상기 얼라인 유닛(170)은 상기 기판 스테이지(120)에 안착되는 기판(90)이 얼라인되도록 상기 기판지지블럭(124)의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛(171') 및, 상기 기판고정블럭(121,122)들의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛(172)으로 구성될 수 있고, 동시에 동작되도록 설치될 수 있다. 따라서, 한 쌍의 기판고정블럭(121,122)들과 이들 사이에 배치되는 기판지지블럭(124)으로 이루어진 기판 스테이지(120) 상에 안착되는 기판(90)은 이상과 같은 얼라인 유닛(170)들의 동시 동작에 의하여 상기 기판 스테이지(120) 상에서 얼라인될 수 있다.
도 14는 본 발명에 따른 다결정 실리콘 박막 제조장치의 제3실시예를 도시한 단면도이고, 도 15는 도 14에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이며, 도 16은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제어관계를 도시한 블럭도이다.
도 14 내지 도 16을 참조하면, 본 발명의 제3실시예에 따른 다결정 실리콘 박막 제조장치(200)는 챔버(210), 상기 챔버(210)의 일측 예를 들면, 하부측에 상하 이동 가능하게 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판(191)이 안착되는 기판 스테이지(220), 상기 기판(191)에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지(220)에 대향되는 상기 챔버(210)의 타측 예를 들면, 상부측에 설치되는 전원인가용 전극(230) 및, 상기 다결정 실리콘 박막 제조장치(200)의 구동을 전반적으로 제어하는 중앙제어유닛(290)을 포함한다.
상기 챔버(210)는 다결정 실리콘 박막 제조공정이 진행되도록 내부에 밀폐된 공정진행공간을 제공한다. 따라서, 기판(191)의 로딩으로부터 언로딩에 이르는 제반 다결정 실리콘 박막 제조공정은 이러한 공정진행공간 곧, 챔버(210)의 내부에서 진행된다. 그리고, 상기 챔버(210)의 일측에는 로봇암과 같은 기판이송유닛(280)에 의하여 기판(191) 등이 입출되도록 입출홀(미도시)이 형성되고, 상기 입출홀은 도시되지 않은 도어(door)에 의해 선택적으로 개폐된다.
상기 기판 스테이지(220)는 그 상면에 상기 기판(191)이 안착되도록 상기 챔버(210)의 내부 하부측에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭(221,222)으로 구성된다. 이때, 상기 한 쌍의 기판고정블럭(221,222)에는 각각 상기 안착되는 기판(191)을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀(223)이 형성되고, 상기 흡착홀(223)의 상단은 상기 기판고정블럭(221,222)의 상면으로 노출된다. 그리고, 상기 흡착홀(223)에는 진공라인(261)을 매개로 진공유닛(260)이 연결된다. 상기 진공유닛(260)은 상기 진공라인(261)을 통하여 상기 흡착홀(223)로 상기 기판(191)을 흡착 고정하기 위한 진공을 제공한다. 따라서, 상기 한 쌍의 기판고정블럭(221,222)에 안착되는 기판(191)은 상기 흡착홀(223)을 통해 제공되는 진공에 의하여 상기 기판고정블럭(221,222)의 상면에 흡착 고정된다.
상기 전원인가용 전극(230)은 상기 챔버(210)의 상측부에 설치되되 한 쌍으로 설치되고, 상기 한 쌍의 전원인가용 전극(230)에 각각 결합되는 전극 홀더(243)를 매개로 상기 챔버(210)의 상측부에 설치된다. 그리고, 상기 전원인가용 전극(230)은 전원라인(251)을 매개로 전원공급유닛(250)에 전기적으로 연결된다. 따라서, 상기 전원공급유닛(250)이 전원라인(251)을 통하여 상기 전원인가용 전극(230)으로 전원을 공급하면, 상기 전원인가용 전극(230)은 상기 도전성 박막에 공급되는 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치(200)는 스테이지 지지대(244)를 매개로 상기 기판 스테이지(220)의 하측부에 연결되고, 필요에 따라 상기 기판 스테이지(220)를 상기 전원인가용 전극(230) 측으로 이동시켜 상기 기판 스테이지(220)에 안착된 기판(191)의 도전성 박막이 상기 전원인가용 전극(230)에 접촉될 수 있도록 하는 스테이지 이동유닛(240)을 더 포함할 수 있다.
이때, 상기 스테이지 이동유닛(240)은 상기 챔버(210)의 내측 하부 곧, 상기 기판 스테이지(220)의 하부측에 설치되고, 상기 기판 스테이지(220)를 상기 챔버(210)의 하부측에서 그 상부측에 위치한 상기 전원인가용 전극(230) 측으로 이동시킬 수 있다. 다시 말하면, 상기 스테이지 이동유닛(240)은 전원인가공정이 진행되도록 상기 기판(191)이 안착된 기판 스테이지(220)를 그 상부에 위치한 전원인가용 전극(230) 측으로 상승시켜 상기 기판 스테이지(220)에 안착된 기판(191)이 상기 전원인가용 전극(230)에 접촉되도록 할 수 있고, 상기 전원인가공정이 종료되면 상기 기판(191)이 상기 전원인가용 전극(230)으로부터 분리되도록 상기 기판(191)이 안착된 기판 스테이지(220)를 원래의 위치로 복귀 곧, 하강시킬 수 있다. 여기서, 상기 스테이지 이동유닛(240)은 상술한 바와 같이, 상기 기판 스테이지(220)를 일정거리 상승 및 하강시킬 수 있는 유닛으로, 다양한 형태로 구현될 수 있다. 예를 들면, 상기 스테이지 이동유닛(240)은 상기 챔버(210)의 내부 밑면에 설치되는 피스톤(241)과 상기 피스톤(241)으로부터 일정거리 상하 왕복 이동되는 피스톤 로드(242)를 포함하여 구성될 수 있다.
그리고, 본 발명에 따른 다결정 실리콘 박막 제조장치(200)는 상기 기판 스테이지(220)의 측면들에 설치되어 상기 기판 스테이지(220)에 안착되는 기판(191)을 얼라인하는 얼라인 유닛(270)을 더 포함할 수 있다. 일실시예로, 상기 얼라인 유닛(270)은 상기 기판 스테이지(220)에 안착되는 기판(191)이 얼라인되도록 상기 기판 스테이지(220)의 전ㆍ후 방향에 위치한 측면들 곧, 상기 기판고정블럭(221,222)들의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판(191)의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛(271) 및, 상기 기판 스테이지(220)의 좌ㆍ우 방향에 위치한 측면들 곧, 상기 기판고정블럭(221,222)들의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판(191)의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛(272)으로 구성될 수 있고, 동시에 동작되도록 설치될 수 있다. 따라서, 한 쌍의 기판고정블럭(221,222)으로 이루어진 기판 스테이지(220) 상에 안착되는 기판(191)은 이상과 같은 얼라인 유닛들(271,272)의 동시 동작에 의하여 상기 기판 스테이지(220) 상에서 얼라인될 수 있다.
또한, 본 발명에 따른 다결정 실리콘 박막 제조장치(200)는 상기 얼라인 유닛(270)에 의해 얼라인된 기판(191)에 전원을 인가하기 전, 상기 기판(191)의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛(273)을 더 포함할 수 있다. 이때, 상기 얼라인 체크 유닛(273)은 얼라인 체크를 위해 미리 설정된 위치 예를 들면, 상기 기판(191)의 모서리들을 각각 촬영함으로써 상기 기판(191)의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버(210)의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함할 수 있다.
이하, 도 17 내지 도 24를 참조하여, 이상과 같이 구성되는 다결정 실리콘 박막 제조장치(200)를 이용한 다결정 실리콘 박막 제조방법을 구체적으로 설명하면 다음과 같다.
도 17 내지 23은 도 14에 도시한 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 설명하기 위한 도면들이고, 도 24는 본 발명에 따른 다결정 실리콘 박막 제조방법의 제3실시예를 도시한 순서도이다.
도면에 도시된 바와 같이, 본 발명에 따른 다결정 실리콘 박막 제조방법은 결정화될 박막인 비정질 실리콘 박막과 도전성 박막을 구비한 기판(191)을 챔버(210)의 내부 일측에 설치된 기판 스테이지(220)로 로딩하는 단계(S110)를 포함한다. 이때, 기판(191)의 로딩은 로봇암과 같은 기판이송유닛(280)이 이용될 수 있다. 즉, 상기 기판이송유닛(280)은 그 상부에 기판(191)을 안착시킨 다음, 챔버(210)에 마련된 입출홀을 통해 도 17과 같이 챔버(210) 내부로 이동되고, 이동된 후에는 도 18과 같이 소정거리 하강되어 챔버(210) 내부에 설치된 기판 스테이지(220)의 상면에 기판(191)이 안착되도록 하게 된다.
다음, 기판 스테이지(220)의 상면에 기판(191)이 안착되면, 기판(191)을 이송한 기판이송유닛(280)은 입출홀을 통해 챔버(210)의 외부로 이동하게 되고, 도어는 챔버(210)의 입출홀을 밀폐하게 된다. 그리고, 도어가 챔버(210)의 입출홀을 밀폐하면, 전술한 중앙제어유닛(290)은 기판 스테이지(220)에 안착된 기판(191)의 비정질 실리콘 박막이 결정화되도록 후술하는 바와 같이 제반 공정을 진행하게 된다.
즉, 기판(191)이 기판 스테이지(220)의 상면에 안착되고, 도어가 챔버(210)의 입출홀을 밀폐하면, 다결정 실리콘 박막 제조장치(200)에 구비된 얼라인 유닛(270) 곧, 기판고정블럭(221,222)의 측면들에 설치된 얼라인 유닛들(271,272)은 도 4c와 같이 동시에 구동되어 기판 스테이지(120)의 상면에 안착된 기판(90)을 얼라인하게 된다(S120).
이후, 기판(191)이 얼라인되면, 진공유닛(260)은 기판고정블럭(221,222)에 형성된 흡착홀(223)로 진공을 제공하게 된다. 따라서, 기판고정블럭(221,222)의 상면에 안착된 기판(191)은 이상과 같이 공급되는 진공에 의하여 도 20에 도시된 바와 같이 기판고정블럭(221,222)의 상면에 흡착 고정된다(S130).
다음, 기판(191)이 고정되면, 스테이지 이동유닛(240)은 상기 전원인가용 전극(230)에 대향되도록 상기 챔버(210)의 하측부에 설치된 상기 기판 스테이지(220)를 상기 전원인가용 전극(230) 측으로 상승시켜 도 21과 같이 상기 전원인가용 전극(230)이 상기 기판(191)의 도전성 박막에 접촉되도록 하게 된다(S140).
계속하여, 전원인가용 전극(230)이 상기 기판(191)의 도전성 박막에 접촉되면, 얼라인 체크 유닛(273)은 상기 도전성 박막에 전원을 인가하기 전에, 도 22와 같이, 상기 기판(191)의 얼라인을 다시 한번 더 체크하게 된다(S150). 따라서, 상기 얼라인 체크 단계(S150)를 수행하여 상기 기판(191)의 얼라인이 양호 상태로 판별되면, 상기 전원인가용 전극(230)은 도 23과 같이, 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키게 된다(S160).
그리고, 이러한 비정질 실리콘 박막을 결정화시킨 후에는 상기 전원인가용 전극(230) 측으로 이동된 기판 스테이지(220)를 원래의 위치로 복귀 곧, 하강시켜 상기 기판 스테이지(220)에 안착된 기판(191)을 상기 전원인가용 전극(230)으로부터 분리시키게 되고(S170), 분리시킨 후에는 상기 기판(191)으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판(191)을 고정 해제시키게 된다(S180). 그리고, 기판(191)의 고정 해제 후에는 상기 고정 해제된 기판(191)을 외부로 언로딩시킴으로써(S190), 박막 결정화 공정을 진행 완료하게 된다.
하지만, 상기 얼라인 체크 단계(S150)를 수행하여 상기 기판(191)의 얼라인이 불량 상태로 판별되었을 때에는 상기 기판(191)에 전원을 인가하지 않고, 상기 전원인가용 전극(230) 측으로 이동된 기판 스테이지(220)를 원래의 위치로 복귀 곧, 하강시켜 상기 기판 스테이지(220)에 안착된 기판(191)을 상기 전원인가용 전극(230)으로부터 분리시키게 되고(S151), 분리시킨 후에는 상기 기판(191)이 다시 얼라인되도록 상기 기판(191)으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판(191)을 고정 해제시키게 된다(S152).
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치는 아래와 같이, 다른 실시예로도 구현될 수 있다.
도 25는 본 발명에 따른 다결정 실리콘 박막 제조장치의 제4실시예를 도시한 단면도이고, 도 26은 도 25에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지(220)를 도시한 일부절개 사시도이다.
도 25와 도 26을 참조하면, 본 발명의 제4실시예에 따른 다결정 실리콘 박막 제조장치(200')는 전술한 바와 같은 제3실시예의 다결정 실리콘 박막 제조장치(200)와는 다른 기판 스테이지(220)를 구비할 수 있다.
즉, 본 발명의 제4실시예에 따른 다결정 실리콘 박막 제조장치(200')의 기판 스테이지(220)는 그 상면에 상기 기판(191)이 안착되도록 상기 챔버(210)의 내부 밑면에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭(221,222)외에, 상기 한 쌍의 기판고정블럭(221,222)들 사이에 배치되는 기판지지블럭(224)을 더 포함하여 구성될 수 있다.
이때, 상기 기판지지블럭(224)은 상기 한 쌍의 기판고정블럭(221,222)에 안착된 기판(191)의 처짐을 방지하기 위하여 상기 기판(191)의 밑면을 지지하는 역할을 할 수 있다. 따라서, 상기 기판지지블럭(224)에는 전술한 바와 같이 진공이 제공되는 흡착홀(223)이 형성되지 않을 수도 있으며, 상기 기판고정블럭들(221,222)과 동일한 크기 및 동일한 높이 등을 갖도록 설치될 수 있다. 그리고, 상기 기판지지블럭(224)은 상기 기판고정블럭들(221,222)의 중앙에 배치될 수 있다.
한편, 기판 스테이지(220)가 이상과 같이 구성될 경우, 기판(191)을 얼라인하는 얼라인 유닛(270)은 도 25와 26에 도시된 바와 같이 다르게 구현될 수도 있다. 즉, 상기 얼라인 유닛(270)은 상기 기판 스테이지(220)에 안착되는 기판(191)이 얼라인되도록 상기 기판지지블럭(224)의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판(191)의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛(271') 및, 상기 기판고정블럭(221,222)들의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판(191)의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛(272)으로 구성될 수 있고, 동시에 동작되도록 설치될 수 있다. 따라서, 한 쌍의 기판고정블럭(221,222)들과 이들 사이에 배치되는 기판지지블럭(224)으로 이루어진 기판 스테이지(220) 상에 안착되는 기판(191)은 이상과 같은 얼라인 유닛(270)들의 동시 동작에 의하여 상기 기판 스테이지(220) 상에서 얼라인될 수 있다.
이상, 본 발명은 도시된 실시예들을 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.

Claims (38)

  1. 챔버;
    상기 챔버의 일측에 설치되고, 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지; 및,
    상기 기판 스테이지에 대향되도록 상기 챔버의 타측에 설치되고, 상기 기판 스테이지에 안착된 기판 측으로 이동되어 상기 기판에 구비된 도전성 박막에 전원을 인가하도록 된 전원인가용 전극을 포함하되,
    상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시키는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  2. 제 1항에 있어서,
    상기 기판 스테이지는 그 상면에 상기 기판이 안착되도록 상기 챔버의 밑면에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  3. 제 2항에 있어서,
    상기 한 쌍의 기판고정블럭에는 각각 상기 안착되는 기판을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀이 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  4. 제 3항에 있어서,
    상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  5. 제 1항에 있어서,
    상기 기판 스테이지의 측면들에 설치되어 상기 기판 스테이지에 안착되는 기판을 얼라인하는 얼라인 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  6. 제 5항에 있어서,
    상기 얼라인 유닛은
    상기 기판 스테이지에 안착되는 기판이 얼라인되도록 상기 기판 스테이지의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛 및, 상기 기판 스테이지의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  7. 제 5항에 있어서,
    상기 얼라인 유닛에 의해 얼라인된 기판에 전원을 인가하기 전, 상기 기판의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  8. 제 7항에 있어서,
    상기 얼라인 체크 유닛은 상기 기판의 모서리를 각각 촬영함으로써 상기 기판의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  9. 제 1항에 있어서,
    상기 전원인가용 전극에 연결되고, 필요에 따라 상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉될 수 있도록 하는 전극이동유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  10. 제 9항에 있어서,
    상기 기판 스테이지는 상기 챔버의 하부측에 설치되고,
    상기 전극이동유닛은 상기 챔버의 상부측에 설치되어 상기 전원인가용 전극을 상기 챔버의 상부측에서 그 하부측에 위치한 상기 기판 측으로 이동시키는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  11. 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계;
    상기 기판 스테이지에 대향되도록 상기 챔버의 타측에 설치된 전원인가용 전극을 상기 기판 스테이지에 안착된 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계; 및,
    상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계를 포함하는 다결정 실리콘 박막 제조방법.
  12. 제 11항에 있어서,
    상기 기판 스테이지는 상기 챔버의 하부측에 설치되고,
    상기 전원인가용 전극은 상기 챔버의 상부측에 설치되며,
    상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계는 상기 전원인가용 전극을 상기 챔버의 상부측에서 하부측으로 하강시키는 것을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  13. 제 11항에 있어서,
    상기 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계 후에,
    상기 기판 스테이지로 로딩된 기판을 얼라인하는 단계;
    상기 얼라인된 기판을 고정하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  14. 제 13항에 있어서,
    상기 얼라인된 기판을 고정하는 단계는 진공을 이용하여 상기 기판을 흡착 고정하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  15. 제 14항에 있어서,
    상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계는 상기 얼라인된 기판을 고정하는 단계 후에 진행되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  16. 제 15항에 있어서,
    상기 전원인가용 전극을 상기 기판 측으로 이동시켜 상기 전원인가용 전극이 상기 기판에 접촉되도록 하는 단계 후에,
    상기 기판의 얼라인을 다시 한번 더 체크하는 얼라인 체크 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  17. 제 16항에 있어서,
    상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계는 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 양호 상태로 판별되었을 때에 진행되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  18. 제 17항에 있어서,
    상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계 후에,
    상기 기판 측으로 이동된 전원인가용 전극을 원래의 위치로 복귀시켜 상기 전원인가용 전극을 상기 기판으로부터 분리시키는 단계;
    상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계; 및,
    상기 고정 해제된 기판을 외부로 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  19. 제 16항에 있어서,
    상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 불량 상태로 판별되었을 때에,
    상기 기판에 전원을 인가하지 않고, 상기 기판 측으로 이동된 전원인가용 전극을 원래의 위치로 복귀시켜 상기 전원인가용 전극을 상기 기판으로부터 분리시키는 단계; 및,
    상기 기판이 다시 얼라인되도록 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  20. 챔버;
    상기 챔버의 일측에 설치되고, 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지; 및,
    상기 기판에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지에 대향되는 상기 챔버의 타측에 설치되는 전원인가용 전극을 포함하되,
    상기 기판 스테이지는 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 상기 전원인가용 전극 측으로 이동되고,
    상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시키는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  21. 제 20항에 있어서,
    상기 기판 스테이지는 그 상면에 상기 기판이 안착되도록 상기 챔버의 하측부에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  22. 제 21항에 있어서,
    상기 한 쌍의 기판고정블럭에는 각각 상기 안착되는 기판을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀이 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  23. 제 22항에 있어서,
    상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  24. 제 20항에 있어서,
    상기 기판 스테이지의 측면들에 설치되어 상기 기판 스테이지에 안착되는 기판을 얼라인하는 얼라인 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  25. 제 24항에 있어서,
    상기 얼라인 유닛은
    상기 기판 스테이지에 안착되는 기판이 얼라인되도록 상기 기판 스테이지의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛 및, 상기 기판 스테이지의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  26. 제 24항에 있어서,
    상기 얼라인 유닛에 의해 얼라인된 기판에 전원을 인가하기 전, 상기 기판의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  27. 제 26항에 있어서,
    상기 얼라인 체크 유닛은 상기 기판의 모서리를 각각 촬영함으로써 상기 기판의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  28. 제 20항에 있어서,
    상기 기판 스테이지에 연결되고, 필요에 따라 상기 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 하는 스테이지 이동유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  29. 제 28항에 있어서,
    상기 기판 스테이지는 상기 챔버의 하부측에 설치되고,
    상기 전원인가용 전극은 상기 기판 스테이지에 대향되는 상기 챔버의 상부측에 설치되며,
    상기 스테이지 이동유닛은 상기 기판 스테이지의 하부측에 설치되어 상기 기판 스테이지를 상기 챔버의 하부측에서 그 상부측에 위치한 상기 전원인가용 전극 측으로 이동시키는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  30. 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계;
    상기 챔버의 타측에 설치된 전원인가용 전극에 상기 기판의 도전성 박막이 접촉되도록 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계; 및,
    상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계를 포함하는 다결정 실리콘 박막 제조방법.
  31. 제 30항에 있어서,
    상기 기판 스테이지는 상기 챔버의 하부측에 설치되고,
    상기 전원인가용 전극은 상기 챔버의 상부측에 설치되며,
    상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 기판이 로딩된 기판 스테이지를 상기 챔버의 하부측에서 상부측으로 상승시키는 것을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  32. 제 30항에 있어서,
    상기 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계 후에,
    상기 기판 스테이지로 로딩된 기판을 얼라인하는 단계;
    상기 얼라인된 기판을 고정하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  33. 제 32항에 있어서,
    상기 얼라인된 기판을 고정하는 단계는 진공을 이용하여 상기 기판을 흡착 고정하는 것을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  34. 제 33항에 있어서,
    상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 얼라인된 기판을 고정하는 단계 후에 진행되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  35. 제 34항에 있어서,
    상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계 후에,
    상기 기판의 얼라인을 다시 한번 더 체크하는 얼라인 체크 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  36. 제 35항에 있어서,
    상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계는 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 양호 상태로 판별되었을 때에 진행되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  37. 제 36항에 있어서,
    상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계 후에,
    상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계;
    상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계; 및,
    상기 고정 해제된 기판을 외부로 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  38. 제 35항에 있어서,
    상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 불량 상태로 판별되었을 때에,
    상기 기판에 전원을 인가하지 않고, 상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계; 및,
    상기 기판이 다시 얼라인되도록 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
PCT/KR2010/002476 2009-04-21 2010-04-20 다결정 실리콘 박막 제조장치 및 방법 WO2010123262A2 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020090034789A KR101043787B1 (ko) 2009-04-21 2009-04-21 다결정 실리콘 박막 제조장치 및 방법
KR1020090034788A KR101043786B1 (ko) 2009-04-21 2009-04-21 다결정 실리콘 박막 제조장치 및 방법
KR10-2009-0034788 2009-04-21
KR10-2009-0034789 2009-04-21

Publications (2)

Publication Number Publication Date
WO2010123262A2 true WO2010123262A2 (ko) 2010-10-28
WO2010123262A3 WO2010123262A3 (ko) 2010-12-23

Family

ID=43011599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/002476 WO2010123262A2 (ko) 2009-04-21 2010-04-20 다결정 실리콘 박막 제조장치 및 방법

Country Status (2)

Country Link
TW (1) TW201104025A (ko)
WO (1) WO2010123262A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039730A (ko) * 2002-11-04 2004-05-12 엘지.필립스 엘시디 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR20070117851A (ko) * 2006-06-09 2007-12-13 주식회사 엔씰텍 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법
KR20080013460A (ko) * 2006-08-09 2008-02-13 삼성전자주식회사 표시판의 제조 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039730A (ko) * 2002-11-04 2004-05-12 엘지.필립스 엘시디 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR20070117851A (ko) * 2006-06-09 2007-12-13 주식회사 엔씰텍 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법
KR20080013460A (ko) * 2006-08-09 2008-02-13 삼성전자주식회사 표시판의 제조 장치

Also Published As

Publication number Publication date
WO2010123262A3 (ko) 2010-12-23
TW201104025A (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
US20020115242A1 (en) Method and apparatus for fabricating thin film transistor including crystalline active layer
JPH1032202A (ja) 電子装置およびその作製方法
US6759628B1 (en) Laser annealing apparatus
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
WO2010123262A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
WO2009131379A2 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의 제조방법
WO2010024555A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2010123263A2 (ko) 다결정 실리콘 박막의 제조방법
KR101043786B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043787B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009431B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2009096747A2 (ko) 다결정 실리콘 박막 제조장치
KR100980846B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009430B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2010011038A2 (ko) 박막트랜지스터 및 이의 제조방법
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
KR100675640B1 (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
WO2010128783A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
JP2001319572A (ja) 真空処理室、プラズマディスプレイ装置の製造装置及びプラズマディスプレイ装置の製造方法
WO2023249244A1 (ko) 증착 장치 및 이를 이용한 증착 방법
JP3797257B2 (ja) 半導体装置の製造方法、および半導体製造装置
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR20060013106A (ko) 다결정실리콘막 형성방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10767276

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC

122 Ep: pct application non-entry in european phase

Ref document number: 10767276

Country of ref document: EP

Kind code of ref document: A2