KR101009430B1 - 다결정 실리콘 박막 제조장치 및 방법 - Google Patents

다결정 실리콘 박막 제조장치 및 방법 Download PDF

Info

Publication number
KR101009430B1
KR101009430B1 KR1020080099243A KR20080099243A KR101009430B1 KR 101009430 B1 KR101009430 B1 KR 101009430B1 KR 1020080099243 A KR1020080099243 A KR 1020080099243A KR 20080099243 A KR20080099243 A KR 20080099243A KR 101009430 B1 KR101009430 B1 KR 101009430B1
Authority
KR
South Korea
Prior art keywords
substrate
unloading
loading
thin film
unit
Prior art date
Application number
KR1020080099243A
Other languages
English (en)
Other versions
KR20100040148A (ko
Inventor
노재상
홍원의
Original Assignee
주식회사 엔씰텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔씰텍 filed Critical 주식회사 엔씰텍
Priority to KR1020080099243A priority Critical patent/KR101009430B1/ko
Publication of KR20100040148A publication Critical patent/KR20100040148A/ko
Application granted granted Critical
Publication of KR101009430B1 publication Critical patent/KR101009430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정 실리콘 박막 제조장치 및 방법을 제공한다. 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버 내의 하부측에 설치되고, 제1 기판을 로딩 및 언로딩하는 제1 기판 로딩/언로딩 유닛과 제2 기판을 로딩 및 언로딩하는 제2 기판 로딩/언로딩 유닛 및 상기 제1 및 제2 기판 로딩/언로딩 유닛에 대향되는 상기 챔버의 상부측에 설치되고, 상기 도전성 박막에 전원을 인가하기 위한 전원인가용 전극을 구비하는 전원인가 유닛을 포함하고, 상기 전원인가용 전극은 상기 제1 및 제2 기판 로딩/언로딩 유닛 측으로 교대로 이동하는 것을 특징으로 한다.
Figure R1020080099243
비정질 실리콘 박막, 주울 열, 결정화, 기판 로딩/언로딩 유닛

Description

다결정 실리콘 박막 제조장치 및 방법{Apparatus and Method for Manufacturing Poly-Si Thin Film}
본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 비정질 실리콘에 구비된 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조하는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
통상, 비정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구율이 낮고, CMOS 공정에 부합되지 못하는 단점을 가지고 있다.
반면, 다결정 실리콘(Poly-Si) 박막 소자는, 비정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던, 영상신호를 화소에 기입하는데 필요한 구동회로를 화소 TFT-array와 같이 기판 상에 구성하는 것이 가능하다.
따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
또한, 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다.
따라서, 비정질 실리콘 TFT에서 보이는 드라이버 IC의 TAB 실장 상의 피치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다.
그리고, 이러한 다결정 실리콘을 능동층에 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동층의 채널 위치가 결정되기 때문에, 소자 소형화 및 CMOS화가 가능하다는 특징이 있다.
이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두되고 있다.
이와 같은 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로 대면적화에 적당하지 않다.
따라서, 저온 조건에서 비정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다.
이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC: Solid Phase Crystallization)법, 금속유도 결정화(MIC: Metal Induced Crystallization)법, 금속유도측면 결정화(MILC: Metal Induced Lateral Crystallization)법, 엑시머 레이저 결정화(ELC: Excimer Laser Crystallization) 법 등이 있다.
SPC 법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수는 있으나, 높은 결정화 온도와 장시간을 요구하기 때문에, 유리 기판과 같이 열변형 온도가 상대적으로 낮은 기판을 사용할 수 없고 생산성이 낮다는 단점을 가지고 있다.
이러한 SPC 법에 의한 경우, 통상적으로 600 ~ 700℃의 온도에서 약 1 ~ 24 시간 동안 비정질 실리콘 박막에 어닐링 작업을 실시해야 결정화가 가능하다.
또한, SPC 법에 의해 제조된 다결정 실리콘의 경우에는 비정질상으로부터 결정상으로의 고상 상변태시 쌍정 성장(twin-growth)을 동반하므로, 형성된 결정립 내에 매우 많은 결정격자 결함들을 함유하고 있다.
이러한 인자들은 제조된 다결정 실리콘 TFT의 전자 및 홀의 이동도(mobility)를 감소시키고 문턱 전압(threshold voltage)을 상승시키는 요인으로 작용한다.
MIC 법은 비정질 실리콘이 특정 금속과 접촉함으로써 그것의 결정화가 SPC 법에 의한 결정화 온도보다 훨씬 낮은 온도에서 이루어지는 장점을 가지고 있다.
이러한 MIC 법을 가능하게 하는 금속으로는 Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn 등이 있으며, 이들 금속들은 비정질 실리콘과 반응하여 공정상(eutectic phase) 또는 실리사이드상(silicide phase)을 형성하여 저온 결정화를 촉진시킨다.
그러나, MIC 법을 다결정 실리콘 TFT 제작의 실제 공정에 적용시킬 경우 채 널(channel) 내에 금속의 심각한 오염 문제를 야기시킨다.
MILC 법은 MIC 법의 응용기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후, 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여 금속유도결정화(metal induced crystallization)를 유발한 후, 채널 쪽으로 측면 결정화를 유도하는 기술이다.
이와 같은 MILC 법에 가장 많이 사용되는 금속으로는 Ni 및 Pd을 들 수 있으며, 이러한 MILC 법으로 제조된 다결정 실리콘은 SPC 법에 비하여 우수한 결정성 및 높은 전계 효과 이동도(field effect mobility)를 보임에도 불구하고, 높은 누설 전류 특성을 보인다고 알려져 있다.
다시 말하면, MILC 법의 경우, 금속 오염 문제는 MIC 법에 비하여 감소하기는 하였으나, 아직도 완전히 해결하지 못한 실정이다.
한편, MILC 법을 개량한 방법으로 전계유도방향성 결정화법(FALC: Field Aided Lateral Crystallization)이 있다. MILC 법에 비하여 FALC 법은 결정화 속도가 빠르며 결정화 방향의 이방성을 보이지만, 이 역시 금속의 오염 문제를 완전히 해결하지는 못하고 있다.
이상의 MIC 법, MILC 법, FALC 법 등의 결정화 방법은 SPC 법에 비하여 결정화 온도를 낮추었다는 점에서는 효과적이나, 결정화 시간이 여전히 길다는 점과, 모두 금속에 의하여 결정화가 유도되는 공통점을 가지고 있다. 따라서, 이러한 결정화 방법들도 금속의 오염 문제라는 점에서는 자유롭지 못하다.
한편, 최근 개발된 ELC 법은 금속의 오염 문제를 해결하면서 유리기판 위에 저온 공정으로 다결정 실리콘 박막을 제조하는 것을 가능하게 한다.
즉, LPCVD(Low Pressure Chemical Vapor Deposition)법 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착된 비정질 실리콘 박막은 엑시머 레이저의 파장인 자외선 영역(λ = 308 ㎚)에 대한 흡수 계수가 매우 크기 때문에, 적정한 에너지 밀도에서 쉽게 비정질 실리콘 박막의 용융이 일어나게 된다.
이러한 비정질 실리콘 박막을 엑시머 레이저에 의해 결정화시키는 경우, 용융 및 응고의 과정을 매우 짧은 시간 내에 동반하게 된다. 이러한 관점에서 볼 때, ELC 법은 엄밀한 의미에서 저온 공정은 아니다.
그러나, ELC 공정은 엑시머 레이저에 의해 크게 영향을 받은 국부적인 용융 영역에서 매우 빠르게 진행되는 용융 및 응고에 의해 결정화되는 과정을 거치므로, 기판을 손상시키지 않으면서 극히 짧은 시간(수십 nano-sec 단위) 내에 다결정 실리콘을 제조할 수 있다.
즉, 유리기판/절연층/비정질 실리콘 박막으로 이루어진 모재의 비정질 실리콘 상에 레이저가 극히 짧은 시간에 조사되면, 비정질 실리콘 박막만이 선택적으로 가열되어, 하층에 위치한 유리기판의 손상 없이 결정화가 이루어진다.
또한, 액상에서 고상으로의 상변태시 생성되는 다결정 실리콘의 경우, 고상 결정화를 통해 생성되는 다결정 실리콘의 경우보다, 열역학적으로 안정된 결정립 구조를 보이고 결정립 내의 결정 결함이 현저히 감소될 수 있는 장점이 있으므로, ELC 법으로 제조된 다결정 실리콘은 다른 여타의 결정화법들의 결과물보다 우수하다.
그럼에도 불구하고, ELC 법은 몇 가지 중대한 단점들을 가지고 있다.
예를 들어, 레이저 빔 자체의 조사량이 불균일하다는 레이저 시스템 상의 문제점과, 조대한 결정립을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 그리고 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다.
이들 두 요소들은 다결정 실리콘 TFT의 액티브층(active layer)를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다.
이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미치고 있다.
최근에는, 상기 설명한 ELC 법의 불안정성을 해결하기 위하여 SLS(Sequential Lateral Solidification) 법이 개발되어 레이저 에너지 밀도의 공정 영역을 안정화하는데 성공하였다.
하지만, 여전히 shot 자국 및 표면 쪽으로 돌출(protrusion) 현상을 해결하지 못하였으며, 또한 평판 디스플레이 산업이 급속히 발전하고 있는 현재의 추세로 비추어 볼 때, 조만간 양산화가 필요하게 될 1 m × 1 m 크기 이상인 기판의 결정 화 공정에 레이저를 이용하는 기술은 여전히 문제점을 가지고 있다.
더욱이, ELC 법과 SLS 법의 실행을 위한 장비는 매우 고가이므로, 초기 투자비와 유지비가 많이 소요된다는 문제점도 가지고 있다.
따라서, 레이저 결정화법의 장점들, 즉, 짧은 시간 내에 공정이 이루어지기 때문에 하부의 기판에 손상을 주지 않는다는 점과, 고온 상변태에 의해 결함이 거의 없는 매우 양질의 결정립을 생성할 수 있다는 점을 가지면서, 그러한 레이저 결정화법의 단점들, 즉, 국부적인 공정에 따른 조사량 불균일성 및 공정상의 제한 등과 고가 장비를 사용해야 하는 문제점들을 해결할 수 있는 비정질 실리콘 박막의 결정화 방법에 대한 필요성이 대두되고 있다.
특히, 최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 능동형 유기-EL(Active Matrix Organic Light Emitting Diode)의 경우, TFT-LCD가 전압 구동인데 반하여, 전류 구동 방식이기 때문에 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다.
그러므로, 레이저를 사용하는 ELC 방법 또는 SLS 방법에 의한 저온 결정화 방법이 한계에 부딪히고 있는 것이 평판 디스플레이 산업체들이 안고 있는 현실이다. 이러한 사실을 고려할 때, 레이저를 사용하지 않는 방식에 의한 저온 결정화에 의하여 양질의 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다.
이러한 종래기술의 문제점을 해결하기 위하여, 본 발명의 발명자들은 한국특허출원 제2005-73076호에서, 실리콘 박막의 하부에 도전층을 개재한 다음 상기 도 전층에 전원을 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해, 상기 실리콘 박막의 결정화, 결정격자 결함 치유, 도펀트의 활성화, 열산화 공정 등을 행하는 실리콘 박막의 어닐닝 방법을 제시한 바 있다.
이상과 같은 방법은 유리기판의 열변형을 유발하지 않고, 결정격자 결함이 거의 존재하지 않으며, MIC 및 MILC 등의 결정화 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 촉매 금속의 오염으로부터 완전히 자유로우며, 동시에 ELC 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 표면 돌출 현상을 수반하지 않는 다결정 실리콘 박막을 제공하는 장점이 있다.
따라서, 이와 같은 매우 혁신적인 방법에 의하여 다결정 실리콘 박막을 원활하게 제조하기 위해서는 이상과 같은 방법에 따라 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 그를 이용한 다결정 실리콘 박막 제조방법이 꼭 필요한 실정이다.
본 발명이 해결하고자 하는 과제는 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는 데에 있다.
그리고, 본 발명이 해결하고자 하는 다른 과제는 비정질 실리콘에 구비된 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는 데에 있다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 결정화된 기판과 결정화시킬 기판의 이동이 동시에 이루어지고, 하나의 기판이 결정화 과정을 진행하는 동안, 결정화된 기판의 언로딩과 결정화시킬 기판이 로딩이 동시에 이루어지므로 공정을 진행하는 데에 소요되는 전체 시간을 단축할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는 데에 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명은 챔버, 상기 챔버 내의 하부측에 설치되고, 제1 기판을 로딩 및 언로딩하는 제1 기판 로딩/언로딩 유닛과 제2 기판을 로딩 및 언로딩하는 제2 기판 로딩/언로딩 유닛 및 상기 제1 및 제2 기판 로딩/언로딩 유닛에 대향되는 상기 챔버의 상부측에 설치되고, 상기 도전 성 박막에 전원을 인가하기 위한 전원인가용 전극을 구비하는 전원인가 유닛을 포함하고, 상기 전원인가용 전극은 상기 제1 및 제2 기판 로딩/언로딩 유닛 측으로 교대로 이동하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치를 제공한다.
본 발명의 상기 제1 및 제2 기판 로딩/언로딩 유닛은 각각 상기 챔버의 바닥부에 설치되는 고정자와 상기 고정자에 이동가능하도록 결합되는 가동자를 포함하는 것을 특징으로 한다.
본 발명의 상기 고정자는 각각 상기 챔버의 바닥면에 공정 진행 방향을 따라 길게 설치되는 고정 플레이트, 상기 고정 플레이트의 길이 방향을 따라 길게 상기 고정 플레이트의 상면 중앙부에 설치되는 고정 코어, 상기 고정 코어의 상부에 서로 다른 극성을 갖도록 순차적으로 교번되게 배치되는 다수개의 영구자석들 및 상기 고정 플레이트의 길이 방향을 따라 상기 고정 플레이트의 상면 양 가장자리에 각각 위치하는 LM 가이드를 포함하는 것을 특징으로 한다.
본 발명의 상기 가동자는 각각 상기 고정자의 상부에 설치되는 이동 플레이트, 상기 이동 플레이트의 하부의 양가장자리에 각각 설치되어, 상기 LM 가이드와 결합되는 LM 블럭, 상기 기판이 위치 또는 안착되는 기판 로딩/언로딩부, 상기 고정 코어 및 상기 영구자석들에 대향되도록 상기 이동 플레이트의 하부면 중앙부에 설치되는 이동 코어 및 상기 이동 코어에 권취되는 코일을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치 곧, 도전성 박막에 미리 설정된 일정 위치에 전원을 정확히 인가할 수 있기 때문에, 전원 인가를 통한 주울 열을 이용하여 상기 비정질 실리콘 박막을 효율적으로 또 매우 균일하게 결정화시킬 수 있게 된다. 그러므로, 본 발명에 따르면, 주울 열을 이용하여 다결정 실리콘 박막을 매우 원활하게 제조할 수 있게 된다.
또한, 본 발명에 따른 다결정 실리콘 박막 제조장치에 따르면, 결정화된 기판과 결정화시킬 기판의 이동이 동시에 이루어지므로, 공정을 진행하는 데에 소요되는 전체 시간을 단축할 수 있다.
또한, 본 발명에 따른 다결정 실리콘 박막 제조장치에 따르면, 결정화 작업과 기판의 로딩/언로딩 작업이 동시에 진행되기 때문에, 공정의 진행에 소요되는 시간을 단축할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 바람직한 실시예에 따른 다결정 실리콘 박막 제조장치를 도시한 사시도이다.
도 2는 도 1의 A-A′선을 따라 절취한 단면도를 나타낸 것이고, 도 3a는 도 1의 B-B′선을 따라 절취한 단면도이며, 도 3b는 도 1의 C-C′선을 따라 절취한 단면도를 나타낸 것이다.
도 4는 도 1의 기판 승강기의 일 실시예를 나타낸 사시도이고, 도 5는 도 1에 도시된 다결정 실리콘 박막 제조장치의 제어 관계를 나타낸 블럭도이다.
도 1 내지 도 5를 참조하면, 본 발명의 바람직한 실시예에 따른 다결정 실리콘 박막 제조장치(1)는 챔버(100), 상기 챔버(100)의 하부측에 설치되는 제1 기판 로딩/언로딩 유닛(200)과 제2 기판 로딩/언로딩 유닛(300), 상기 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)에 대향되는 상기 챔버(100)의 상부측에 설치되는 전원인가 유닛(400)을 포함하며, 상기 다결정 실리콘 박막 제조장치(1)의 구동은 중앙제어유닛(10)에 의해 이루어진다.
상기 챔버(100)는 다결정 실리콘 박막 제조 공정이 진행되는 공정진행공간을 제공한다.
본 실시예에서는 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)이 동일한 구조를 가지는 것을 도시하고 있으며, 이에, 상세한 설명은 제1 기판 로딩/언로딩 유닛(200)을 중심으로 기술하도록 하고, 제2 기판 로딩/언로딩 유닛(300)에 대한 상술은 생략하기로 한다.
도 2를 참조하여, 상기 제1 기판 로딩/언로딩 유닛(200)을 상술하면, 상기 제1 기판 로딩/언로딩 유닛(200)은 상기 챔버(100)의 바닥부에 설치되는 제1 고정 자(210)와 상기 제1 고정자(210)에 이동가능하도록 결합되는 제1 가동자(230)를 포함한다.
상기 제1 고정자(210)는 다결정 실리콘 박막 제조 공정이 이루어지는 진행 방향(X축 방향)을 따라 상기 챔버(100)의 바닥면에 길게 설치되는 제1 고정 플레이트(211), 상기 제1 고정 플레이트(211)의 길이 방향(X축 방향)을 따라 상기 제1 고정 플레이트(211)의 상면 중앙부에 설치되는 제1 고정 코어(213), 상기 제1 고정 코어(213)의 상부에 서로 다른 극성을 갖도록 순차적으로 교번되게 배치되는 다수의 제1 영구자석들(215)을 포함한다.
또한, 상기 제1 고정자(210)는 상기 제1 고정 플레이트(211)의 길이 방향(X축 방향)을 따라 상기 제1 고정 플레이트(211)의 상부의 양 가장자리에 각각 위치하는 제1 LM 가이드(217)를 포함한다.
상기 제1 가동자(230)는 상기 제1 고정자(210)의 상부에 설치되는 제1 이동 플레이트(231), 상기 제1 이동 플레이트(231)의 하부에 설치되고, 상기 제1 LM 가이드(217)와 대응되어 결합하도록 상기 제1 이동 플레이트(231)의 하부의 양가장자리에 각각 설치되는 제1 LM 블럭(233) 및 제1 기판(50)이 위치 또는 안착되는 제1 기판 로딩/언로딩부(235)를 포함한다.
이때, 상기 제1 기판(50)은 비정질 실리콘 박막과 도전성 박막을 포함하고 있으며, 상기 도전성 박막을 통하여 전원을 인가함으로써, 상기 비정질 실리콘 박막을 다결정 실리콘 박막으로 결정화시키게 된다.
상기 제1 기판 로딩/언로딩부(235)에는 상기 안착되는 제1 기판(50)을 고정 하기 위한 적어도 하나의 제1 진공홀(236)이 위치하고 있으며, 상기 제1 진공홀(236)은 상기 제1 기판 로딩/언로딩부(235)의 상면으로 노출된다.
또한, 상기 제1 가동자(230)는 상기 제1 고정 코어(213) 및 상기 다수의 제1 영구자석들(215)에 대향되도록 상기 제1 이동 플레이트(231)의 하부면 중앙부에 설치되는 제1 이동 코어(237) 및 상기 제1 이동 코어(237)에 권취되며 전원이 인가되는 제1 코일(239)을 포함한다.
도 3a 및 도 3b를 참조하여 상기 전원인가 유닛(400)을 상술하면, 상기 전원인가 유닛(400)은 상기 챔버(100)의 상측부에 설치되는 전원인가용 LM 가이드(410), 상기 전원인가용 LM 가이드(410)에 이동가능하도록 결합되는 지지대(430) 및 상기 지지대(430)에 설치되는 전원인가용 전극(450)을 포함한다.
상기 전원인가용 LM 가이드(410)는 하나 또는 다수개로 이루어질 수 있으며, 본 실시예에서는 한 쌍의 전원인가용 LM 가이드(410)가 일정한 간격을 유지한 채로 다결정 실리콘 박막 제조 공정이 이루어지는 진행과 수직되는 방향, 즉 상기 제1 고정 플레이트(211)의 길이 방향(X방향)과 수직되는 방향(Y방향)으로 길게 형성되는 것을 도시하고 있다.
상기 지지대(430)는 평판 형태의 지지판(431), 그리고 상기 지지판(431)의 상기 전원인가용 LM 가이드(410)와 대향되는 상부면에 위치하며, 상기 전원인가용 LM 가이드(410)에 이동가능하도록 결합하는 전원인가용 LM 블럭(433)을 포함한다.
또한, 상기 전원인가용 전극(450)이 상기 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)과 대향되는 상기 지지판(431)의 하부면에 설치된다.
상기 전원인가용 전극(450)은 서로 다른 극성을 갖는 두 전극(451, 453)이 일정한 간격을 유지되도록 설치되며, 전원라인(510)을 매개로 전원공급 유닛(530)에 전기적으로 연결된다.
상기 두 전극(451, 453)은 상기 도전성 박막의 일정한 부위에 접촉될 수 있도록 두 전극(451, 453)이 이동을 하면서 흔들리지 않도록 상기 지지판(431)에 고정된다.
상기 전원인가 유닛(400)은 중앙제어유닛(10)에 의해 동작되며, 상기 전원인가용 전극(450)은 상기 전원인가용 LM 가이드(410)와 상기 전원인가용 LM 블럭(433)의 결합 및 그 기능에 의하여 상기 전원인가용 LM 가이드(410)의 길이 방향(Y축 방향)을 따라 이동되어지게 된다.
상기 지지대(430)를 일정한 지점에 위치시키기 위한 기준 유닛(550)이 상기 전원인가용 LM 가이드(410)의 길이 방향(Y축 방향)의 양 가장자리에 설치되며, 상기 지지대(430)가 이동되다가 상기 기준 유닛(550)과 맞닿으면 더 이상 이동되지 않게 된다.
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치(1)는 상기 챔버(100)의 내부 하측에 상기 제1 기판 로딩/언로딩 유닛(200)을 사이에 두고 서로 이격되는 한 쌍으로 이루어지는 제1 기판 승강 유닛(600)을 더 포함한다.
상기 제1 기판 승강 유닛(600)은 상기 제1 기판(50)이 위치 또는 안착되는 제1 기판 지지대(610), 상기 제1 기판(50)을 상승 및 하강시키기 위한 제1 기판 승강기(620)를 포함한다.
이때, 상기 한 쌍의 제1 기판 지지대(610)에는 각각 상기 안착되는 제1 기판(50)을 고정하기 위한 적어도 하나의 제1 흡착홀(630)이 형성되고, 상기 제1 흡착홀(630)은 상기 제1 기판 지지대(610)의 상면으로 노출된다.
그리고, 상기 제1 흡착홀(630)은 제1 진공라인(710)을 매개로 제1 진공 유닛(730)과 연결된다. 상기 제1 진공 유닛(730)은 상기 제1 진공라인(710)을 통하여 상기 제1 흡착홀(630)로 상기 제1 기판(50)을 흡착 고정하기 위한 진공을 제공한다.
또한, 상기 제1 진공 유닛(730)은 다른 진공라인(미도시)을 통하여 상기 제1 기판 로딩/언로딩부(235)에 형성되는 제1 진공홀(236)로 상기 제1 기판(50)을 흡착 고정하기 위한 진공을 제공한다.
여기서, 상기 제1 진공라인(710)의 일부분 또는 전체는 일정길이만큼 신축가능한 벨로우즈 형태로 구성될 수 있다.
이 경우, 상기 제1 진공 유닛(730)은 상기 벨로우즈 형태의 제1 진공라인(710)으로 인하여 상기 제1 기판 지지대(610)가 일정거리 상승된 경우에도 상기 제1 기판 지지대(610)로 진공을 제공할 수 있게 된다.
상기 제1 기판 승강기(620)는 상기 챔버(100)의 내측 하부 곧, 상기 제1 기판 지지대(610)의 하부측에 설치되어, 상기 제1 기판 지지대(610)를 일정거리 상승 및 하강시킬 수 있는 장치로 다양한 형태로 구현될 수 있다.
예를 들면, 도 4에 도시된 바와 같이, 상기 제1 기판 승강기(620)는 상기 챔버(100)의 내부 밑면에 설치되는 제1 피스톤(621)과 상기 제1 피스톤(621)으로부터 일정거리 상하 왕복 이동되는 제1 피스톤 로드(623)를 포함하여 구성될 수 있다.
본 실시예에서는 제1 기판 지지대(610)에 안착된 제1 기판(50)이 전원인가용 전극(450) 측으로 상승하여 전원인가공정이 이루어지도록 구성을 설명하고 있다.
하지만, 이와는 반대로, 제1 기판(50)이 고정되고, 상기 전원인가용 전극(450)이 제1 기판(50) 측으로 하강하여 전원인가공정이 이루어지는 구성을 가질 수도 있다.
또한, 본 발명에 따른 다결정 실리콘 박막 제조장치(1)는 상기 제1 기판 지지대(610)의 측면들에 설치되어 상기 제1 기판 지지대(610)에 안착되는 제1 기판(50)을 정렬시키는 제1 얼라인 유닛(800)을 더 포함한다.
이때, 상기 제1 얼라인 유닛(800)은 상기 제1 기판 지지대(610) 상에 안착되는 제1 기판(50)이 정렬되도록 상기 제1 기판 지지대(610)의 전·후 및 좌·우 방향에 위치한 측면들에 각각 설치될 수 있다.
상술한 바와 같이, 본 발명의 실시예에서는 제2 기판 로딩/언로딩 유닛(300)은 제1 기판 로딩/언로딩 유닛(200)과 동일한 구조를 가진다.
따라서, 제2 기판 로딩/언로딩 유닛(300)의 구조 및 기능에 관한 상세한 설명은 생략하기로 한다.
다만, 상세한 설명 및 참조번호 부여에 있어서, 제1 기판 로딩/언로딩 유닛(200)의 구성요소와 동일한 역할을 하는 제2 기판 로딩/언로딩 유닛(300)의 구성요소의 참조번호는 100단위의 단위만 3이고 뒷자리는 동일하게 사용하고, 두문자 '제1'과 '제2'를 사용함으로써, 구성요소 간의 구별을 하도록 한다.
예를 들면, 제1 기판 로딩/언로딩 유닛(200)의 구성요소 중 제1 고정자에는 참조번호 210을 부여하고 있으므로, 이와 동일한 역할을 하는 제2 기판 로딩/언로딩 유닛(300)의 구성요소인 제2 고정자에는 310의 참조번호를 부여한다.
또한, 제2 기판 로딩/언로딩 유닛(300)과 쌍을 이루어 상호 동작을 통해 결정화 작업을 진행하는 구성요소에 대해서는 제1 기판 로딩/언로딩 유닛(200)과 쌍을 이루는 구성요소와 동일한 참조번호를 부여하되, 참조번호 뒤에 '′'를 더 기입하도록 하고, 두문자 '제1'과 '제2'를 사용하여 구성요소 간의 구별을 하도록 한다.
예를 들면, 제1 기판 로딩/언로딩 유닛(200)과 쌍을 이루는 기판 승강 유닛은 제1 기판 승강 유닛(600)으로 표기하고 있으므로, 제2 기판 로딩/언로딩 유닛(300)과 쌍을 이루는 기판 승강 유닛은 제2 기판 승강 유닛(600′)으로 표기한다.
따라서, 이와 같은 적용은 상술한 참조번호가 600 이상인 구성요소(600 ~ 800, 600′~ 800′)들에 한해서 이루어질 것이다.
또한, 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치는 제2 기판 로딩/언로딩 유닛(300)이 전원인가 유닛(400)을 중심으로 제1 기판 로딩/언로딩 유닛(200)과 반대 방향에 위치하고 있다.
하지만, 제2 기판 로딩/언로딩 유닛(300)이 전원인가 유닛(400)을 중심으로 제1 기판 로딩/언로딩 유닛(200)과 동일한 방향에 위치할 수도 있다.
상기와 같이, 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)이 전원인가 유 닛(400)을 중심으로 동일한 방향에 위치하면, 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)에 기판을 로딩/언로딩하기 위한 장치(예를 들면, 로봇 암)의 수 및 작업 공간을 줄일 수 있다.
즉, 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)이 반대 방향에 위치하면, 각각의 유닛(200, 300)에 기판을 로딩/언로딩 하기 위한 장치를 각각 배치해야 하지만, 제1 및 제2 기판 로딩/언로딩 유닛(200, 300)이 동일한 방향에 위치하면, 하나의 장치만 배치하더라도 각각의 유닛(200, 300)에 모두 기판을 로딩/언로딩 할 수 있다.
도 6a 내지 도 13b는 도 1에 도시된 다결정 실리콘 박막 제조장치를 이용하여 다결정 실리콘 박막 제조방법을 설명하기 위한 일 실시예에 따른 도면들이다.
이하, 도 6a 내지 도 13b를 참조하여, 이상과 같이 구성되는 다결정 실리콘 박막 제조장치(1)를 이용한 일 실시예에 따른 다결정 실리콘 박막 제조방법을 구체적으로 설명하면 다음과 같다.
이때, 상기 챔버(100) 내부에 제공되는 공정진행공간은 제1 기판 로딩/언로딩 영역(120), 제2 기판 로딩/언로딩 영역(140) 및 전원인가 영역(160)으로 구획될 수 있다.
그리고, 상기 제1 기판 로딩/언로딩 영역(120)에 인접한 측면에는 기판을 로딩 및 언로딩하는 제1 기판 로딩/언로딩홀(미도시)이 위치하고, 상기 제2 기판 로딩/언로딩 영역(140)에 인접한 측면에는 기판을 로딩 및 언로딩하는 제2 기판 로딩 /언로딩홀(미도시)이 위치한다.
도 6a 및 도 6b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조방법은 비정질 실리콘 박막과 도전성 박막을 구비한 제1 기판(50)을 챔버(100) 내부에 설치된 제1 기판 로딩/언로딩 유닛(200)의 제1 기판 로딩/언로딩부(235)에 로딩하는 단계를 포함한다.
제1 기판 로딩/언로딩부(235)의 상면에 제1 기판(50)이 로딩되면, 제1 진공 유닛(730)이 제1 진공홀(236)로 제공하는 진공에 의해 제1 기판(50)은 제1 기판 로딩/언로딩부(235)에 고정된다.
다음으로, 도 7a 및 도 7b에 도시된 바와 같이, 제1 기판 로딩/언로딩부(235)에 로딩된 제1 기판(50)은 제1 기판 로딩/언로딩 유닛(200)의 동작에 의해 제1 기판 로딩/언로딩 영역(120)으로부터 전원인가 영역(160)의 제1 기판 지지대(610) 측으로 이송되어, 상기 제1 기판(50)은 전원인가용 전극(450)과 대향되어 위치하게 된다.
상술하면, 상기 제1 코일(239)로 전원이 인가되면, 상기 제1 코일(239)에는 전자기력이 형성되고, 상기 제1 가동자(230)는 상기 전자기력과 상기 제1 영구자석들(215) 간의 척력, 그리고, 제1 LM 가이드(217)와 제1 LM 블럭(233)의 결합 및 그 기능에 의하여 상기 제1 고정 플레이트(211)의 길이 방향(X방향)을 따라 제1 기판 지지대(610) 측으로 이송된다.
이때, 제2 로딩/언로딩 유닛(300)은 제1 로딩/언로딩 유닛(200)과 동일한 동작에 의해, 제2 기판 로딩/언로딩부(335)를 전원인가 영역(160)으로부터 제2 기판 로딩/언로딩 영역(140)으로 이송시킨다.
전원인가 영역(160)으로 이송된 제1 기판(50)은 다음과 같은 과정에 의해 비정질 실리콘 박막이 결정화된다.
우선, 제1 얼라인 유닛(800)을 이용하여 제1 기판 지지대(610) 상에 위치된 제1 기판(50)의 전면, 후면 및 좌·우측면을 각각 밀어줌으로써 제1 기판(50)을 제1 판 지지대(610)에 정렬하게 된다.
다음으로, 제1 기판(50)이 제1 기판 지지대(610) 상에 정렬되면, 제1 진공 유닛(730)은 제1 기판 지지대(610)에 형성된 제1 흡착홀(630)로 진공을 제공하게 되고, 제1 기판(50)은 제1 기판 지지대(610) 상면에 고정된다.
다음으로, 제1 기판(50)이 고정되면, 도 8에 도시된 바와 같이, 제1 기판 승강 유닛(600)은 상기 제1 기판 지지대(610)를 상기 전원인가용 전극(450) 측으로 상승시켜, 제1 기판(50)의 도전성 박막이 상기 전원인가용 전극(450)과 접촉되도록 한다.
계속해서, 상기 전원인가용 전극(450)에 상기 제1 기판(50)이 접촉되면, 상기 전원인가용 전극(450)은 상기 도전성 박막에 전원을 인가함으로써 주울 열을 발생시키고, 상기 발생된 주울 열을 통하여 상기 비정질 실리콘 박막을 결정화시키게 된다.
이상과 같이 전원 인가에 의해 비정질 실리콘 박막이 결정화되면, 전원 인가는 중지된다.
상기와 같이 제1 기판(50)이 결정화 작업이 이루어지는 동안, 제2 기판(60) 이 제2 기판 로딩/언로딩부((335)에 로딩되고, 제2 진공 유닛(730′)이 제2 진공홀(336)로 제공하는 진공에 의해 제2 기판(60)은 제2 기판 로딩/언로딩부(335)에 고정된다.
다음으로, 결정화된 상기 제1 기판(50)은 하기와 같은 과정에 의하여 제1 기판 로딩/언로딩 영역(140)으로 이동된다.
즉, 도 9에 도시된 바와 같이, 상기 제1 기판(50)은 제1 기판 지지대(610)와 함께 하강하여 상기 전원인가용 전극(450)과 분리되고, 하강된 제1 기판(50)은 제1 얼라인 유닛(800)에 의해 정렬된다.
정렬된 제1 기판(50)은 제1 진공 유닛(730)의 동작에 의해 제1 기판 로딩/언로딩부(235)에 고정된 후, 제1 기판 로딩/언로딩 유닛(230)의 동작에 의해 제1 기판 로딩/언로딩 영역(140)으로 이송된다.
따라서, 제1 기판(50)은 상기와 같은 하강, 정렬, 고정 및 이송의 과정을 거쳐 제1 기판 로딩/언로딩 영역(140)으로 이동된다.
여기서, 제1 기판(50)이 제1 기판 로딩/언로딩 영역(140)으로 이송될 때, 제1 기판(60)은 제2 기판 로딩/언로딩 유닛(300)의 동작에 의해 전원인가 영역(160)의 제2 기판 지지대(610′) 측으로 이송된다.
또한, 이와 동시에, 전원 인가용 전극(450)은 일정 거리만큼 제2 기판 로딩/언로딩 유닛(300) 측으로 이동된다.
따라서, 도 10a 및 도 10b에 도시된 바와 같이 제2 기판(60)과 전원 인가용 전극(450)은 대응되도록 위치하게 된다.
이후, 제2 기판(60)의 비정질 실리콘 박막이 결정화되도록 제1 기판(50)의 비정질 실리콘 박막을 결정화한 바와 같은 제반 공정이 진행된다.
즉, 제2 기판 지지대(610′)에 위치된 제2 기판(60)이 제2 얼라인 유닛(800′)에 의해 정렬되고, 정렬된 제2 기판(60)은 제2 진공 유닛(730′)에 의해 제2 흡착홀(630′)로 제공되는 진공에 의해 제2 기판 지지대(610′)에 고정된다.
이후, 도 11에 도시된 바와 같이, 제2 기판(60)이 고정된 제2 기판 지지대(610′)는 제2 기판 승강 유닛(600′)의 동작에 의해 상승되고, 제2 기판(60)은 전원인가용 전극(450)과 접촉된 상태에서 도전성 박막에 인가되는 전원으로 인해 발생되는 주울 열을 통하여 비정질 실리콘 박막이 결정화된다.
상기와 같이 제2 기판(60)이 결정화 작업을 마치는 동안, 결정화 작업을 마친 제1 기판(50)은 언로딩되고, 결정화시킬 새로운 제1 기판(50′)이 제1 로딩/언로딩부(235)에 로딩된다.
이상과 같이 제2 기판(60)의 비정질 실리콘 박막이 결정화되면, 도 12에 도시된 바와 같이, 제2 기판 지지대(610′)의 하강으로 제2 기판(60)은 전원인가용 전극(450)과 분리되고, 제2 기판 로딩/언로딩(335)에 정렬 및 고정된다.
이후, 도 13a 및 도 13b에 도시된 바와 같이, 전원인가 영역(160)에 있던 제2 기판(60)은 제2 기판 로딩/언로딩 유닛(300)의 동작에 의해 제2 기판 로딩/언로딩 영역(140)으로 이송된다.
이와 동시에, 제1 기판 로딩/언로딩 유닛(200)의 동작에 의해 결정화시킬 제1 기판(50′)이 전원인가 영역(160)의 제1 기판 지지대(610) 상으로 이송되고, 마 찬가지로, 전원인가용 전극(450)은 일정 거리만큼 제1 기판 로딩/언로딩 유닛(200) 측으로 이동되어, 제1 기판(50′)과 전원인가용 전극(450)은 대응되도록 위치하게 된다.
따라서, 본 발명에 따른 다결정 실리콘 박막 제조방법에 따르면, 제1 및 제2 기판 로딩/언로딩부(235, 335)를 구비한 제1 및 제2 기판 로딩/언로딩 유닛(200, 300), 그리고 상기 제1 및 제2 기판 로딩/언로딩(235, 335) 측으로 교대로 움직이는 전원인가 유닛(40)을 이용하여, 하나의 기판을 로딩/언로딩 하는 작업과 다른 하나의 기판을 결정화 공정을 동시에 진행할 수 있기 때문에, 단위시간 대비 많은 양의 기판을 박막 결정화시킬 수 있다.
도 6a 및 도 13b를 참조한 본 발명의 일 실시예에 따른 다결정 실리콘 박막 제조방법은 공정 진행 초기에 제1 기판 로딩/언로딩부(235)가 제1 기판 로딩/언로딩 영역(120)에 위치하고, 제2 기판 로딩/언로딩부(335)가 전원인가 영역(160)에 위치한 상태에서 제1 기판(50)이 제1 기판 로딩/언로딩부(235)에 로딩되는 것을 설명하고 있다.
하지만, 공정 진행 초기에 제1 기판(50) 및 제2 기판(60)이 제1 기판 로딩/언로딩부(235) 및 제2 기판 로딩/언로딩(335)에 로딩된 상태에서 비정질 실리콘 박막을 결정화하는 작업이 진행될 수도 있다.
또한, 공정 진행 초기에 제1 기판 로딩/언로딩부(235)와 제2 기판 로딩/언로딩부(335)가 각각 제1 기판 로딩/언로딩 영역(120)과 제2 기판 로딩/언로딩 영역(140)에 위치한 상태에서 비정질 실리콘 박막을 결정화하는 작업이 진행될 수도 있다.
이상, 본 발명은 도시된 실시예를 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명의 실시예에 따른 다결정 실리콘 박막 제조장치를 도시한 사시도이다.
도 2는 도 1의 A-A′선을 따라 절취한 단면도를 나타낸 것이다.
도 3a는 도 1의 B-B′선을 따라 절취한 단면도를 나타낸 것이다.
도 3b는 도 1의 C-C′선을 따라 절취한 단면도를 나타낸 것이다.
도 4는 도 1의 기판 승강기의 일 실시예를 나타낸 사시도이다.
도 5는 도 1에 도시된 다결정 실리콘 박막 제조장치의 제어 관계를 나타낸 블럭도이다.
도 6a 내지 도 13b는 도 1에 도시된 다결정 실리콘 박막 제조장치를 이용한 실리콘 박막을 결정화하는 방법을 설명하기 위한 도면들이다.
[도면의 주요부호에 대한 설명]
1 : 다결정 실리콘 박막 제조장치 50, 60 : 기판
100 : 챔버 200 : 제1 기판 로딩/언로딩 유닛
210 : 고정자 211 : 고정 플레이트
213 : 고정 코어 215 : 영구자석
217 : LM 가이드 230 : 가동자
231 : 이동 플레이트 233 : LM 블럭
235 : 기판 로딩/언로딩부 236 : 진공홀
237 : 이동 코어 239 : 코일
300 : 제2 기판 로딩/언로딩 유닛 400 : 전원인가 유닛
410 : 전원인가용 LM 가이드 430 : 지지대
431 : 지지판 433 : 전원인가용 LM 블럭
450 : 전원인가용 전극 510 : 전원라인
530 : 전원공급 유닛 550 : 기준 유닛
600 : 기판 승강 유닛 610 : 기판 지지대
620 : 기판 승강기 630 : 흡착홀
710 : 진공라인 730 : 진공 유닛
800 : 얼라인 유닛

Claims (26)

  1. 챔버;
    상기 챔버 내의 하부측에 설치되고, 제1 기판을 로딩 및 언로딩하는 제1 기판 로딩/언로딩 유닛, 제2 기판을 로딩 및 언로딩하는 제2 기판 로딩/언로딩 유닛; 및
    상기 제1 및 제2 기판 로딩/언로딩 유닛에 대향되는 상기 챔버의 상부측에 설치되고, 도전성 박막에 전원을 인가하기 위한 전원인가용 전극을 구비하는 전원인가 유닛을 포함하고,
    상기 전원인가용 전극은 상기 제1 및 제2 기판 로딩/언로딩 유닛 측으로 교대로 이동하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 기판 로딩/언로딩 유닛은 각각 상기 챔버의 바닥부에 설치되는 고정자와 상기 고정자에 이동가능하도록 결합되는 가동자를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  3. 제 2 항에 있어서,
    상기 고정자는 각각 상기 챔버의 바닥면에 공정 진행 방향을 따라 길게 설치되는 고정 플레이트;
    상기 고정 플레이트의 길이 방향을 따라 길게 상기 고정 플레이트의 상면 중앙부에 설치되는 고정 코어;
    상기 고정 코어의 상부에 서로 다른 극성을 갖도록 순차적으로 교번되게 배치되는 다수개의 영구자석들; 및
    상기 고정 플레이트의 길이 방향을 따라 상기 고정 플레이트의 상면 양 가장자리에 각각 위치하는 LM 가이드를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  4. 제 3 항에 있어서,
    상기 가동자는 각각 상기 고정자의 상부에 설치되는 이동 플레이트;
    상기 이동 플레이트의 하부의 양가장자리에 각각 설치되어, 상기 LM 가이드와 결합되는 LM 블럭;
    상기 제1 기판 또는 제2 기판이 위치 또는 안착되는 기판 로딩/언로딩부;
    상기 고정 코어 및 상기 영구자석들에 대향되도록 상기 이동 플레이트의 하부면 중앙부에 설치되는 이동 코어; 및
    상기 이동 코어에 권취되는 코일을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  5. 제 1 항에 있어서,
    상기 전원인가 유닛은 상기 챔버의 상부측에 설치되는 전원인가용 LM 가이 드; 및
    상기 전원인가용 LM 가이드에 이동가능하도록 설치되는 지지대를 더 포함하고,
    상기 전원인가용 전극은 상기 지지대에 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  6. 제 5 항에 있어서,
    상기 전원인가용 LM 가이드는 일정한 간격을 유지하는 한 쌍이 공정 진행 방향과 수직되는 방향으로 길게 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  7. 제 6 항에 있어서,
    상기 지지대는 평판 형태의 지지판; 및
    상기 지지판의 일측에 위치하고, 상기 전원인가용 LM 가이드에 이동가능하도록 결합하는 전원인가용 LM 블럭을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  8. 제 7 항에 있어서,
    상기 전원인가용 LM 블럭은 상기 지지판의 상부면에 위치하고,
    상기 전원인가용 전극은 상기 제1 및 제2 기판 로딩/언로딩 유닛과 대향되는 상기 지지판의 하부면에 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  9. 제 8 항에 있어서,
    상기 전원인가용 전극은 서로 다른 극성을 갖는 두 전극이 일정한 간격을 유지하도록 설치되고, 전원 라인을 매개로 전원공급 유닛에 전기적으로 연결되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  10. 제 9 항에 있어서,
    상기 전원인가용 LM 가이드의 길이 방향의 양가장자리에는 상기 지지대를 일정한 지점에 위치시키기 위한 기준 유닛이 더 포함되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  11. 제 1 항에 있어서,
    상기 챔버의 내부 하측에 상기 제1 기판 로딩/언로딩 유닛을 사이에 두고 서로 이격되는 한 쌍으로 이루어지는 제1 기판 승강 유닛과 상기 제2 기판 로딩/언로딩 유닛을 사이에 두고 서로 이격되는 한 쌍으로 이루어지는 제2 기판 승강 유닛이 더 포함되고,
    상기 제1 및 제2 기판 승강 유닛은 각각 상기 제1 기판 및 제2 기판이 위치 또는 안착되는 기판 지지대와 상기 제1 기판 및 제2 기판을 상승 및 하강시키기 위 한 기판 승강기를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  12. 제 11 항에 있어서,
    상기 한 쌍의 기판 지지대는 각각 상기 제1 기판 및 제2 기판을 흡착 고정하기 위하여 진공이 제공되는 하나 또는 다수개의 흡착홀이 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  13. 제 12 항에 있어서,
    상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 제1 기판 및 제2 기판을 흡착 고정하기 위한 진공을 제공하는 진공 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  14. 제 11 항에 있어서,
    상기 기판 지지대의 측면들에 설치되어, 상기 기판 지지대 상에 위치하는 상기 제1 기판 및 제2 기판을 정렬하는 얼라인 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  15. 제 14 항에 있어서,
    상기 얼라인 유닛은 상기 기판 지지대의 전·후 및 좌·우 방향에 위치한 측면들에 각각 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  16. 제 1 항에 있어서,
    상기 제1 기판 로딩/언로딩 유닛과 상기 제2 기판 로딩/언로딩 유닛은 상기 전원인가 유닛을 중심으로 반대 방향으로 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  17. 제 1 항에 있어서,
    상기 제1 기판 로딩/언로딩 유닛과 상기 제2 기판 로딩/언로딩 유닛은 상기 전원인가 유닛을 중심으로 동일한 방향에 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  18. 챔버 내에서 비정질 실리콘 박막을 결정화하는 다결정 실리콘 박막 제조방법에 있어서,
    상기 챔버는 제1 기판 로딩/언로딩 영역, 제2 기판 로딩/언로딩 영역 및 상기 제1 기판 로딩/언로딩 영역과 상기 제2 기판 로딩/언로딩 영역 사이에 위치하는 전원인가 영역으로 구획되고,
    상기 다결정 실리콘 박막 제조방법은 제1 기판 로딩/언로딩 영역에 제1 기판 로딩/언로딩부를 위치시키고, 전원인가 영역에 제2 기판 로딩/언로딩부를 위치시키고, 전원인가용 전극을 제1 기판 로딩/언로딩 유닛 측에 위치시키는 초기화 단계;
    제1 기판을 상기 제1 기판 로딩/언로딩부에 로딩하는 제1 기판 로딩 단계;
    상기 제1 기판을 상기 전원인가 영역으로 이송시키고, 동시에 상기 제2 기판 로딩/언로딩부를 상기 제2 기판 로딩/언로딩 영역으로 이송시키는 제1 준비 단계;
    상기 제1 기판의 비정질 실리콘 박막을 결정화하는 제1 결정화 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  19. 제 18 항에 있어서,
    상기 제1 결정화 단계는 동시에 상기 제2 기판을 상기 제2 기판 로딩/언로딩부에 로딩하는 것을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  20. 제 18 항에 있어서,
    상기 제1 결정화 단계 이후에, 상기 제1 기판을 상기 제1 기판 로딩/언로딩 영역으로 이동시키고, 동시에 상기 제2 기판을 상기 전원인가 영역으로 이송시키고, 이와 동시에 전원인가용 전극을 제2 기판 로딩/언로딩 유닛 측에 위치시키는 제2 준비 단계; 및
    상기 제2 기판의 비정질 실리콘 박막을 결정화하고, 동시에 결정화된 제1 기판을 언로딩하고, 결정화시킬 새로운 제1 기판을 로딩하는 제2 결정화 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  21. 제 18 항에 있어서,
    상기 제1 기판을 상기 전원인가 영역으로 이송시키기 전에 제1 진공 유닛이 제1 진공홀로 제공하는 진공에 의해 상기 제1 기판을 상기 제1 로딩/언로딩부에 고정시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  22. 제 18 항에 있어서,
    상기 제1 기판이 상기 전원 인가용 영역으로 이송되어, 상기 제1 기판은 상기 전원인가용 전극과 대향되어 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  23. 제 19 항에 있어서,
    상기 제1 결정화 단계는 제1 얼라인 유닛을 이용하여 제1 기판 지지대에 상기 제1 기판을 정렬시키는 단계;
    제1 진공 유닛이 제1 흡착홀로 제공하는 진공에 의해 상기 제1 기판을 상기 제1 기판 지지대에 고정시키는 단계;
    제1 기판 승강 유닛을 이용하여 상기 제1 기판을 상기 전원인가용 전극 측으로 상승시켜, 제1 기판의 도전성 박막을 상기 전원인가용 전극과 접촉시키는 단계; 및
    상기 전원인가용 전극을 통해 상기 도전성 박막에 전원을 인가함으로써 주울 열을 방생시켜 비정질 실리콘 박막을 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  24. 제 20 항에 있어서,
    상기 제1 기판의 상기 제1 기판 로딩/언로딩 영역으로의 이동은 상기 제1 기판을 하강시켜 상기 전원인가용 전극과 분리시키는 단계;
    제1 기판을 상기 제1 지지대에 정렬시키는 단계;
    정렬된 상기 제1 기판을 상기 제1 기판 로딩/언로딩부에 고정시키는 단계; 및
    상기 제1 기판 로딩/언로딩 유닛의 동작에 의해 제1 기판을 제1 기판 로딩/언로딩 영역으로 이송시키는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  25. 제 20 항에 있어서,
    상기 제2 결정화 단계는 제2 얼라인 유닛을 이용하여 제2 기판 지지대에 상기 제2 기판을 정렬시키는 단계;
    제2 진공 유닛이 제2 흡착홀로 제공하는 진공에 의해 상기 제2 기판을 상기 제2 기판 지지대에 고정시키는 단계;
    제2 기판 승강 유닛을 이용하여 상기 제2 기판을 상기 전원인가용 전극 측으로 상승시켜, 제2 기판의 도전성 박막을 상기 전원인가용 전극과 접촉시키는 단계; 및
    상기 전원인가용 전극을 통해 상기 도전성 박막에 전원을 인가함으로써 주울 열을 방생시켜 비정질 실리콘 박막을 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  26. 제 18 항에 있어서,
    상기 전원인가용 전극은 상기 제1 기판 로딩/언로딩부 및 상기 제2 기판 로딩/언로딩부가 움직이는 방향과 수직 방향으로 이동하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
KR1020080099243A 2008-10-09 2008-10-09 다결정 실리콘 박막 제조장치 및 방법 KR101009430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080099243A KR101009430B1 (ko) 2008-10-09 2008-10-09 다결정 실리콘 박막 제조장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099243A KR101009430B1 (ko) 2008-10-09 2008-10-09 다결정 실리콘 박막 제조장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100040148A KR20100040148A (ko) 2010-04-19
KR101009430B1 true KR101009430B1 (ko) 2011-01-19

Family

ID=42216343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099243A KR101009430B1 (ko) 2008-10-09 2008-10-09 다결정 실리콘 박막 제조장치 및 방법

Country Status (1)

Country Link
KR (1) KR101009430B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980846B1 (ko) * 2008-10-17 2010-09-10 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046457A (ja) 2006-08-18 2008-02-28 Orc Mfg Co Ltd 描画装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046457A (ja) 2006-08-18 2008-02-28 Orc Mfg Co Ltd 描画装置

Also Published As

Publication number Publication date
KR20100040148A (ko) 2010-04-19

Similar Documents

Publication Publication Date Title
JP4813743B2 (ja) 画像表示装置の製造方法
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
KR100946808B1 (ko) 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
KR101009431B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009430B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
CN101409230B (zh) 多晶硅层的制作方法
KR100980846B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101084235B1 (ko) 비정질 실리콘 결정화 장치
KR101043786B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043787B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR101002014B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
JP5629154B2 (ja) 薄膜トランジスタ製造装置
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
US8128714B2 (en) Apparatus for manufacturing polycrystalline silicon thin film
KR100976593B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100650402B1 (ko) 실리콘 박막의 금속 불순물 제거 방법
JPH08316483A (ja) 半導体の作製方法
KR100678737B1 (ko) 다결정실리콘 박막트랜지스터 어레이 기판 제조방법
KR100910569B1 (ko) 결정화용 구조물 및 이를 이용한 결정화 방법
WO2010123262A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR20090084239A (ko) 다결정 실리콘 박막 제조장치 및 방법
US9041147B2 (en) Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee