KR101043787B1 - 다결정 실리콘 박막 제조장치 및 방법 - Google Patents

다결정 실리콘 박막 제조장치 및 방법 Download PDF

Info

Publication number
KR101043787B1
KR101043787B1 KR1020090034789A KR20090034789A KR101043787B1 KR 101043787 B1 KR101043787 B1 KR 101043787B1 KR 1020090034789 A KR1020090034789 A KR 1020090034789A KR 20090034789 A KR20090034789 A KR 20090034789A KR 101043787 B1 KR101043787 B1 KR 101043787B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
substrate stage
power
silicon thin
Prior art date
Application number
KR1020090034789A
Other languages
English (en)
Other versions
KR20100116060A (ko
Inventor
노재상
홍원의
Original Assignee
주식회사 엔씰텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔씰텍 filed Critical 주식회사 엔씰텍
Priority to KR1020090034789A priority Critical patent/KR101043787B1/ko
Priority to PCT/KR2010/002476 priority patent/WO2010123262A2/ko
Priority to TW99112328A priority patent/TW201104025A/zh
Publication of KR20100116060A publication Critical patent/KR20100116060A/ko
Application granted granted Critical
Publication of KR101043787B1 publication Critical patent/KR101043787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 실리콘 박막 제조장치 및 방법을 제공한다. 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버의 일측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지 및, 상기 기판에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지에 대향되는 상기 챔버의 타측에 설치되는 전원인가용 전극을 포함한다. 이때, 상기 기판 스테이지는 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 상기 전원인가용 전극 측으로 이동되고, 상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.
실리콘, 제조

Description

다결정 실리콘 박막 제조장치 및 방법{Apparatus and Method for Manufacturing Poly-Si Thin Film}
본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 보다 상세하게는 비정질 실리콘의 상부나 하부 등에 구비된 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조하는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
통상, 비정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구율이 낮고, CMOS 공정에 부합되지 못하는 단점을 가지고 있다.
반면, 다결정 실리콘(Poly-Si) 박막 소자는, 비정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던, 영상신호를 화소에 기입하는데 필요한 구동회로를 화소 TFT-array와 같이 기판 상에 구성하는 것이 가능하다. 따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
또한, 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다. 따라서, 비정질 실 리콘 TFT에서 보이는 드라이버 IC의 TAB 실장 상의 피치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다.
그리고, 이러한 다결정 실리콘을 능동층에 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동층의 채널 위치가 결정되기 때문에, 소자 소형화 및 CMOS화가 가능하다는 특징이 있다. 이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두되고 있다.
이와 같은 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로 대면적화에 적당하지 않다. 따라서, 저온 조건에서 비정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다.
이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC: Solid Phase Crystallization)법, 금속유도 결정화(MIC: Metal Induced Crystallization)법, 금속유도측면 결정화(MILC: Metal Induced Lateral Crystallization)법, 엑시머 레이저 결정화(ELC: Excimer Laser Crystallization) 법 등이 있다.
SPC 법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수는 있으나, 높은 결정화 온도와 장시간을 요구하기 때문에, 유리 기판과 같이 열변형 온도가 상대적으로 낮은 기판을 사용할 수 없고 생산성이 낮다는 단점을 가지고 있다. 이러한 SPC 법에 의한 경우, 통상적으로 600 ~ 700℃의 온도에서 약 1 ~ 24 시간 동안 비정질 실리콘 박막에 어닐링 작업을 실시해야 결정화가 가능하다.
또한, SPC 법에 의해 제조된 다결정 실리콘의 경우에는 비정질상으로부터 결정상으로의 고상 상변태시 쌍정 성장(twin-growth)을 동반하므로, 형성된 결정립 내에 매우 많은 결정격자 결함들을 함유하고 있다. 이러한 인자들은 제조된 다결정 실리콘 TFT의 전자 및 홀의 이동도(mobility)를 감소시키고 문턱 전압(threshold voltage)을 상승시키는 요인으로 작용한다.
MIC 법은 비정질 실리콘이 특정 금속과 접촉함으로써 그것의 결정화가 SPC 법에 의한 결정화 온도보다 훨씬 낮은 온도에서 이루어지는 장점을 가지고 있다. 이러한 MIC 법을 가능하게 하는 금속으로는 Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn 등이 있으며, 이들 금속들은 비정질 실리콘과 반응하여 공정상(eutectic phase) 또는 실리사이드상(silicide phase)을 형성하여 저온 결정화를 촉진시킨다. 그러나, MIC 법을 다결정 실리콘 TFT 제작의 실제 공정에 적용시킬 경우 채널(channel) 내에 금속의 심각한 오염 문제를 야기시킨다.
MILC 법은 MIC 법의 응용기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후, 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여 금속유도결정화(metal induced crystallization)를 유발한 후, 채널 쪽으로 측면 결정화를 유도하는 기술이다. 이와 같은 MILC 법에 가장 많이 사용되는 금속으 로는 Ni 및 Pd을 들 수 있다. 이러한 MILC 법으로 제조된 다결정 실리콘은 SPC 법에 비하여 우수한 결정성 및 높은 전계 효과 이동도(field effect mobility)를 보임에도 불구하고, 높은 누설 전류 특성을 보인다고 알려져 있다.
다시 말하면, MILC 법의 경우, 금속 오염 문제는 MIC 법에 비하여 감소하기는 하였으나, 아직도 완전히 해결하지 못한 실정이다. 한편, MILC 법을 개량한 방법으로 전계유도방향성 결정화법(FALC: Field Aided Lateral Crystallization)이 있다. MILC 법에 비하여 FALC 법은 결정화 속도가 빠르며 결정화 방향의 이방성을 보이지만, 이 역시 금속의 오염 문제를 완전히 해결하지는 못하고 있다.
이상의 MIC 법, MILC 법, FALC 법 등의 결정화 방법은 SPC 법에 비하여 결정화 온도를 낮추었다는 점에서는 효과적이나, 결정화 시간이 여전히 길다는 점과, 모두 금속에 의하여 결정화가 유도되는 공통점을 가지고 있다. 따라서, 이러한 결정화 방법들도 금속의 오염 문제라는 점에서는 자유롭지 못하다.
한편, 최근 개발된 ELC 법은 금속의 오염 문제를 해결하면서 유리기판 위에 저온 공정으로 다결정 실리콘 박막을 제조하는 것을 가능하게 한다. 즉, LPCVD(Low Pressure Chemical Vapor Deposition)법 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착된 비정질 실리콘 박막은 엑시머 레이저의 파장인 자외선 영역(λ = 308 ㎚)에 대한 흡수 계수가 매우 크기 때문에, 적정한 에너지 밀도에서 쉽게 비정질 실리콘 박막의 용융이 일어나게 된다.
이러한 비정질 실리콘 박막을 엑시머 레이저에 의해 결정화시키는 경우, 용융 및 응고의 과정을 매우 짧은 시간 내에 동반하게 된다. 이러한 관점에서 볼 때, ELC 법은 엄밀한 의미에서 저온 공정은 아니다.
그러나, ELC 공정은 엑시머 레이저에 의해 크게 영향을 받은 국부적인 용융 영역에서 매우 빠르게 진행되는 용융 및 응고에 의해 결정화되는 과정을 거치므로, 기판을 손상시키지 않으면서 극히 짧은 시간(수십 nano-sec 단위) 내에 다결정 실리콘을 제조할 수 있다. 즉, 유리기판/절연층/비정질 실리콘 박막으로 이루어진 모재의 비정질 실리콘 상에 레이저가 극히 짧은 시간에 조사되면, 비정질 실리콘 박막만이 선택적으로 가열되어, 하층에 위치한 유리기판의 손상 없이 결정화가 이루어진다.
또한, 액상에서 고상으로의 상변태시 생성되는 다결정 실리콘의 경우, 고상 결정화를 통해 생성되는 다결정 실리콘의 경우보다, 열역학적으로 안정된 결정립 구조를 보이고 결정립 내의 결정 결함이 현저히 감소될 수 있는 장점이 있으므로, ELC 법으로 제조된 다결정 실리콘은 다른 여타의 결정화법들의 결과물보다 우수하다.
그럼에도 불구하고, ELC 법은 몇 가지 중대한 단점들을 가지고 있다.
예를 들어, 레이저 빔 자체의 조사량이 불균일하다는 레이저 시스템 상의 문제점과, 조대한 결정립을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 그리고 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다. 이들 두 요소들은 다결정 실리콘 TFT의 액티브층(active layer)를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부 피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다. 이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미치고 있다.
최근에는, 상기 설명한 ELC 법의 불안정성을 해결하기 위하여 SLS(Sequential Lateral Solidification) 법이 개발되어 레이저 에너지 밀도의 공정 영역을 안정화하는데 성공하였지만, 여전히 shot 자국 및 표면 쪽으로 돌출(protrusion) 현상을 해결하지 못하였으며, 또한 평판 디스플레이 산업이 급속히 발전하고 있는 현재의 추세로 비추어 볼 때, 조만간 양산화가 필요하게 될 1 m × 1 m 크기 이상인 기판의 결정화 공정에 레이저를 이용하는 기술은 여전히 문제점을 가지고 있다. 더욱이, ELC 법과 SLS 법의 실행을 위한 장비는 매우 고가이므로, 초기 투자비와 유지비가 많이 소요된다는 문제점도 가지고 있다.
따라서, 레이저 결정화법의 장점들, 즉, 짧은 시간 내에 공정이 이루어지기 때문에 하부의 기판에 손상을 주지 않는다는 점과, 고온 상변태에 의해 결함이 거의 없는 매우 양질의 결정립을 생성할 수 있다는 점을 가지면서, 그러한 레이저 결정화법의 단점들, 즉, 국부적인 공정에 따른 조사량 불균일성 및 공정상의 제한 등과 고가 장비를 사용해야 하는 문제점들을 해결할 수 있는 비정질 실리콘 박막의 결정화 방법에 대한 필요성이 대두되고 있다.
특히, 최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 능동형 유기-EL(Active Matrix Organic Light Emitting Diode)의 경우, TFT-LCD가 전압 구동인데 반하여, 전류 구동 방식이기 때문에 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 그러므로, 레이저를 사용하는 ELC 방법 또는 SLS 방법에 의한 저온 결정화 방법이 한계에 부딪히고 있는 것이 평판 디스플레이 산업체들이 안고 있는 현실이다. 이러한 사실을 고려할 때, 레이저를 사용하지 않는 방식에 의한 저온 결정화에 의하여 양질의 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다.
이러한 종래기술의 문제점을 해결하기 위하여, 본 발명의 발명자들은 한국특허출원 제2005-73076호에서, 실리콘 박막의 하부에 도전층을 개재한 다음 상기 도전층에 전원을 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해, 상기 실리콘 박막의 결정화, 결정격자 결함 치유, 도펀트의 활성화, 열산화 공정 등을 행하는 실리콘 박막의 어닐닝 방법을 제시한 바 있다.
이상과 같은 방법은 유리기판의 열변형을 유발하지 않고, 결정격자 결함이 거의 존재하지 않으며, MIC 및 MILC 등의 결정화 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 촉매 금속의 오염으로부터 완전히 자유로우며, 동시에 ELC 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 표면 돌출 현상을 수반하지 않는 다결정 실리콘 박막을 제공하는 장점이 있다.
따라서, 이와 같은 매우 혁신적인 방법에 의하여 다결정 실리콘 박막을 원활하게 제조하기 위해서는 이상과 같은 방법에 따라 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 그를 이용한 다결정 실리콘 박막 제조방법이 꼭 필요한 실정이다.
본 발명이 해결하고자 하는 과제는 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는데에 있다.
그리고, 본 발명이 해결하고자 하는 다른 과제는 비정질 실리콘의 상부나 하부 등에 구비된 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는데에 있다.
이상과 같은 과제를 해결하기 위한 본 발명의 제1 관점에 따르면, 다결정 실리콘 박막 제조장치가 제공된다. 상기 다결정 실리콘 박막 제조장치는 챔버, 상기 챔버의 일측에 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지 및, 상기 기판에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지에 대향되는 상기 챔버의 타측에 설치되는 전원인가용 전극을 포함한다. 이때, 상기 기판 스테이지는 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 상기 전원인가용 전극 측으로 이동되고, 상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결 정화시킨다.
다른 실시예에 있어서, 상기 기판 스테이지는 그 상면에 상기 기판이 안착되도록 상기 챔버의 하측부에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭을 포함할 수 있다.
또다른 실시예에 있어서, 상기 한 쌍의 기판고정블럭에는 각각 상기 안착되는 기판을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀이 형성될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공유닛을 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 기판 스테이지의 측면들에 설치되어 상기 기판 스테이지에 안착되는 기판을 얼라인하는 얼라인 유닛을 더 포함할 수 있다. 이 경우, 상기 얼라인 유닛은 상기 기판 스테이지에 안착되는 기판이 얼라인되도록 상기 기판 스테이지의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛 및, 상기 기판 스테이지의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛을 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 얼라인 유닛에 의해 얼라인된 기판에 전원을 인가하기 전, 상기 기판의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛을 더 포함할 수 있다. 이 경우, 상기 얼라 인 체크 유닛은 상기 기판의 모서리를 각각 촬영함으로써 상기 기판의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조장치는 상기 기판 스테이지에 연결되고, 필요에 따라 상기 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 하는 스테이지 이동유닛을 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 기판 스테이지는 상기 챔버의 하부측에 설치될 수 있고, 상기 전원인가용 전극은 상기 기판 스테이지에 대향되는 상기 챔버의 상부측에 설치될 수 있으며, 상기 스테이지 이동유닛은 상기 기판 스테이지의 하부측에 설치되어 상기 기판 스테이지를 상기 챔버의 하부측에서 그 상부측에 위치한 상기 전원인가용 전극 측으로 이동시킬 수 있다.
한편, 이상과 같은 과제를 구현하기 위한 본 발명의 제2 관점에 따르면, 다결정 실리콘 박막 제조방법이 제공된다. 상기 다결정 실리콘 박막 제조방법은 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계, 상기 챔버의 타측에 설치된 전원인가용 전극에 상기 기판의 도전성 박막이 접촉되도록 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계 및, 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계를 포함한다.
다른 실시예에 있어서, 상기 기판 스테이지는 상기 챔버의 하부측에 설치될 수 있고, 상기 전원인가용 전극은 상기 챔버의 상부측에 설치될 수 있으며, 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 기판이 로딩된 기판 스테이지를 상기 챔버의 하부측에서 상부측으로 상승시키는 것을 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계 후에, 상기 기판 스테이지로 로딩된 기판을 얼라인하는 단계 및, 상기 얼라인된 기판을 고정하는 단계를 더 포함할 수 있다. 이 경우, 상기 얼라인된 기판을 고정하는 단계는 진공을 이용하여 상기 기판을 흡착 고정하는 것을 포함할 수 있다. 그리고, 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 얼라인된 기판을 고정하는 단계 후에 진행될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계 후에, 상기 기판의 얼라인을 다시 한번 더 체크하는 얼라인 체크 단계를 더 포함할 수 있다. 이 경우, 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계는 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 양호 상태로 판별되었을 때에 진행될 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계 후에, 상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계, 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계 및, 상기 고정 해제된 기판을 외부로 언로딩시키는 단계를 더 포함할 수 있다.
또다른 실시예에 있어서, 상기 다결정 실리콘 박막 제조방법은 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 불량 상태로 판별되었을 때에, 상기 기판에 전원을 인가하지 않고 상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계 및, 상기 기판이 다시 얼라인되도록 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계를 더 포함할 수 있다.
본 발명에 따르면, 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치 곧, 도전성 박막에 미리 설정된 일정 위치에 전원을 정확히 인가할 수 있기 때문에, 전원 인가를 통한 주울열을 이용하여 상기 비정질 실리콘 박막을 효율적으로 또 매우 균일하게 결정화시킬 수 있게 된다. 그러므로, 본 발명에 따르면, 주울열을 이용하여 다결정 실리콘 박막을 매우 원활하게 제조할 수 있게 된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 다결정 실리콘 박막 제조장치의 일실시예를 도시한 단면도이고, 도 2는 도 1에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이며, 도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제어관계를 도시한 블럭도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 다결정 실리콘 박막 제조장치(100)는 챔버(110), 상기 챔버(110)의 일측 예를 들면, 하부측에 상하 이동 가능하게 설치되고 비정질 실리콘 박막과 도전성 박막을 구비한 기판(90)이 안착되는 기판 스테이지(120), 상기 기판(90)에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지(120)에 대향되는 상기 챔버(110)의 타측 예를 들면, 상부측에 설치되는 전원인가용 전극(130) 및, 상기 다결정 실리콘 박막 제조장 치(100)의 구동을 전반적으로 제어하는 중앙제어유닛(190)을 포함한다.
상기 챔버(110)는 다결정 실리콘 박막 제조공정이 진행되도록 내부에 밀폐된 공정진행공간을 제공한다. 따라서, 기판(90)의 로딩으로부터 언로딩에 이르는 제반 다결정 실리콘 박막 제조공정은 이러한 공정진행공간 곧, 챔버(110)의 내부에서 진행된다. 그리고, 상기 챔버(110)의 일측에는 로봇암과 같은 기판이송유닛(180)에 의하여 기판(90) 등이 입출되도록 입출홀(미도시)이 형성되고, 상기 입출홀은 도시되지 않은 도어(door)에 의해 선택적으로 개폐된다.
상기 기판 스테이지(120)는 그 상면에 상기 기판(90)이 안착되도록 상기 챔버(110)의 내부 하부측에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭(121,122)으로 구성된다. 이때, 상기 한 쌍의 기판고정블럭(121,122)에는 각각 상기 안착되는 기판(90)을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀(123)이 형성되고, 상기 흡착홀(123)의 상단은 상기 기판고정블럭(121,122)의 상면으로 노출된다. 그리고, 상기 흡착홀(123)에는 진공라인(161)을 매개로 진공유닛(160)이 연결된다. 상기 진공유닛(160)은 상기 진공라인(161)을 통하여 상기 흡착홀(123)로 상기 기판(90)을 흡착 고정하기 위한 진공을 제공한다. 따라서, 상기 한 쌍의 기판고정블럭(121,122)에 안착되는 기판(90)은 상기 흡착홀(123)을 통해 제공되는 진공에 의하여 상기 기판고정블럭(121,122)의 상면에 흡착 고정된다.
상기 전원인가용 전극(130)은 상기 챔버(110)의 상측부에 설치되되 한 쌍으로 설치되고, 상기 한 쌍의 전원인가용 전극(130)에 각각 결합되는 전극 홀더(143) 를 매개로 상기 챔버(1100의 상측부에 설치된다. 그리고, 상기 전원인가용 전극(130)은 전원라인(151)을 매개로 전원공급유닛(150)에 전기적으로 연결된다. 따라서, 상기 전원공급유닛(150)이 전원라인(151)을 통하여 상기 전원인가용 전극(130)으로 전원을 공급하면, 상기 전원인가용 전극(130)은 상기 도전성 박막에 공급되는 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시킨다.
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 스테이지 지지대(144)를 매개로 상기 기판 스테이지(120)의 하측부에 연결되고, 필요에 따라 상기 기판 스테이지(120)를 상기 전원인가용 전극(130) 측으로 이동시켜 상기 기판 스테이지(120)에 안착된 기판(90)의 도전성 박막이 상기 전원인가용 전극(130)에 접촉될 수 있도록 하는 스테이지 이동유닛(140)을 더 포함할 수 있다.
이때, 상기 스테이지 이동유닛(140)은 상기 챔버(110)의 내측 하부 곧, 상기 기판 스테이지(120)의 하부측에 설치되고, 상기 기판 스테이지(120)를 상기 챔버(110)의 하부측에서 그 상부측에 위치한 상기 전원인가용 전극(130) 측으로 이동시킬 수 있다. 다시 말하면, 상기 스테이지 이동유닛(140)은 전원인가공정이 진행되도록 상기 기판(90)이 안착된 기판 스테이지(120)를 그 상부에 위치한 전원인가용 전극(130) 측으로 상승시켜 상기 기판 스테이지(120)에 안착된 기판(90)이 상기 전원인가용 전극(130)에 접촉되도록 할 수 있고, 상기 전원인가공정이 종료되면 상기 기판(90)이 상기 전원인가용 전극(130)으로부터 분리되도록 상기 기판(90)이 안착된 기판 스테이지(120)를 원래의 위치로 복귀 곧, 하강시킬 수 있다. 여기서, 상 기 스테이지 이동유닛(140)은 상술한 바와 같이, 상기 기판 스테이지(120)를 일정거리 상승 및 하강시킬 수 있는 유닛으로, 다양한 형태로 구현될 수 있다. 예를 들면, 상기 스테이지 이동유닛(140)은 상기 챔버(110)의 내부 밑면에 설치되는 피스톤(141)과 상기 피스톤(141)으로부터 일정거리 상하 왕복 이동되는 피스톤 로드(142)를 포함하여 구성될 수 있다.
그리고, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 상기 기판 스테이지(120)의 측면들에 설치되어 상기 기판 스테이지(120)에 안착되는 기판(90)을 얼라인하는 얼라인 유닛(170)을 더 포함할 수 있다. 일실시예로, 상기 얼라인 유닛(170)은 상기 기판 스테이지(120)에 안착되는 기판(90)이 얼라인되도록 상기 기판 스테이지(120)의 전ㆍ후 방향에 위치한 측면들 곧, 상기 기판고정블럭(121,122)들의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛(171) 및, 상기 기판 스테이지(120)의 좌ㆍ우 방향에 위치한 측면들 곧, 상기 기판고정블럭(121,122)들의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛(172)으로 구성될 수 있고, 동시에 동작되도록 설치될 수 있다. 따라서, 한 쌍의 기판고정블럭(121,122)으로 이루어진 기판 스테이지(120) 상에 안착되는 기판(90)은 이상과 같은 얼라인 유닛들(171,172)의 동시 동작에 의하여 상기 기판 스테이지(120) 상에서 얼라인될 수 있다.
또한, 본 발명에 따른 다결정 실리콘 박막 제조장치(100)는 상기 얼라인 유닛(170)에 의해 얼라인된 기판(90)에 전원을 인가하기 전, 상기 기판(90)의 얼라인 을 다시 한번 더 체크하기 위한 얼라인 체크 유닛(173)을 더 포함할 수 있다. 이때, 상기 얼라인 체크 유닛(173)은 얼라인 체크를 위해 미리 설정된 위치 예를 들면, 상기 기판(90)의 모서리들을 각각 촬영함으로써 상기 기판(90)의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버(110)의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함할 수 있다.
이하, 도 4a 내지 도 5를 참조하여, 이상과 같이 구성되는 다결정 실리콘 박막 제조장치(100)를 이용한 다결정 실리콘 박막 제조방법을 구체적으로 설명하면 다음과 같다.
도 4a 내지 4g는 도 1에 도시한 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 설명하기 위한 도면들이고, 도 5는 본 발명에 따른 다결정 실리콘 박막 제조방법의 일실시예를 도시한 순서도이다.
도면에 도시된 바와 같이, 본 발명에 따른 다결정 실리콘 박막 제조방법은 결정화될 박막인 비정질 실리콘 박막과 도전성 박막을 구비한 기판(90)을 챔버(110)의 내부 일측에 설치된 기판 스테이지(120)로 로딩하는 단계(S10)를 포함한다. 이때, 기판(90)의 로딩은 로봇암과 같은 기판이송유닛(180)이 이용될 수 있다. 즉, 상기 기판이송유닛(180)은 그 상부에 기판(90)을 안착시킨 다음, 챔버(110)에 마련된 입출홀을 통해 도 4a와 같이 챔버(110) 내부로 이동되고, 이동된 후에는 도 4b와 같이 소정거리 하강되어 챔버(110) 내부에 설치된 기판 스테이지(120)의 상면에 기판(90)이 안착되도록 하게 된다.
다음, 기판 스테이지(120)의 상면에 기판(90)이 안착되면, 기판(90)을 이송한 기판이송유닛(180)은 입출홀을 통해 챔버(110)의 외부로 이동하게 되고, 도어는 챔버(110)의 입출홀을 밀폐하게 된다. 그리고, 도어가 챔버(110)의 입출홀을 밀폐하면, 전술한 중앙제어유닛(190)은 기판 스테이지(120)에 안착된 기판(90)의 비정질 실리콘 박막이 결정화되도록 후술하는 바와 같이 제반 공정을 진행하게 된다.
즉, 기판(90)이 기판 스테이지(120)의 상면에 안착되고, 도어가 챔버(110)의 입출홀을 밀폐하면, 다결정 실리콘 박막 제조장치(100)에 구비된 얼라인 유닛(170) 곧, 기판고정블럭(121,122)의 측면들에 설치된 얼라인 유닛들(171,172)은 도 4c와 같이 동시에 구동되어 기판 스테이지(120)의 상면에 안착된 기판(90)을 얼라인하게 된다(S20).
이후, 기판(90)이 얼라인되면, 진공유닛(160)은 기판고정블럭(121,122)에 형성된 흡착홀(123)로 진공을 제공하게 된다. 따라서, 기판고정블럭(121,122)의 상면에 안착된 기판(90)은 이상과 같이 공급되는 진공에 의하여 도 4d에 도시된 바와 같이 기판고정블럭(121,122)의 상면에 흡착 고정된다(S30).
다음, 기판(90)이 고정되면, 스테이지 이동유닛(140)은 상기 전원인가용 전극(130)에 대향되도록 상기 챔버(110)의 하측부에 설치된 상기 기판 스테이지(120)를 상기 전원인가용 전극(130) 측으로 상승시켜 도 4e와 같이 상기 전원인가용 전극(130)이 상기 기판(90)의 도전성 박막에 접촉되도록 하게 된다(S40).
계속하여, 전원인가용 전극(130)이 상기 기판(90)의 도전성 박막에 접촉되면, 얼라인 체크 유닛(173)은 상기 도전성 박막에 전원을 인가하기 전에, 도 4f와 같이, 상기 기판(90)의 얼라인을 다시 한번 더 체크하게 된다(S50). 따라서, 상기 얼라인 체크 단계(S50)를 수행하여 상기 기판(90)의 얼라인이 양호 상태로 판별되면, 상기 전원인가용 전극(130)은 도 4g와 같이, 상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키게 된다(S60).
그리고, 이러한 비정질 실리콘 박막을 결정화시킨 후에는 상기 전원인가용 전극(130) 측으로 이동된 기판 스테이지(120)를 원래의 위치로 복귀 곧, 하강시켜 상기 기판 스테이지(120)에 안착된 기판(90)을 상기 전원인가용 전극(130)으로부터 분리시키게 되고(S70), 분리시킨 후에는 상기 기판(90)으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판(90)을 고정 해제시키게 된다(S80). 그리고, 기판(90)의 고정 해제 후에는 상기 고정 해제된 기판(90)을 외부로 언로딩시킴으로써(S90), 박막 결정화 공정을 진행 완료하게 된다.
하지만, 상기 얼라인 체크 단계(S50)를 수행하여 상기 기판(90)의 얼라인이 불량 상태로 판별되었을 때에는 상기 기판(90)에 전원을 인가하지 않고, 상기 전원인가용 전극(130) 측으로 이동된 기판 스테이지(120)를 원래의 위치로 복귀 곧, 하강시켜 상기 기판 스테이지(120)에 안착된 기판(90)을 상기 전원인가용 전극(130)으로부터 분리시키게 되고(S51), 분리시킨 후에는 상기 기판(90)이 다시 얼라인되도록 상기 기판(90)으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판(90)을 고정 해제시키게 된다(S52).
한편, 본 발명에 따른 다결정 실리콘 박막 제조장치는 아래와 같이, 다른 실시예로도 구현될 수 있다.
도 6은 본 발명에 따른 다결정 실리콘 박막 제조장치의 다른 실시예를 도시한 단면도이고, 도 7은 도 6에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지(120)를 도시한 일부절개 사시도이다.
도 6과 도 7을 참조하면, 본 발명의 다른 실시예에 따른 다결정 실리콘 박막 제조장치(100')는 전술한 바와 같은 일실시예의 다결정 실리콘 박막 제조장치(100)와는 다른 기판 스테이지(120)를 구비할 수 있다.
즉, 본 발명의 다른 실시예에 따른 다결정 실리콘 박막 제조장치(100')의 기판 스테이지(120)는 그 상면에 상기 기판(90)이 안착되도록 상기 챔버(110)의 내부 밑면에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭(121,122)외에, 상기 한 쌍의 기판고정블럭(121,122)들 사이에 배치되는 기판지지블럭(124)을 더 포함하여 구성될 수 있다.
이때, 상기 기판지지블럭(124)은 상기 한 쌍의 기판고정블럭(121,122)에 안착된 기판(90)의 처짐을 방지하기 위하여 상기 기판(90)의 밑면을 지지하는 역할을 할 수 있다. 따라서, 상기 기판지지블럭(124)에는 전술한 바와 같이 진공이 제공되는 흡착홀(123)이 형성되지 않을 수도 있으며, 상기 기판고정블럭들(121,122)과 동일한 크기 및 동일한 높이 등을 갖도록 설치될 수 있다. 그리고, 상기 기판지지블럭(124)은 상기 기판고정블럭들(121,122)의 중앙에 배치될 수 있다.
한편, 기판 스테이지(120)가 이상과 같이 구성될 경우, 기판(90)을 얼라인하 는 얼라인 유닛(170)은 도 6과 7에 도시된 바와 같이 다르게 구현될 수도 있다. 즉, 상기 얼라인 유닛(170)은 상기 기판 스테이지(120)에 안착되는 기판(90)이 얼라인되도록 상기 기판지지블럭(124)의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛(171') 및, 상기 기판고정블럭(121,122)들의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판(90)의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛(172)으로 구성될 수 있고, 동시에 동작되도록 설치될 수 있다. 따라서, 한 쌍의 기판고정블럭(121,122)들과 이들 사이에 배치되는 기판지지블럭(124)으로 이루어진 기판 스테이지(120) 상에 안착되는 기판(90)은 이상과 같은 얼라인 유닛(170)들의 동시 동작에 의하여 상기 기판 스테이지(120) 상에서 얼라인될 수 있다.
이상, 본 발명은 도시된 실시예들을 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 다결정 실리콘 박막 제조장치의 일실시예를 도시한 단면도이다.
도 2는 도 1에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이다.
도 3은 본 발명에 따른 다결정 실리콘 박막 제조장치의 제어관계를 도시한 블럭도이다.
도 4a 내지 4g는 도 1에 도시한 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 설명하기 위한 도면들이다.
도 5는 본 발명에 따른 다결정 실리콘 박막 제조방법의 일실시예를 도시한 순서도이다.
도 6은 본 발명에 따른 다결정 실리콘 박막 제조장치의 다른 실시예를 도시한 단면도이다.
도 7은 도 6에 도시한 다결정 실리콘 박막 제조장치의 챔버와 기판 스테이지를 도시한 일부절개 사시도이다.

Claims (19)

  1. 챔버;
    상기 챔버의 일측에 설치되고, 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 안착되는 기판 스테이지; 및,
    상기 기판에 구비된 도전성 박막에 전원을 인가하기 위하여 상기 기판 스테이지에 대향되는 상기 챔버의 타측에 설치되는 전원인가용 전극을 포함하되,
    상기 기판 스테이지는 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 상기 전원인가용 전극 측으로 이동되고,
    상기 전원인가용 전극은 상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 비정질 실리콘 박막을 결정화시키는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  2. 제 1항에 있어서,
    상기 기판 스테이지는 그 상면에 상기 기판이 안착되도록 상기 챔버의 하측부에 설치되되 상호 일정간격 이격되게 설치되는 한 쌍의 기판고정블럭을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  3. 제 2항에 있어서,
    상기 한 쌍의 기판고정블럭에는 각각 상기 안착되는 기판을 흡착 고정하기 위하여 진공이 제공되는 적어도 하나의 흡착홀이 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  4. 제 3항에 있어서,
    상기 흡착홀에 진공라인을 매개로 연결되며, 상기 흡착홀로 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  5. 제 1항에 있어서,
    상기 기판 스테이지의 측면들에 설치되어 상기 기판 스테이지에 안착되는 기판을 얼라인하는 얼라인 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  6. 제 5항에 있어서,
    상기 얼라인 유닛은
    상기 기판 스테이지에 안착되는 기판이 얼라인되도록 상기 기판 스테이지의 전ㆍ후 방향에 위치한 측면들에 각각 설치되어 상기 기판의 전면과 후면을 각각 밀어주는 제1 얼라인 유닛 및, 상기 기판 스테이지의 좌ㆍ우 방향에 위치한 측면들에 각각 설치되어 상기 기판의 좌측면과 우측면을 각각 밀어주는 제2 얼라인 유닛을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  7. 제 5항에 있어서,
    상기 얼라인 유닛에 의해 얼라인된 기판에 전원을 인가하기 전, 상기 기판의 얼라인을 다시 한번 더 체크하기 위한 얼라인 체크 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  8. 제 7항에 있어서,
    상기 얼라인 체크 유닛은 상기 기판의 모서리를 각각 촬영함으로써 상기 기판의 얼라인을 다시 한번 더 체크할 수 있도록 상기 챔버의 내벽에 각각 설치된 적어도 한 쌍의 카메라를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  9. 제 1항에 있어서,
    상기 기판 스테이지에 연결되고, 상기 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판 스테이지에 안착된 기판의 도전성 박막이 상기 전원인가용 전극에 접촉될 수 있도록 하는 스테이지 이동유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  10. 제 9항에 있어서,
    상기 기판 스테이지는 상기 챔버의 하부측에 설치되고,
    상기 전원인가용 전극은 상기 기판 스테이지에 대향되는 상기 챔버의 상부측에 설치되며,
    상기 스테이지 이동유닛은 상기 기판 스테이지의 하부측에 설치되어 상기 기판 스테이지를 상기 챔버의 하부측에서 그 상부측에 위치한 상기 전원인가용 전극 측으로 이동시키는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  11. 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계;
    상기 챔버의 타측에 설치된 전원인가용 전극에 상기 기판의 도전성 박막이 접촉되도록 상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계; 및,
    상기 도전성 박막에 전원을 인가함으로써 주울(joule)열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계를 포함하는 다결정 실리콘 박막 제조방법.
  12. 제 11항에 있어서,
    상기 기판 스테이지는 상기 챔버의 하부측에 설치되고,
    상기 전원인가용 전극은 상기 챔버의 상부측에 설치되며,
    상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 기판이 로딩된 기판 스테이지를 상기 챔버의 하부측에서 상부측으로 상승시키는 것을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  13. 제 11항에 있어서,
    상기 기판을 챔버의 내부 일측에 설치된 기판 스테이지로 로딩하는 단계 후에,
    상기 기판 스테이지로 로딩된 기판을 얼라인하는 단계;
    상기 얼라인된 기판을 고정하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  14. 제 13항에 있어서,
    상기 얼라인된 기판을 고정하는 단계는 진공을 이용하여 상기 기판을 흡착 고정하는 것을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  15. 제 14항에 있어서,
    상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계는 상기 얼라인된 기판을 고정하는 단계 후에 진행되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  16. 제 15항에 있어서,
    상기 기판이 로딩된 기판 스테이지를 상기 전원인가용 전극 측으로 이동시켜 상기 기판의 도전성 박막이 상기 전원인가용 전극에 접촉되도록 하는 단계 후에,
    상기 기판의 얼라인을 다시 한번 더 체크하는 얼라인 체크 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  17. 제 16항에 있어서,
    상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계는 상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 양호 상태로 판별되었을 때에 진행되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  18. 제 17항에 있어서,
    상기 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 상기 발생된 주울열을 통하여 상기 비정질 실리콘 박막을 결정화시키는 단계 후에,
    상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계;
    상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해 제시키는 단계; 및,
    상기 고정 해제된 기판을 외부로 언로딩시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  19. 제 16항에 있어서,
    상기 얼라인 체크 단계를 수행하여 상기 기판의 얼라인이 불량 상태로 판별되었을 때에,
    상기 기판에 전원을 인가하지 않고, 상기 전원인가용 전극 측으로 이동된 기판 스테이지를 원래의 위치로 복귀시켜 상기 기판 스테이지에 로딩된 기판을 상기 전원인가용 전극으로부터 분리시키는 단계; 및,
    상기 기판이 다시 얼라인되도록 상기 기판으로 제공되는 진공을 차단하여 상기 흡착 고정된 기판을 고정 해제시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
KR1020090034789A 2009-04-21 2009-04-21 다결정 실리콘 박막 제조장치 및 방법 KR101043787B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090034789A KR101043787B1 (ko) 2009-04-21 2009-04-21 다결정 실리콘 박막 제조장치 및 방법
PCT/KR2010/002476 WO2010123262A2 (ko) 2009-04-21 2010-04-20 다결정 실리콘 박막 제조장치 및 방법
TW99112328A TW201104025A (en) 2009-04-21 2010-04-20 Apparatus and method for manufacturing poly-Si thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090034789A KR101043787B1 (ko) 2009-04-21 2009-04-21 다결정 실리콘 박막 제조장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100116060A KR20100116060A (ko) 2010-10-29
KR101043787B1 true KR101043787B1 (ko) 2011-06-22

Family

ID=43134752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090034789A KR101043787B1 (ko) 2009-04-21 2009-04-21 다결정 실리콘 박막 제조장치 및 방법

Country Status (1)

Country Link
KR (1) KR101043787B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102350A (ko) * 2003-05-27 2004-12-04 노재상 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102350A (ko) * 2003-05-27 2004-12-04 노재상 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막

Also Published As

Publication number Publication date
KR20100116060A (ko) 2010-10-29

Similar Documents

Publication Publication Date Title
JP5427753B2 (ja) 半導体装置の作製方法
US6962860B2 (en) Method of manufacturing a semiconductor device
JP4813743B2 (ja) 画像表示装置の製造方法
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
US7449397B2 (en) Method for annealing silicon thin films and polycrystalline silicon thin films prepared therefrom
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
KR100946808B1 (ko) 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR101009431B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043787B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
JP2003224084A (ja) 半導体製造装置
KR101043786B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100980846B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009430B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR101002014B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
JP3196132B2 (ja) 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
US20050148208A1 (en) Method and apparatus for forming polycrystalline layer using laser crystallization
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
US8128714B2 (en) Apparatus for manufacturing polycrystalline silicon thin film
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100976593B1 (ko) 박막트랜지스터 및 이의 제조방법
WO2010123262A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 8