KR100623690B1 - 평판 표시 장치 및 그의 제조 방법 - Google Patents
평판 표시 장치 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100623690B1 KR100623690B1 KR1020040050868A KR20040050868A KR100623690B1 KR 100623690 B1 KR100623690 B1 KR 100623690B1 KR 1020040050868 A KR1020040050868 A KR 1020040050868A KR 20040050868 A KR20040050868 A KR 20040050868A KR 100623690 B1 KR100623690 B1 KR 100623690B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- capping layer
- pixel
- pixel region
- amorphous silicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 75
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 230000002093 peripheral effect Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000002425 crystallisation Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000008025 crystallization Effects 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000007787 solid Substances 0.000 claims abstract description 9
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000010408 film Substances 0.000 claims description 28
- 239000003054 catalyst Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
평판 표시 장치 및 그의 제조 방법을 제공한다. 상기 평판 표시 장치는 다수개의 단위 화소를 갖는 화소 영역과 상기 화소 영역의 주변부에 배치되어 상기 다수개의 단위 화소를 구동하기 위한 구동회로를 갖는 주변회로 영역을 구비하는 평판 표시 장치에 있어서, 상기 주변회로 영역에 위치하고, SGS(Super Grain Silicon)법에 의해 결정화된 제 1 반도체층을 구비하는 적어도 하나의 회로 박막트랜지스터; 및 상기 화소 영역에 위치하고, 고상 결정화(SPC)법 또는 FERTA(Field Enhanced Rapid Thermal Annealing)법에 의해 결정화된 제 2 반도체층을 구비하는 적어도 하나의 화소 박막트랜지스터를 포함하는 것을 특징으로 한다. 상기 방법은 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계; 상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및 상기 주변회로 영역의 비정질 실리콘층을 SGS법에 의해 결정화하고, 이와 동시에 상기 화소 영역의 비정질 실리콘층을 고상 결정화법 또는 FERTA법에 의해 결정화함으로써 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다. 회로 영역의 제 1 반도체층과 화소 영역의 제 2 반도체층을 서로 다른 결정화법에 의해 형성함으로써, 기판 전체에 걸쳐 균일한 특성을 나타내는 화소 박막트랜지스터 및 상기 화소 박막트랜지스터에 비해 높은 전자이동도(Mobility) 또는 기울기가 큰 에스 팩터(s-factor) 특성을 나타낼 수 있는 회로 박막트랜지스터를 구비하는 평판 표시 장치 및 그의 제조 방법을 제공하는 이점이 있다.
SPC법, FERTA법, SGS법, SLS법
Description
도 1은 본 발명의 실시예에 따른 평판 표시 장치를 나타낸 평면도,
도 2a 내지 2d는 본 발명의 제 1 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면구조도들,
도 3a 내지 3c는 본 발명의 제 2 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면구조도들,
도 4a 내지 4c는 본 발명의 제 3 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면구조도들이다.
<도면의 주요 부분에 대한 부호의 설명>
C : 주변회로 영역 P : 화소 영역
200, 300, 400 : 기판 220, 320, 420 : 비정질 실리콘층
230, 330, 430 : 제 1 캡핑층 240, 340, 440 : 제 2 캡핑층
250, 350, 450 : 금속 촉매 260, 360 : 시드(seed)
270a : 제 1 반도체층 270b : 제 2 반도체층
본 발명은 평판 표시 장치 및 그의 제조 방법 관한 것으로, 보다 상세하게는 서로 다른 특성을 갖는 박막트랜지스터를 구비하는 평판 표시 장치 및 그의 제조 방법 관한 것이다.
최근, 액정 표시 소자(liquid crystal display; LCD) 또는 유기 전계 발광 표시 장치(organic light-emitting display device; OLED)와 같은 평판 표시 장치는 고품질의 화면 표시가 가능한 능동매트릭스형을 주로 채용하고 있다. 상기 능동매트릭스형 표시 장치는 화소 영역의 단위 화소별로 화소전극과 상기 화소전극에 인가되는 전기적 신호를 제어하기 위한 박막트랜지스터가 위치하는 것을 특징으로 한다.
상기 박막트랜지스터는 반도체층, 게이트 절연막, 그리고 게이트 전극을 구비하는데, 상기 반도체층은 전자이동도(Mobility)가 비정질 실리콘에 비해 100배 정도 높은 다결정 실리콘(Poly Silicon)으로 이루어지는 것이 일반적이다. 이러한 다결정실리콘의 비교적 높은 전자이동도는 상기 단위 화소들을 구동하기 위한 구동회로를 상기 화소 영역의 주변부에 형성하는 것을 가능하게 한다.
상기 다결정실리콘으로 이루어진 반도체층을 형성하는 것은 기판 상에 비정질 실리콘층을 형성하고 이를 결정화함으로써 수행되는데, 상기 화소 영역과 상기 구동회로 영역은 동일한 결정화 방법에 의해 결정화되는 것이 보통이다. 상기 결정 화 방법에는 고상 결정화(solid phase crystallization; SPC)법, FERTA(Field Enhanced Rapid Thermal Annealing)법, 엑시머 레이저 어닐링(eximer laser annealing; ELA법), 연속 측면 고상화(sequential lateral solidification; SLS)법, 금속 유도 결정화법(metal induced crystallization; MIC), 금속 유도 측면 결정화법(metal induced lateral crystallization; MILC), SGS(Super Grain Silicon)법 등이 있다. 이러한 다양한 결정화 방법은 상기 다결정 실리콘을 형성함에 있어, 상기 다결정 실리콘의 결정 크기 및 균일도를 달리한다. 상기 다결정 실리콘의 결정 크기 및 균일도는 박막트랜지스터의 전기적 특성에 중요한 영향을 미친다.
한편, 상기 단위 화소의 박막트랜지스터와 상기 구동회로의 박막트랜지스터는 그에 요구되는 특성을 달리한다.
그러나, 상술한 바와 같이 하나의 결정화법에 의해 상기 단위 화소 및 상기 구동회로의 박막트랜지스터를 동시에 형성하는 경우, 상기 서로 다른 특성을 요구하는 상기 단위 화소와 상기 구동회로의 박막트랜지스터 특성을 서로 다르게 조절하기가 용이하지 않다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 화소 영역의 박막트랜지스터와 주변회로 영역의 박막트랜지스터 각각의 특성이 최적화된 평판 표시 장치 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제들을 이루기 위하여 본 발명은 평판 표시 장치를 제공한다. 상기 평판 표시 장치는 다수개의 단위 화소를 갖는 화소 영역과 상기 화소 영역의 주변부에 배치되어 상기 다수개의 단위 화소를 구동하기 위한 구동회로를 갖는 주변회로 영역을 구비하는 평판 표시 장치에 있어서, 상기 주변회로 영역에 위치하고, SGS(Super Grain Silicon)법에 의해 결정화된 제 1 반도체층을 구비하는 적어도 하나의 회로 박막트랜지스터; 및 상기 화소 영역에 위치하고, 고상 결정화(SPC)법 또는 FERTA(Field Enhanced Rapid Thermal Annealing)법에 의해 결정화된 제 2 반도체층을 구비하는 적어도 하나의 화소 박막트랜지스터를 포함하는 것을 특징으로 한다.
또한, 상기 평판 표시 장치는 다수개의 단위 화소를 갖는 화소 영역과 상기 화소 영역의 주변부에 배치되어 상기 다수개의 단위 화소를 구동하기 위한 구동회로를 갖는 주변회로 영역을 구비하는 평판 표시 장치에 있어서, 상기 주변회로 영역에 위치하고, 레이저에 의한 결정화법에 의해 결정화된 제 1 반도체층을 구비하는 적어도 하나의 회로 박막트랜지스터; 및 상기 화소 영역에 위치하고, SGS(Super Grain Silicon)법에 의해 결정화된 제 2 반도체층을 구비하는 적어도 하나의 화소 박막트랜지스터를 포함하는 것을 특징으로 한다.
기판과 상기 반도체층 사이에 형성된 버퍼층을 더욱 포함할 수 있다.
상기 평판 표시 장치는 액정 표시 장치 또는 유기 전계 발광 표시 장치인 것 을 특징으로 한다.
상기 기술적 과제들을 이루기 위하여 본 발명은 평판 표시 장치의 제조 방법을 제공한다. 상기 방법은 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계; 상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및 상기 주변회로 영역의 비정질 실리콘층을 SGS법에 의해 결정화하고, 이와 동시에 상기 화소 영역의 비정질 실리콘층을 고상 결정화법 또는 FERTA법에 의해 결정화함으로써 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 SGS법에 의한 결정화는 상기 비정질 실리콘층 상에 제 1 캡핑층을 형성하는 단계; 상기 제 1 캡핑층 상에 제 2 캡핑층을 형성하고, 상기 주변회로 영역의 제 2 캡핑층을 패터닝하는 단계; 상기 제 2 캡핑층이 형성된 상기 기판 전면에 금속 촉매층을 형성하는 단계; 상기 금속 촉매를 확산시키는 단계; 및 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 방법은 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계; 상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및 상기 주변회로 영역의 비정질 실리콘층을 레이저에 의해 결정화하고, 이어서 상기 화소 영역의 비정질 실리콘층을 SGS법에 의해 결정화함으로써 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 방법은 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계; 상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및 상기 화소 영역의 비정질 실리콘층을 SGS법에 의해 결정화하고, 이어서 상기 주변회로 영역의 비정질 실리콘층을 레이저에 의해 결정화함으로써 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 SGS법에 의한 결정화는 상기 실리콘층이 형성된 상기 기판 전면에 제 1 캡핑층을 형성하는 단계; 상기 제 1 캡핑층 상에 제 2 캡핑층을 형성하고, 상기 화소 영역의 제 2 캡핑층을 패터닝하는 단계; 상기 제 2 캡핑층이 형성된 상기 기판 전면에 금속 촉매층을 형성하는 단계; 상기 금속 촉매를 확산시키는 단계; 및
상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제 1 캡핑층은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 것일 수 있다.
상기 제 2 캡핑층은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 것일 수 있다.
상기 제 2 캡핑층의 두께가 상기 제 1 캡핑층의 두께보다 두꺼울 수 있다.
상기 제 2 캡핑층의 밀도가 상기 제 1 캡핑층의 밀도보다 클 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 명세서 전체에 걸쳐 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 평판 표시 장치를 나타낸 평면도이다.
도 1을 참조하면, 기판 상에 다수개의 단위 화소를 갖는 화소 영역(P)과 상기 화소 영역(P)의 주변부에 배치되어 상기 다수개의 단위 화소를 구동하기 위한 구동회로를 갖는 주변회로 영역(C)이 위치한다. 상기 다수개의 단위 화소는 매트릭스 형태로 배열되어 있다. 상기 화소 영역(P)에 위치한 단위 화소는 화소전극과 상기 화소전극에 인가되는 데이터 신호를 제어하기 위한 화소 박막트랜지스터를 구비하며, 상기 주변회로 영역(C)은 상기 구동회로를 구성하는 회로 박막트랜지스터를 구비한다.
상기 화소 박막트랜지스터와 상기 회로 박막트랜지스터는 서로 요구되는 특성을 달리한다. 상기 회로 박막트랜지스터는 높은 전자이동도(Mobility)를 만족시킬 것을 필요로 하는 반면, 상기 화소 박막트랜지스터는 상기 전자이동도보다는 상기 화소 영역 전체에 걸쳐 균일한 특성을 나타내는 것이 중요하다.
도 2a 내지 2d는 본 발명의 제 1 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면구조도들로서, 도 1에 있어서의 상기 주변회로 영역(C)의 일부와 상기 화소 영역(P)의 단위 화소에 한정하여 나타낸 도면이다.
도 2a를 참조하면, 주변회로 영역(C)과 화소 영역(P)을 갖는 기판(200)을 제공한다. 상기 기판(200) 상에 버퍼층(210)를 형성한다. 상기 버퍼층(210)은 상기 기판(200)으로부터 유출되는 불순물로부터 후속하는 공정에서 형성되는 반도체층을 보호하는 역할을 한다. 상기 버퍼층(210)은 실리콘 산화막으로 형성하는 것이 바람직하다.
상기 버퍼층(210)이 형성된 기판 전면에 비정질 실리콘층(220)을 형성한다. 상기 비정질 실리콘층(220)을 형성하는 것은 화학 기상 증착(chemical vapour deposition; CVD)을 사용하여 수행할 수 있다.
이어서, 상기 비정질 실리콘층(220) 상에 제 1 캡핑층(230)을 형성한다. 상기 제 1 캡핑층(230)은 실리콘 질화막 또는 실리콘 산화막으로 이루어질 수 있으며, 플라즈마 강화 화학 기상 증착(PECVD)법을 사용하여 형성할 수 있다.
상기 제 1 캡핑층(230)은 실리콘 질화막 또는 실리콘 산화막의 두께를 얇게 하거나 밀도를 낮게 조절하여 후술할 금속 촉매가 확산 가능하도록 조절한다. 즉, 상기 제 1 캡핑층(230)은 금속 촉매 확산 가능층의 역할을 담당한다.
상기 제 1 캡핑층(230) 상에 제 2 캡핑층(240)을 형성한다. 상기 제 2 캡핑층(240)은 실리콘 질화막 또는 실리콘 산화막으로 이루어질 수 있으며, 그 두께를 상기 제 1 캡핑층(230)보다 두껍게 하거나, 밀도를 상기 제 1 캡핑층(230)보다 크게 조절하여 후술할 금속 촉매가 확산 불가능하도록 조절한다. 즉, 상기 제 2 캡핑층(240)은 금속 촉매 확산 불가능층의 역할을 담당한다. 일반적으로, 산화막 또는 질화막은 불순물의 확산에 있어서 배리어(barrier)로 작용하므로, 실리콘 산화막 또는 실리콘 질화막의 밀도를 크게 함으로써 금속 촉매가 확산하는 것을 방지할 수 있다. 반면에, 실리콘 산화막 또는 실리콘 질화막의 밀도를 낮게 하면 금속 촉매의 확산이 용이하다.
도 2b를 참조하면, 상기 주변회로 영역의 제 2 캡핑층(240)을 패터닝한다. 이때, 후술할 시드(seed)가 형성될 위치 및 결정화의 진행 방향 등을 조절하여 원하는 특성을 갖는 회로 박막트랜지스터를 형성할 수 있도록 상기 제 2 캡핑층(240) 을 패터닝한다.
이어서, 상기 제 2 캡핑층(240)이 형성된 상기 기판 전면에 금속 촉매(250)층을 형성한다. 상기 금속 촉매(240)는 니켈이 바람직하며, 스퍼터(Sputter)를 이용해서 증착할 수 있다. 또한, 이온 주입을 통한 방법으로 이루어질 수 있고, 플라즈마를 이용하여 형성할 수 있는데, 플라즈마를 이용한 방법은 상기 제 2 캡핑층 (240) 상에 금속 물질을 배치하고 이를 플라즈마에 노출시켜 형성시킬 수 있다.
도 2c를 참조하면, 열처리를 통하여 상기 비정질 실리콘층(220)을 결정화시킨다. 상기 열처리는 도가니(Furnace)에서 장시간 가열함으로써 이루어질 수 있는데, 이때 결정화 온도는 400 내지 1000℃에서 이루어질 수 있으며, 바람직하게는 550 내지 750℃에서 이루어지는 것이 바람직하다.
이때, 주변회로 영역(C)의 비정질 실리콘층(220)은 SGS(Super Grain Silicon)법으로 결정화가 이루어지고, 화소 영역(P)의 비정질 실리콘층(220)은 고상 결정화(SPC)법 또는 FERTA법에 의해 결정화가 이루어진다. 상기 결정화는 열처리를 통해 이루어지므로 동시에 이루어진다.
먼저, 주변회로 영역(C)의 비정질 실리콘층(220)의 결정화 과정에 대해 살펴보면, 열처리에 의해 상기 금속 촉매(250)는 상기 제 1 캡핑층(230)을 통과해서 상기 비정질 실리콘층(220)으로 확산된다. 확산된 상기 금속 촉매(250)는 상기 비정질 실리콘층(220)에서 시드(260)를 형성시킨다. 상기 시드(260)라함은 상기 금속 촉매(250)가 실리콘과 만나 형성되는 금속실리사이드를 의미한다. 후술할 결정화는 상기 시드(260)로 부터 이루어지는데, 보통은 금속 촉매 중 1/100 정도만이 확산하 여 상기 시드(260)를 형성한다.
계속하여, 상기 확산에 의해 형성된 시드(260)를 포함한 상기 비정질 실리콘층(220)이 결정화된다. 상기 시드(260)로 부터 성장해서 이웃한 결정립(Grain)과 만나게 되어 결정립 경계(Grain boundary)를 형성하며 완전 결정화 된다. 상기한 공정 순서를 갖는 결정화법을 SGS(Super Grain Silicon)법이라고 한다. 상기 결정화에 의해 채널층에 시드 및 결정립 경계가 존재하지 않도록 조절하거나 시드 또는 결정립 경계의 개수를 조절하여 회로 박막트랜지스터의 특성을 제어할 수 있다.
상기 SGS법에 의해 결정화된 후술할 제 1 반도체층을 구비하는 회로 박막트랜지스터의 전자이동도는 100 내지 300㎠/Vsec까지 향상된 특성을 나타낼 수 있다.
이와 동시에, 화소 영역(P)의 비정질 실리콘층(220)도 결정화가 이루어지는바, 고상 결정화(SPC)법 또는 FERTA법에 의해 결정화가 이루어진다.
상기 SPC법은 비정질 실리콘층으로부터 다결정 실리콘층을 얻는 가장 직접적이고도 오래 사용하였던 방법이다. 상기 결정화 역시 400 내지 1000℃의 온도 범위에서 장시간 열처리를 통하여 이루어진다. 상기 SPC법에 의해 얻어지는 다결정 실리콘은 보통 수 마이크로 수준의 비교적 큰 결정립들이 얻어질 수 있으나 그 결정립 내에 존재하는 결함(defect)이 많다는 단점이 있다. 이러한 결함들은 결정립경계(grain boundary) 다음으로 박막트랜지스터의 특성에 좋지 않은 영향을 미친다.
상기 FERTA(Field Enhanced Rapid Thermal Annealing)법은 엄밀히 말하면 SPC법 중의 한 방법이다. 열처리 시간은 보통 수십 초 동안 유지된다. 결정립 내의 결함들은 SPC법에 의한 결정화 보다 적게 생성된다는 장점이 있으나 열처리시 기판 의 변형이나 손상을 일으킬 수 있다는 단점이 있다.
상기 SPC법 또는 FERTA법에 의해 결정화된 다결정 실리콘층의 전자이동도는 50 내지 100㎠/Vsec를 나타내어 박막트랜지스터의 특성이 좋지 않지만 균일도에서는 상기 SGS법에 의한 결정화보다 향상된 결과를 얻어낼 수 있다.
따라서, 상기 SPC법 또는 FERTA법에 의해 결정화된 후술할 제 2 반도체층을 구비하는 화소 박막트랜지스터는 균일한 특성을 갖을 수 있다.
도 2d를 참조하면, 상기 제 1 캡핑층(230), 제 2 캡핑층(240) 및 금속 촉매(250)층을 에칭(etching)을 통하여 제거시킨다. 상기 구조물들을 제거시킴으로써 결정화된 다결정 실리콘층에 필요 이상의 금속 오염을 막을 수 있다.
이어서, 상기 다결정 실리콘층을 패터닝하고 이온 주입 공정을 통하여 각각소오스/드레인 영역(271a, 271b/ 272a, 272b) 및 채널층(273a, 273b)을 형성한다. 즉, 제 1 및 제 2 반도체층 패턴(270a, 270b)을 형성한다. 상기 제 1 및 제 2 반도체층 패턴(270a, 270b) 상에 게이트 절연막(280)을 형성한 후 상기 게이트 절연막(280) 상에 금속층 및 포토레지스트층을 순차적으로 적층한다. 상기 포토레지스트층을 패터닝하고 상기 패터닝된 포토레지스트층을 마스크로 하여 상기 금속층을 식각 함으로써 각각의 게이트전극(290a, 290b)을 형성한다. 상기 결과물을 이용하여 회로 박막트랜지스터 및 화소 박막트랜지스터를 포함한 평판 표시 장치를 완성할 수 있다.
도 3a 내지 3c는 본 발명의 제 2 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면구조도들이다.
도 3a를 참조하면, 주변회로 영역(C)과 화소 영역(P)을 갖는 기판(300)을 제공한다. 상기 기판(300) 상에 버퍼층(310)를 형성한다. 상기 버퍼층(310)이 형성된 기판 전면에 비정질 실리콘층(320)을 형성한다.
이어서, 상기 주변회로영역(C)의 비정질 실리콘층(320)에 마스크(321)를 통과 함으로써 빔의 형태가 결정된 레이저를 선택적으로 조사한다. 상기 레이저를 조사받은 영역은 용융되어 용융 실리콘 영역(322)을 형성하고, 그렇지 않은 영역은 고상 실리콘 영역으로 남아 있다. 상기 레이저의 조사 후, 상기 용융 실리콘 영역(322)은 냉각되면서 상기 고상 실리콘 영역과의 계면으로부터 결정화가 시작된다. 바람직하게는 레이저에 의한 결정화 방법 중 SLS법에 의한 결정화법을 사용한다. 상기 기판을 미세하게 이동시켜 상기 레이저의 조사를 반복적으로 진행하되, 상기 주변회로영역(C)의 비정질 실리콘층에만 레이저를 조사함으로써, 상기 주변회로영역(C)의 비정질 실리콘층을 선택적으로 결정화시킨다. 이로써, 상기 주변회로영역(C)에는 다결정 실리콘층(325)이 형성되고, 상기 화소영역(P)에는 비정질 실리콘층이 그대로 남아 있게 된다.
이와 같이 마스크(321)를 통해 레이저를 조사하여 비정질 실리콘층의 용융 및 결정화를 반복적으로 진행함으로써, 비정질 실리콘을 결정화하는 방법을 연속 측면 고상화(sequential lateral solidification; 이하, SLS라 한다)법이라고 한다.
상기 SLS법에 의해 결정화된 후술할 제 1 반도체층을 구비하는 회로 박막트랜지스터의 전자이동도는 300 내지 450㎠/Vsec까지 향상된 특성을 나타낼 수 있다.
상기 결과값은, 상기한 SGS법에 의해 결정화된 제 1 반도체층을 구비하는 회로 박막트랜지스터의 전자이동도보다 훨씬 향상된 값임을 알 수 있다. 또한, 기울기가 큰 에스 팩터(s-factor)를 얻을 수 있다. 따라서, 특성이 좋은 회로 박막트랜지스터를 제작할 수 있다.
도 3b를 참조하면, 상기 실리콘층이 형성된 상기 기판 전면에 제 1 캡핑층(330)을 형성한다. 상기 제 1 캡핑층(330) 상에 제 2 캡핑층(340)을 형성하고, 상기 화소 영역(P)의 제 2 캡핑층을 패터닝한다. 이어서, 상기 제 2 캡핑층(340)이 형성된 상기 기판 전면에 금속 촉매(350)층을 형성한다.
도 3c를 참조하면, SGS법을 통하여 상기 비정질 실리콘층(320)을 결정화시킨다. 이때, 주변회로 영역(C)의 실리콘층은 다결정 실리콘층(325)으로 이미 결정화가 완료되었기 때문에 상기 결정화에 의해 영향을 받지 않는다. 상기 결정화는 도가니(Furnace)에서 장시간 열처리함으로써 이루어질 수 있는데, 이때 열처리 온도는 400 내지 1000℃에서 이루어질 수 있으며, 바람직하게는 550 내지 600℃에서 이루어지는 것이 바람직하다.
상기 열처리에 의해 상기 금속 촉매(350)는 상기 제 1 캡핑층(330)을 통과해서 상기 비정질 실리콘층(320)으로 확산된다. 확산된 상기 금속 촉매(350)는 상기 비정질 실리콘층(320)에서 시드(360)를 형성시킨다. 상기 확산에 의해 형성된 시드(360)를 포함한 상기 화소 영역(P)의 비정질 실리콘층(320)이 결정화된다. 상기 시드(360)로 부터 성장해서 이웃한 결정립과 만나게 되어 결정립 경계를 형성하며 완전 결정화 된다.
상기 SGS법에 의해 결정화된 후술할 제 2 반도체층을 구비하는 화소 박막트랜지스터의 전자이동도는 100 내지 300㎠/Vsec의 값을 나타낼 수 있다.
상기 결과값은, 상기한 SLS법에 의해 결정화된 후술할 제 1 반도체층을 구비하는 회로 박막트랜지스터의 전자이동도보다 상대적으로 낮은 값을 나타낸다. 반면에, 상대적으로 균일한 특성을 갖게 된다. 따라서, 상기 SLS법에 의해 결정화된 후술할 제 2 반도체층을 구비하는 화소 박막트랜지스터는 균일한 특성을 갖을 수 있다.
상술한 것을 제외하고는 본 발명의 제 1 실시예에 따른 평판 표시 장치의 제조 방법과 동일하다.
도 4a 내지 4c는 본 발명의 제 3 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면구조도들이다.
도 4a를 참조하면, 주변회로 영역(C)과 화소 영역(P)을 갖는 기판(400)을 제공한다. 상기 기판(400) 상에 버퍼층(410)를 형성한다. 상기 버퍼층(410)이 형성된 기판 전면에 비정질 실리콘층(420)을 형성한다.
이어서, 상기 실리콘층이 형성된 상기 기판 전면에 제 1 캡핑층(430)을 형성한다. 상기 제 1 캡핑층(430) 상에 제 2 캡핑층(440)을 형성하고, 상기 화소 영역(P)의 제 2 캡핑층을 패터닝한다. 이어서, 상기 제 2 캡핑층(440)이 형성된 상기 기판 전면에 금속 촉매(450)층을 형성한다.
도 4b를 참조하면, SGS법을 통하여 상기 비정질 실리콘층(420)을 결정화시킨다. 이때, 주변회로 영역(C)의 비정질 실리콘층도 마찬가지로 열처리에 의해 결정 화가 이루어진다.
도 4c를 참조하면, 상기 화소 영역(P)의 비정질 실리콘층을 결정화하여 다결정 실리콘층(425)을 형성한 다음, 상기 제 1 캡핑층(430), 제 2 캡핑층(440) 및 금속 촉매(450)층을 에칭(etching)을 통하여 제거시킨다. 상기 구조물들을 제거시킴으로써 결정화된 다결정 실리콘층에 필요 이상의 금속 오염을 막을 수 있다.
이어서, 상기 주변회로 영역(C)의 비정질 실리콘층을 SLS법에 의해 결정화한다. 이때, 상기한 바와 같이 주변회로 영역(C)의 다결정 실리콘층은 이미 결정화가 이루어져 있으나, 상기 SLS법에 의한 경우 레이저에 의해 용융되므로 다시 결정화 를 시킬 수 있다. 따라서, 반복되는 용융 및 결정화의 진행으로 상기 주변회로 영역(C)의 비정질 실리콘층은 다결정 실리콘층으로 결정화된다.
상술한 것을 제외하고는 본 발명의 제 2 실시예에 따른 평판 표시 장치의 제조 방법과 동일하다.
상술한 바와 같이 본 발명에 따르면, 회로 영역의 제 1 반도체층과 화소 영역의 제 2 반도체층을 서로 다른 결정화법에 의해 형성함으로써, 기판 전체에 걸쳐 균일한 특성을 나타내는 화소 박막트랜지스터 및 상기 화소 박막트랜지스터에 비해 높은 전자이동도(Mobility) 특성을 나타낼 수 있는 회로 박막트랜지스터를 구비하는 평판 표시 장치 및 그의 제조 방법을 제공하는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이다.
Claims (15)
- 다수개의 단위 화소를 갖는 화소 영역과 상기 화소 영역의 주변부에 배치되어 상기 다수개의 단위 화소를 구동하기 위한 구동회로를 갖는 주변회로 영역을 구비하는 평판 표시 장치에 있어서,상기 주변회로 영역에 위치하고, SGS(Super Grain Silicon)법에 의해 결정화된 제 1 반도체층을 구비하는 적어도 하나의 회로 박막트랜지스터; 및상기 화소 영역에 위치하고, 고상 결정화(SPC)법 또는 FERTA(Field Enhanced Rapid Thermal Annealing)법에 의해 결정화된 제 2 반도체층을 구비하는 적어도 하나의 화소 박막트랜지스터를 포함하는 것을 특징으로 하는 평판 표시 장치.
- 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계;상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및상기 주변회로 영역의 비정질 실리콘층을 SGS법에 의해 결정화하고, 이와 동시에 상기 화소 영역의 비정질 실리콘층을 고상 결정화법 또는 FERTA법에 의해 결정화하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 SGS법에 의한 결정화는상기 비정질 실리콘층 상에 제 1 캡핑층을 형성하는 단계;상기 제 1 캡핑층 상에 제 2 캡핑층을 형성하고, 상기 주변회로 영역의 제 2 캡핑층을 패터닝하는 단계;상기 제 2 캡핑층이 형성된 상기 기판 전면에 금속 촉매층을 형성하는 단계;상기 금속 촉매를 확산시키는 단계; 및상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 3 항에 있어서,상기 제 1 캡핑층은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 3 항에 있어서,상기 제 2 캡핑층은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 3 항에 있어서,상기 제 2 캡핑층의 두께가 상기 제 1 캡핑층의 두께보다 두꺼운 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 3 항에 있어서,상기 제 2 캡핑층의 밀도가 상기 제 1 캡핑층의 밀도보다 큰 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 다수개의 단위 화소를 갖는 화소 영역과 상기 화소 영역의 주변부에 배치되어 상기 다수개의 단위 화소를 구동하기 위한 구동회로를 갖는 주변회로 영역을 구비하는 평판 표시 장치에 있어서,상기 주변회로 영역에 위치하고, 레이저에 의한 결정화법에 의해 결정화된 제 1 반도체층을 구비하는 적어도 하나의 회로 박막트랜지스터; 및상기 화소 영역에 위치하고, SGS(Super Grain Silicon)법에 의해 결정화된 제 2 반도체층을 구비하는 적어도 하나의 화소 박막트랜지스터를 포함하는 것을 특징으로 하는 평판 표시 장치.
- 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계;상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및상기 주변회로 영역의 비정질 실리콘층을 레이저에 의해 결정화하고, 이어서 상기 화소 영역의 비정질 실리콘층을 SGS법에 의해 결정화하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 화소 영역과 상기 화소 영역의 주변부에 위치한 주변회로 영역을 갖는 기판을 제공하는 단계;상기 기판 전면에 비정질 실리콘층을 형성하는 단계; 및상기 화소 영역의 비정질 실리콘층을 SGS법에 의해 결정화하고, 이어서 상기 주변회로 영역의 비정질 실리콘층을 레이저에 의해 결정화하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 9 또는 제 10 항에 있어서,상기 SGS법에 의한 결정화는상기 실리콘층이 형성된 상기 기판 전면에 제 1 캡핑층을 형성하는 단계;상기 제 1 캡핑층 상에 제 2 캡핑층을 형성하고, 상기 화소 영역의 제 2 캡핑층을 패터닝하는 단계;상기 제 2 캡핑층이 형성된 상기 기판 전면에 금속 촉매층을 형성하는 단계;상기 금속 촉매를 확산시키는 단계; 및상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 11 항에 있어서,상기 제 1 캡핑층은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 11 항에 있어서,상기 제 2 캡핑층은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 11 항에 있어서,상기 제 2 캡핑층의 두께가 상기 제 1 캡핑층의 두께보다 두꺼운 것을 특징으로 하는 평판 표시 장치의 제조 방법.
- 제 11 항에 있어서,상기 제 2 캡핑층의 밀도가 상기 제 1 캡핑층의 밀도보다 큰 것을 특징으로 하는 평판 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050868A KR100623690B1 (ko) | 2004-06-30 | 2004-06-30 | 평판 표시 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050868A KR100623690B1 (ko) | 2004-06-30 | 2004-06-30 | 평판 표시 장치 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001711A KR20060001711A (ko) | 2006-01-06 |
| KR100623690B1 true KR100623690B1 (ko) | 2006-09-19 |
Family
ID=37104811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050868A KR100623690B1 (ko) | 2004-06-30 | 2004-06-30 | 평판 표시 장치 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100623690B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110010536A (ko) * | 2009-07-24 | 2011-02-01 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770270B1 (ko) * | 2006-06-28 | 2007-10-25 | 삼성에스디아이 주식회사 | 유기전계발광소자 및 그 제조방법 |
| KR101263652B1 (ko) | 2006-07-25 | 2013-05-21 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR100788551B1 (ko) * | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100788545B1 (ko) | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100810643B1 (ko) | 2007-03-13 | 2008-03-06 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR100860008B1 (ko) * | 2007-03-20 | 2008-09-25 | 삼성에스디아이 주식회사 | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 |
| US8334536B2 (en) | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
| KR101034686B1 (ko) | 2009-01-12 | 2011-05-16 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
| KR101030031B1 (ko) | 2010-01-08 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
-
2004
- 2004-06-30 KR KR1020040050868A patent/KR100623690B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110010536A (ko) * | 2009-07-24 | 2011-02-01 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR101588447B1 (ko) | 2009-07-24 | 2016-01-27 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001711A (ko) | 2006-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838352B2 (en) | Thin film transistor and method for fabricating the same | |
| JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009295996A (ja) | 薄膜トランジスタ | |
| JP3448685B2 (ja) | 半導体装置、液晶表示装置およびｅｌ表示装置 | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| KR100600853B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| KR100623690B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR20110053039A (ko) | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법 | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR100782769B1 (ko) | 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP4013074B2 (ja) | 多結晶シリコン薄膜トランジスタの形成方法 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR100579176B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100579178B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR101002014B1 (ko) | 다결정 실리콘 박막 제조장치 및 방법 | |
| KR20060001718A (ko) | 유기 전계 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 13 |