JP4850411B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4850411B2
JP4850411B2 JP2004363541A JP2004363541A JP4850411B2 JP 4850411 B2 JP4850411 B2 JP 4850411B2 JP 2004363541 A JP2004363541 A JP 2004363541A JP 2004363541 A JP2004363541 A JP 2004363541A JP 4850411 B2 JP4850411 B2 JP 4850411B2
Authority
JP
Japan
Prior art keywords
layer
metal catalyst
thin film
film transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004363541A
Other languages
English (en)
Other versions
JP2006060185A (ja
Inventor
炳建 朴
晉旭 徐
泰勳 梁
基龍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006060185A publication Critical patent/JP2006060185A/ja
Application granted granted Critical
Publication of JP4850411B2 publication Critical patent/JP4850411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は薄膜トランジスタの製造方法に係り、さらに詳細にはＳＧＳ法を利用した結晶化において、レーザービームを選択的に照射して金属触媒を拡散させて結晶化することを含む薄膜トランジスタの製造方法に関する。
一般に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であってＣＭＯＳ回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く使われている。このような多結晶シリコン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレー装置（ＡＭＬＣＤ）のアクティブ素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に使われる。
この時、薄膜トランジスタに用いる多結晶シリコン層の製作は直接蒸着法、高温熱処理を利用した技術またはレーザー熱処理方法などを利用する。レーザー熱処理方法は低温工程が可能であって高い電界効果移動度を具現することができるが、高価のレーザー装備が必要であるので代替技術が多く研究されている。
現在、金属を利用して非晶質シリコンを結晶化する方法は固相結晶化（ＳＰＣ、Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。金属を利用した結晶化方法は金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法に区分される。しかし、金属を利用した前記方法の場合にも金属汚染によって薄膜トランジスタの素子特性が低下する問題点がある。
一方、金属量を減らして良質の多結晶シリコン層を形成させるために、イオン注入器を介して金属のイオン濃度を調節して高温処理、急速熱処理またはレーザー照射で良質の多結晶シリコン層を形成させる技術と金属誘導結晶化方法で多結晶シリコン層の表面を平坦にするために粘性がある有機膜と液状の金属を混合してコーティング方法で薄膜を蒸着した次に熱処理工程で結晶化する方法が開発されている。しかし、前記結晶化方法の場合にも多結晶シリコン層で最も重要視されるグレーン大きさの大型化及び均一度側面で問題がある。
前記問題を解決するために蓋層を利用した結晶化方法で多結晶シリコン層を製造する方法（韓国公開特許番号２００３−００６０４０３）が開発された。前記方法は、基板上に非晶質シリコン層を形成してその上にキャッピング層を形成させた次に、前記キャッピング層上に金属触媒層を蒸着して熱処理あるいはレーザーを利用して金属触媒をキャッピング層を介して非晶質シリコン層に拡散させてシード（ｓｅｅｄ）を形成させた後、これを利用して多結晶シリコン層を得る方法である。前記方法は金属触媒が蓋層を介して拡散するため必要以上の金属汚染を防止することができるという長所がある。しかし、前記方法の場合にも金属触媒の均一な低濃度制御が難しくて結晶化が始まる位置、成長方向及び結晶粒の大きさを制御するに難しいという問題点がある。
韓国公開特許番号２００３−００６０４０３
本発明が解決しようとする技術的課題は上述した従来技術の問題点を解決するためのことであって、ＳＧＳ法を利用した結晶化においてレーザービームの選択的な照射を介してシードを形成させて結晶化することによって結晶粒の大きさ及び結晶が成長する位置、方向を調節して素子特性を向上させて、均一な値を得ることができる薄膜トランジスタの製造方法を提供することにその目的がある。
前記技術的課題を達成するために本発明は薄膜トランジスタの製造方法を提供する。前記方法は基板上に非晶質シリコン層を形成する段階、前記非晶質シリコン層上にキャッピング層を形成する段階、前記キャッピング層上に金属触媒層を形成する段階、前記金属触媒層にレーザービームを選択的に照射して前記金属触媒を拡散させる段階及び前記非晶質シリコン層を結晶化する段階を含むことを特徴とする。
また、前記方法は基板上に非晶質シリコン層を形成する段階、前記非晶質シリコン層上にキャッピング層を形成する段階、前記キャッピング層上に金属触媒層を形成する段階、前記金属触媒層上に金属触媒保護層を形成する段階、前記金属触媒保護層にレーザービームを選択的に照射して前記金属触媒を拡散させる段階及び前記非晶質シリコン層を結晶化する段階を含むことを特徴とする。
前記レーザービームの形態はドット（ｄｏｔ）型またはライン（ｌｉｎｅ）型であることがあって、ドット型である場合その断面形態が円形、三角形、四角形、台形及びひし形のうちいずれか一つでもある。また、前記レーザービームはパターニングされたマスクを介して照射できる。
前記非晶質シリコン層の結晶化は熱処理により構成されることができる。
前記金属触媒保護層はシリコン窒化膜またはシリコン酸化膜で構成されることができ、前記キャッピング層と同時にエッチング（ｅｔｃｈｉｎｇ）が可能な膜で構成されることが望ましい。
上述したように本発明によると、ＳＧＳ法を利用して非晶質シリコン層を結晶化することにおいて、レーザービームの選択的な照射を介して金属触媒の均一な低濃度拡散制御を可能なようにして、結晶粒の大きさ及び結晶が成長する位置、方向を調節して素子特性を向上させて、均一な値を得ることができる薄膜トランジスタの製造方法を提供する利点がある。
前記では本発明の望ましい実施形態を参照しながら説明したが、該技術分野の熟練された当業者は特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることである。
以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照しながら説明する。明細書全体にかけて同一な参照番号は同一な構成要素を示す。
本発明ではＳＧＳ法を利用して非晶質シリコン層を結晶化させるが、前記ＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）法ということは、金属触媒の選択的な拡散を介してシードを形成させて結晶化することによって結晶粒の大きさ及び結晶が成長する位置、方向を調節することができる結晶化法をいう。
図１Ａないし図１Ｅは本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための工程順序図であって、図１Ａは本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための断面構造図である。
図１Ａを参照すると、基板１００上にバッファー層１１０を形成する。前記基板１００はガラス等のような絶縁基板を用いることが望ましくて、前記バッファー層１１０は前記基板１００から流出される不純物から後続する工程で形成される半導体層を保護する役割をする。前記バッファー層１１０はシリコン酸化膜で形成することが望ましい。
前記バッファー層１１０が形成された基板全面に非晶質シリコン層１２０を形成する。前記非晶質シリコン層１２０は化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）を用いて遂行することができる。
前記非晶質シリコン層１２０上にキャッピング層１３０を形成する。前記キャッピング層１３０はシリコン窒化膜またはシリコン酸化膜で構成されることができ、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）法を用いて形成することができる。
前記キャッピング層１３０は後述する金属触媒が拡散可能であるように形成されるが、その厚さは５ないし２０００Åであることが望ましい。キャッピング層の厚さが５Å以下ならば金属触媒の低濃度制御が難しくて、その厚さが２０００Å以上であれば金属触媒の拡散が難しいので前記した厚さでキャッピング層を形成することが望ましい。また、一般に酸化膜または窒化膜は不純物の拡散においてバリヤ（ｂａｒｒｉｅｒ）で作用するので、シリコン酸化膜またはシリコン窒化膜の密度を低くして金属触媒の拡散を容易にすることもできる。
続いて、前記キャッピング層１３０上に金属触媒１４０層を形成する。前記金属触媒１４０としてはニッケルを用いることができて、スパッタ（Ｓｐｕｔｔｅｒ）を利用して蒸着することができる。また、イオン注入を介した方法で成り立つことができて、プラズマを利用して形成することができるが、プラズマを利用した方法は前記キャッピング層１３０上に金属物質を配置してこれをプラズマに露出させて形成させることができる。
前記方法により形成される金属触媒１４０層の厚さは２Å以下であることが望ましい。金属触媒の低濃度制御のために金属触媒を目が細かく蒸着させないでちらほらと蒸着させるが、形成される金属触媒１４０層の厚さが２Å以上になれば金属触媒の濃度が高くなり低濃度制御が難しくなって、シリコン内の金属触媒の濃度も高くなってトランジスタの漏れ電流が大きくなるようになって、後述する多結晶シリコン層の結晶粒（Ｇｒａｉｎ）大きさが小さくなるようになる。
続いて、前記金属触媒１４０層にレーザービーム１６０を照射して前記金属触媒１４０を前記非晶質シリコン層１２０に拡散させる。この時、後述するシード１５０が所望する部分に形成されることができるように前記金属触媒１４０が拡散する領域を選択してレーザービームを照射する。
前記レーザービームの選択的な照射を介して前記金属触媒１４０は前記キャッピング層１３０を通過して前記非晶質シリコン層１２０に拡散される。拡散した前記金属触媒１４０は前記非晶質シリコン層１２０でシード１５０を形成させる。前記シード１５０というのは金属触媒がシリコンと会って形成される金属ケイ化物を意味する。後述する結晶化は前記シード１５０から形成されるが、普通は金属触媒のうち１／１００程度だけが拡散してシードを形成する。
前記したように、本発明では金属触媒を拡散させることにおいて、レーザービームを選択的に照射するが、照射されるレーザービームの形態を多様に形成して照射することができる。
図１Ｂは本発明の第１実施形態による薄膜トランジスタの製造方法を説明するためのことであって、図１Ａに示した断面での斜視図である。
図１Ｂを参照すると、前記金属触媒１４０層にレーザービーム１７０を選択的に照射して前記金属触媒１４０を前記キャッピング層１３０を通過して前記非晶質シリコン層１２０に拡散させる。
この時、前記レーザービーム１７０の形態はドット型であり、照射される領域は局部的に選択された領域にだけ限られることが分かる。
詳細に説明すると、所定のレーザー装置が基板１００のｙ軸方向に移動しながらレーザービーム１７０を前記金属触媒１４０層に選択的に照射した後、前記基板１００のｘ軸方向に前記レーザー装置を移動して照射しようとする領域を選択する。続いて、前記基板１００のｙ軸方向にレーザー装置を移動しながらレーザービーム１７０を選択的に照射した後、再び前記レーザー装置を前記基板１００のｘ軸方向に移動して照射しようとする領域を選択する。これを繰り返して所望する部分に前記金属触媒１４０が拡散してシード１５０を形成することができるように前記レーザービーム１７０を照射する。
図１Ｂではドット型レーザービームの断面形態が四角形であることだけを図示しているが、円形、三角形、台形及びひし形のうちいずれか一つの断面形態を有するドット型レーザービームを用いることができる。また、他の断面形態を有するドット型レーザービームを用いることもできる。
図１Ｃは本発明の第２実施形態による薄膜トランジスタの製造方法を説明するためのことであって、図１Ａに示した断面での斜視図である。
図１Ｃを参照すると、金属触媒１４０層にレーザービーム１８０を選択的に照射して前記金属触媒１４０をキャッピング層１３０を通過して非晶質シリコン層１２０に拡散させる。
この時、前記レーザービーム１８０の形態はライン型であり、照射される領域はライン形態で選択された領域にだけ限られることが分かる。
詳細に説明すると、金属触媒１４０層にライン形態のレーザービーム１８０を選択的に照射した後、基板１００のｘ軸方向に所定のレーザー装置を移動して照射しようとする領域を選択する。続いて、ライン形態のレーザービーム１８０を照射した後、再び前記レーザー装置を前記基板１００のｘ軸方向に移動して照射しようとする領域を選択する。これを繰り返して所望する部分に前記金属触媒１４０が拡散してシード１５０を形成することができるようにレーザービームを照射する。
図１Ｃでは基板１００のｙ軸領域を一度に照射することができるライン形態のレーザービーム１８０を例示しているが、基板のｙ軸領域を一度に照射できない場合には図１Ｂに示したように、先に所定のレーザー装置を基板１００のｙ軸へ移動しながらライン形態のレーザービーム１８０を金属触媒１４０層に選択的に照射した後、前記レーザー装置を前記基板１００のｘ軸へ移動して照射しようとする領域を選択する方法を用いることができる。
図１Ｄを参照すると、前記拡散により形成されたシード１５０を含んだ前記非晶質シリコン層１２０を結晶化して多結晶シリコン層１２５を形成させる。前記結晶化は熱処理を介して遂行されることができ、前記熱処理は炉（Ｆｕｒｎａｃｅ）で長時間加熱することによって成り立つことができるが、この時熱処理温度は４００ないし１０００℃で成り立つことができて、望ましくは５５０ないし６００℃で成り立つことが望ましい。前記温度で熱処理をするようになれば前記シード１５０から側面に成長して隣接した結晶粒と会うようになって結晶粒境界（Ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を形成して完全結晶化される。前記ＳＧＳ法により結晶化された多結晶シリコン層１２５の結晶粒大きさは３ないし４００μｍまで成長できる。したがって、結晶粒内部でも結晶性が良い部分をチャネル形成部にして後述するチャネル層を形成することができる。
前記したように、本発明では金属触媒が拡散する領域を選択してレーザービームを照射することによって多結晶シリコン層の結晶粒の大きさ及び結晶が成長する位置、方向を調節することができるようになる。また、前記のようにチャネル層が結晶性が良い所に形成されるならば薄膜トランジスタの素子特性はそれだけ向上して均一な値を得ることができるようになる。
図１Ｅを参照すると、前記キャッピング層１３０、金属触媒１４０層は前記ＳＧＳ法を利用して結晶化した後にエッチングを介して除去させる。前記構造物を除去させることによって結晶化された多結晶シリコン層１２５に必要以上の金属汚染を防止することができる。
続いて、前記多結晶シリコン層１２５をパターニングしてイオン注入工程を介してソース／ドレイン領域１９０Ｓ、１９０Ｄ及びチャネル層１９０Ｃを形成する。すなわち、半導体層パターン１９０を形成する。
前記半導体層パターン１９０上にゲート絶縁膜１９５を形成した後前記ゲート絶縁膜１９５上に金属層及びフォトレジスト層を次々と積層する。前記フォトレジスト層をパターニングして前記パターニングされたフォトレジスト層をマスクにして前記金属層をエッチングすることでゲート電極１９６を形成する。前記結果物を利用して薄膜トランジスタを完成できる。
図２は本発明の第３実施形態による薄膜トランジスタの製造方法を説明するための断面構造図である。
図２を参照すると、基板１００上にバッファー層１１０、非晶質シリコン層１２０、キャッピング層１３０及び金属触媒１４０層が次々と積層されている。
前記金属触媒１４０層にレーザービーム２６０を照射して前記金属触媒１４０を前記非晶質シリコン層１２０に拡散させる。この時、前記レーザービーム２６０はシード１５０が所望する部分に形成されることができるようにパターニングされたマスク２６５を介して前記金属触媒１４０層に照射される。
本発明の第３実施形態では第１及び２実施形態とは違ってパターニングされたマスク２６５を用いることによって、さらに広い領域を選択してレーザービーム２６０を照射することができて工程時間を減らすことができる長所がある。
上述したことを除いては本発明の第１実施形態による薄膜トランジスタの製造方法と同一である。
図３は本発明の第４実施形態による薄膜トランジスタの製造方法を説明するための断面構造図である。
図３を参照すると、基板１００上にバッファー層１１０、非晶質シリコン層１２０、キャッピング層１３０及び金属触媒１４０層が次々と積層されている。
本発明の第４実施形態では前記金属触媒１４０層上に金属触媒保護層３４５を形成する。前記金属触媒１４０層は拡散過程を遂行するためにレーザービーム３６０が照射されるが、保護膜を形成しないで前記金属触媒１４０層にレーザービームを照射する場合には照射された領域が外部に露出していてエネルギー損失が大きくなることができるようになる。また、金属触媒に直接レーザービームが照射されるために前記金属触媒が保護されなくて飛んで行ってしまい均一な低濃度制御が難しいことがある。したがって、本実施形態では前記金属触媒保護層３４５を形成して前記レーザービーム３６０を前記金属触媒保護層３４５に照射することによって均一な金属触媒の低濃度制御が可能なようにしている。
前記金属触媒保護層３４５はシリコン窒化膜またはシリコン酸化膜で構成されたことであることができる。また、多結晶シリコン層を形成した次に前記金属触媒保護層３４５は除去されるのでキャッピング層と同時にエッチングが可能な膜を用いることが望ましい。
上述したことを除いては本発明の第１実施形態による薄膜トランジスタの製造方法と同一である。
図４は本発明の第５実施形態による薄膜トランジスタの製造方法を説明するための断面構造図である。
図４を参照すると、基板１００上にバッファー層１１０、非晶質シリコン層１２０、キャッピング層１３０、金属触媒１４０層及び金属触媒保護層３４５が次々と積層されている。
前記金属触媒保護層３４５にレーザービーム４６０を照射して前記金属触媒１４０を前記非晶質シリコン層１２０に拡散させる。この時、前記レーザービーム４６０はシード１５０が所望する部分に形成されることができるようにパターニングされたマスク４６５を介して前記金属触媒保護層３４５に照射される。
上述したことを除いては本発明の第３実施形態による薄膜トランジスタの製造方法と同一である。
本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための工程順序図。 本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための工程順序図。 本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための工程順序図。 本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための工程順序図。 本発明の第１及び第２実施形態による薄膜トランジスタの製造方法を説明するための工程順序図。 本発明の第３実施形態による薄膜トランジスタの製造方法を説明するための断面構造図。 本発明の第４実施形態による薄膜トランジスタの製造方法を説明するための断面構造図。 本発明の第５実施形態による薄膜トランジスタの製造方法を説明するための断面構造図である。
１００：基板
１１０：バッファー層
１２０：非晶質シリコン層
１３０：キャッピング層
１４０：金属触媒
１５０：シード
１６０、１７０、１８０、２６０、３６０、４６０：レーザービーム
１２５：多結晶シリコン層
１９０：半導体層パターン
１９５：ゲート絶縁膜
１９６：ゲート電極
２６５、４６５：パターニングされたマスク
３４５：金属触媒保護層

Claims (18)

  1. ＳＧＳ法を利用した薄膜トランジスタの製造方法であって、
    基板上に非晶質シリコン層を形成する段階と；
    前記非晶質シリコン層上にキャッピング層を形成する段階と；
    前記キャッピング層上に金属触媒層を形成する段階と；
    前記金属触媒層にレーザービームを選択的に複数箇所照射して前記金属触媒を前記非晶質シリコン層に拡散させて、金属ケイ化物から成るシードを形成させる段階；及び
    前記シードを形成した前記非晶質シリコン層を結晶化する段階を順に行い、
    前記シードを形成した前記非晶質シリコン層の結晶化は熱処理により構成されることを特徴とする薄膜トランジスタの製造方法。
  2. 前記レーザービームの形態がドット型であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記ドット型のレーザービームは円形、三角形、四角形、台形及びひし形のうちいずれか一つであることを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  4. 前記レーザービームの形態がライン型であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記レーザービームはパターニングされたマスクを介して照射されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  6. 前記キャッピング層はシリコン窒化膜またはシリコン酸化膜で構成されたことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  7. 前記金属触媒はニッケルであることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  8. 前記金属触媒層の厚さは２Å以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  9. ＳＧＳ法を利用した薄膜トランジスタの製造方法であって、
    基板上に非晶質シリコン層を形成する段階と；
    前記非晶質シリコン層上にキャッピング層を形成する段階と；
    前記キャッピング層上に金属触媒層を形成する段階と；
    前記金属触媒層上に金属触媒保護層を形成する段階と；
    前記金属触媒保護層にレーザービームを選択的に複数箇所照射して前記金属触媒を前記非晶質シリコン層に拡散させて、金属ケイ化物から成るシードを形成させる段階；及び
    前記シードを形成した前記非晶質シリコン層を結晶化する段階を順に行い、
    前記シードを形成した前記非晶質シリコン層の結晶化は熱処理により構成されることを特徴とする薄膜トランジスタの製造方法。
  10. 前記レーザービームの形態がドット型であることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記ドット型のレーザービームは円形、三角形、四角形、台形及びひし形のうちいずれか一つであることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記レーザービームの形態がライン型であることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  13. 前記レーザービームはパターニングされたマスクを介して照射されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  14. 前記キャッピング層はシリコン窒化膜またはシリコン酸化膜で構成されたことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  15. 前記金属触媒はニッケルであることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  16. 前記金属触媒層の厚さは２Å以下であることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  17. 前記金属触媒保護層はシリコン窒化膜またはシリコン酸化膜で構成されたことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  18. 前記金属触媒保護層は前記キャッピング層と同時にエッチングが可能な膜で構成されたことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
JP2004363541A 2004-08-20 2004-12-15 薄膜トランジスタの製造方法 Active JP4850411B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-066090 2004-08-20
KR1020040066090A KR100611764B1 (ko) 2004-08-20 2004-08-20 박막트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006060185A JP2006060185A (ja) 2006-03-02
JP4850411B2 true JP4850411B2 (ja) 2012-01-11

Family

ID=36080753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363541A Active JP4850411B2 (ja) 2004-08-20 2004-12-15 薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US7205215B2 (ja)
JP (1) JP4850411B2 (ja)
KR (1) KR100611764B1 (ja)
CN (1) CN100517616C (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100770269B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR20080015666A (ko) 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100810643B1 (ko) 2007-03-13 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100860008B1 (ko) * 2007-03-20 2008-09-25 삼성에스디아이 주식회사 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
US8334536B2 (en) 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
KR101579872B1 (ko) 2008-04-29 2015-12-24 삼성디스플레이 주식회사 전사 기판, 이의 제조방법 및 유기 전계 발광소자의제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101041142B1 (ko) * 2009-11-06 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
CN102157343B (zh) * 2010-11-25 2013-07-03 清华大学 一种采用梯形束斑扫描的激光退火方法
KR102239841B1 (ko) * 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
CN109643657B (zh) * 2017-06-22 2022-08-16 深圳市柔宇科技股份有限公司 阵列基板的制作设备及阵列基板的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3300153B2 (ja) * 1993-02-15 2002-07-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3269738B2 (ja) * 1994-09-21 2002-04-02 シャープ株式会社 半導体装置およびその製造方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3580104B2 (ja) * 1997-12-03 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス基板およびその製造方法、並びに液晶表示装置
JPH11251241A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JP3331999B2 (ja) * 1999-02-09 2002-10-07 日本電気株式会社 半導体薄膜の製造方法
JP3425399B2 (ja) * 1999-11-10 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001267240A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔ装置の製造方法
JP3942878B2 (ja) * 2001-11-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법

Also Published As

Publication number Publication date
US7205215B2 (en) 2007-04-17
KR20060017424A (ko) 2006-02-23
KR100611764B1 (ko) 2006-08-10
CN100517616C (zh) 2009-07-22
CN1738011A (zh) 2006-02-22
US20060040429A1 (en) 2006-02-23
JP2006060185A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4850411B2 (ja) 薄膜トランジスタの製造方法
JP4384234B2 (ja) 薄膜トランジスタ
JP5021005B2 (ja) 薄膜トランジスタ
JP4095064B2 (ja) 薄膜トランジスター及びその製造方法
US7815734B2 (en) Thin film transistor and method of fabricating the same
US7601565B2 (en) Thin film transistor and method of fabricating the same
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR100611762B1 (ko) 박막트랜지스터의 제조 방법
KR100611658B1 (ko) 박막트랜지스터의 제조 방법
JP2000349036A (ja) 半導体の処理方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Ref document number: 4850411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250