KR100319332B1 - 반도체장치및전자광학장치 - Google Patents

반도체장치및전자광학장치 Download PDF

Info

Publication number
KR100319332B1
KR100319332B1 KR1019940035849A KR19940035849A KR100319332B1 KR 100319332 B1 KR100319332 B1 KR 100319332B1 KR 1019940035849 A KR1019940035849 A KR 1019940035849A KR 19940035849 A KR19940035849 A KR 19940035849A KR 100319332 B1 KR100319332 B1 KR 100319332B1
Authority
KR
South Korea
Prior art keywords
film
catalyst
substrate
semiconductor film
thin film
Prior art date
Application number
KR1019940035849A
Other languages
English (en)
Inventor
미야나가아끼하루
오따니히사시
다께무라야스히꼬
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP34671093A external-priority patent/JP2762218B2/ja
Priority claimed from JP34671493A external-priority patent/JP3025814B2/ja
Priority claimed from JP34671293A external-priority patent/JP2762219B2/ja
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100319332B1 publication Critical patent/KR100319332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B18/18—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves
    • A61B18/20—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B18/18—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves
    • A61B18/20—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser
    • A61B2018/2035—Beam shaping or redirecting; Optical components therefor
    • A61B2018/20351—Scanning mechanisms
    • A61B2018/20359—Scanning mechanisms by movable mirrors, e.g. galvanometric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

본 발명은 결정성 반도체막을 이용한 반도체 장치 제조에 관한 것이다. 결정성 반도체막은 결정화를 촉진하는 촉매 금속을 비결정질 실리콘막에 제공하여, 열 결정화 실행을 위한 가열로써 형성되며, 결정화막은 결정성을 높이기 위한 레이저광에 노출된다. 반도체막의 촉매 금속농도와 촉매 금속이 첨가될 영역의 위치는 수직 결정 성장이나 측방 결정 성장과 같은 양호한 결정성 및 양호한 결정 구조를 얻을 수 있도록 선택된다. 또한, 액티브 매트릭스형 액정 장치용 회로 기판의 구동 소자 및 활성 소자는 각각 양호한 결정성 및 결정 구조를 갖는 반도체 장치에 의해 형성된다.

Description

반도체 장치 및 전자 광학 장치
발명의 분야
본 발명은 액티브 매트릭스형 액정 장치(active-matrix type liquid crvstaldevice) 또는 결정성 반도체막을 이용한 박막 집적 회로에 관한 것이다.
발명의 배경
박막 트랜지스터(thin film transistor, TFT 라 함)를 사용하는 액티브 매트릭스 액정 장치들은 널리 공지되어 있다. 종래의 액티브 매트릭스 액정 표시 장치에 있어서, 주변 회로부는 IC 로 구성되고 픽셀들의 매트릭스 배선 단자들에 외부접속되어 있다. 또한, TFT들이 픽셀 영역 내의 스위칭 소자로서 매트릭스 형태로 배치되는 기판과 동일한 기판상에, 주변 회로를 형성하기 위한 TFT들을 형성하는 것이 공지되어 있다.
주변 회로부상에 형성된 TFT들은 픽셀부상에 매트릭스 형태로 형성된 TFT 들을 구동하도록 되어 있으므로, 이 주변 회로부상에 형성된 TFT들은 대량 전류를 통과시키는 기능을 가질 필요가 있다. 특히, 이들은 큰 온(ON) 전류와 큰 이동성 (mobility)을 가질 필요가 있다.
반면, 픽셀부상에 형성된 TFT들은 큰 이동성을 가질 필요는 없다. 오히려,픽셀부상에 형성되는 TFT들은 픽셀 전극들 상에 전하들(electric charges)을 보유하기 위해서 더 낮은 오프(OFF) 전류(누설 전류)를 가질 필요가 있다. 따라서, 주변 회로의 TFT들에 요구되는 특성들은 픽셀부의 TFT들에 요구되는 특성들과 다르다.
게다가, 비결정질 실리콘막은 TFT를 형성하는데 사용되어왔지만, 그 특성들은 만족스럽지 못하다. 따라서, 결정 실리콘막을 사용하는 TFT가 개발되었다. 일반적으로, 비결정질 실리콘막으로부터 결정 실리콘막을 얻기 위해서는 600℃ 또는 그 이상에서 24 시간 이상 동안 열적 어닐링(tliermal annealing)을 실행할 필요가 있다. 그러나, 일반적으로 액정 장치의 기판으로서 사용되는 유리 기판이 예컨대, 코닝(Corning) 7059 유리가 593℃ 의 왜곡점을 가지기 때문에 그러한 열적 어닐링을 견디지 못한다. 특히, 고온으로 인해 유리 기판이 일그러져서 기판의 크기를 증가시키는데 어려움이 따르는 문제점이 발생하게 된다.
본 발명의 발명자들은 그 실험들을 통하여, 니켈이나 백금과 같은 촉매 금속을 소량 비결정질 실리콘막에 접촉시킴으로써, 예컨대, 550℃ 의 저온에서 약 4시간 동안 실리콘막을 결정화할 수 있다. 그리고, 그 결과로 생성된 결정은 600℃의 종래의 열처리에서 얻어지는 것과 유사하다. 본 발명의 발명자들은 이들 금속이 비결정질 실리콘막의 결정성을 촉진하기 위한 촉매로 작용한다고 생각하였다.
본 발명의 발명자들은 또한 촉매를 사용하는 경우, 아래와 같은 두가지 유형의 결정화가 존재함을 확인하였다.
(1) 촉매가 첨가되는 영역에서 기판에 수직인 방향으로 진행되는 결정화.
(2) 촉매가 첨가된 영역으로부터 촉매가 첨가되지 않은 영역을 향하여 기판에 평행인 방향으로 진행되는 결정화.
(2) 경우의 결정 구조는 원주형(columnar) 결정들이 기판에 평행인 방향으로 성장하는 것임을 TEM(투과형 전자 현미경, Transmission type Electron Microscope )을 이용함으로써 확인되었다. 또한, 상기 제 1 유형의 결정화에 필요한 니켈의 양은 상기 제 2 유형의 결정화에 필요한 니켈의 양과는 다르다. 예컨대, (2) 유형의 결정화가 약 30㎛ 확장할 경우, 첨가할 필요가 있는 니켈의 양은(1) 경우에 필요한 양의 10배가 된다.
이하 후술되는 본 명세서에서, 상기 (1) 유형의 결절화가 발생하는 영역을 수직 성장 영역(vertical growth region)이라 하고, 상기 (2) 유형의 결정화가 발생하는 영역을 측방 성장 영역(lateral growth region)이라 한다.
발명의 개요
본 발명의 목적은 액티브 매트릭스형 액정 장치의 간단한 처리를 통하여 동일한 기판상에서 픽셀 영역에 박막 트랜지스터들(픽셀 TFT들)을 형성하고, 주변 회로 영역에 박막 트랜지스터들을 형성하는 것이다.
또한, 본 발명의 다른 목적은 액티브 매트릭스형 액정 장치에 있어서, 픽셀 TFT들이 주변 회로 영역에 형성된 TFT들과는 다른 결정을 갖는 것이다.
본 발명의 제 1 측면에 따라, 본 발명에 의한 방법은 주변 회로 영역을 형성하기 위하여 반도체막의 선택부상에 충분한 강도의 광(light) 또는 레이저 광을 조사하는 단계를 포함한다.
본 발명의 제 2 측면에 따라, 주변 회로를 구성하는 TFT들은 TFT들의 캐리어들이 흐르는 방향에 거의 평행한 방향으로 결정들이 성장하는 결정 실리콘막으로 형성되는 반면, 픽셀 TFT들은 픽셀 TFT들의 캐리어 방향에 거의 수직인 방향으로 결정들이 성장하는 결정 실리콘막으로 형성된다. 캐리어 방향은 TFT 의 소스 및 드레인들에 나란한 방향을 의미한다. 즉, 캐리어 방향이 결정 성장 방향과 거의 일직선상에 있을 경우, 캐리어들은 그레인(결정 입자) 경계 방향에 따라 이동하므로, 캐리어 흐름에 대한 그레인 경계들에의 영향이 억제되어서, 이러한 TFT는 더큰 이동성을 가질 수 있다. 따라서, 이러한 TFT는 더 높은 온 전류를 필요로 하는 주변 회로 형성에 적합하다. 반면, 캐리어 방향이 결정 성장 방향에 수직일 경우, 캐리어들이 그레인 경계들을 통과해야 하므로, 온 전류가 감소되는 동안 오프 전류도 감소될 수 있다. 따라서, 이러한 TFT는 전기-광학 장치의 픽셀 전극을 스위칭하기 위한 픽셀 TFT로서 적합하다.
본 발명의 제 3 측면에 있어서, 수직 성장 실리콘막(즉, 결정이 기판에 수직하여 성장함)으로 형성된 채널 영역을 갖는 TFT들과, 측방 성장 실리콘(즉, 결정이 기판에 수평하여 성장함)으로 형성된 채널 영역을 갖는 TFT들은 모두 동일 기판상에서 형성된다. 특히, 수직 성장 영역에 관련된 TFT들은 픽셀 전극들을 스위칭하는 픽셀 TFT들로서 적합하며, 측방 성장 영역에 관련된 TFT들은 픽셀 TFT들을 구동하는 주변 회로로서 적합하다. 이러한 특성은 수직 성장막과 측방 성장막을 형성하는데 필요한 촉매량이 서로 다르다는 발명자의 발견에 기초하고 있다. 반도체막에 첨가될 촉매량을 정확하게 조절하기 위하여, 본 발명의 발명자들은 촉매를 함유하는액체를 이용하였다.
본 발명에 따르면, 촉매는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As 및 Sb로 구성된 그룹에서 선택된 1 이상의 원소들이 될 수 있다. 다른 대안으로서, 촉매는 VIII 족 원소, IIIb 족 원소, IVb 족 원소 및 Vb 족 원소로 구성된 그룹으로부터 선택된 1 이상의 원소들이 될 수 있다.
발명의 양호한 실시예에 의한 상세한 설명
제 1 도는 본 발명에 따른 액티브 매트릭스형 액정 장치의 회로 기판에 대한 개략도이다. 제 1 도의 기판(201)상에는 주변 회로 영역들(A와 B), 회로들(A,B)이결함이 생기는 경우에 사용되는 여분의 주변 회로 영역(A'와 B')이 있다. 또한, 복수의 픽셀 전극들을 스위칭하기 위한 동일 기판에 매트릭스 형태로 배치되는 복수의 픽셀 TFT들을 갖는 픽셀 영역도 있다.
본 발명의 양호한 실시예들에 따르면, 반도체막의 결정화를 촉진하는 촉매는 후술되는 바와 같이 액체에 촉매를 함유하는 방법에 의해 첨가된다.
촉매 함유 액체를 준비하기 위해서는, 물, 알코올, 산 및 암모늄으로 구성된 그룹에서 선택된 극성 용매(polar solvent)를 사용할 수 있다. 극성 용매에 용해가능한 니켈 화합물들의 예로는 브롬화니켈(nickel bromide), 아세트산니켈(nickel acetate), 옥살산니켈(nickel oxalate), 탄산니켈(nickel carbonate), 염화니켈(nickel chloride), 요오드화니켈(nickel iodide), 질산니켈(nickel nitrate), 황산니켈(nickel sulfate), 포름산 니켈(nickel formate), 니켈아세틸아세토네이트(nickel acetylacetonate), 4-사이클로헥실 부티르산(4-cyclohexylbutyric acid), 산화니켈(nickel oxide) 및 수산화니켈(nickel hydrooxide)과 같은 화합물이 있다.
또한, 니켈 화합물을 용해하는 비극성 용매, 예컨대, 벤젠, 톨루엔, 크실렌(xylene), 사염화탄소(carbon tetrachloride), 크로로포름(chloroform) 또는 에테르(ether)를 사용할 수 있다. 이런 용매에 적합한 니켈 화합물들로는 니켈아세틸아세토네이트 및 2-에틸 헥사노산니켈(2-ethyl hexanoic acid nickel)을 들 수 있다.
또한, 표면에 대한 촉매의 점착력(adhesivity)을 향상시킴과 동시에 흡수성을 조절하기 위하여 촉매 함유 용액에 표면 활성제를 첨가하는 것이 유리하다. 표면 활성제는 용액을 코팅하기 이전에 표면위에 직접 주입될 수 있다.
상술한 용액들에 있어서, 촉매 원소인 니켈은 용액에서 완전히 용해된다. 그러나, 니켈이 어떤 용액에서는 완전하게 용해되지 않을 수도 있음을 알아두어야 한다. 예를 들면, 니켈 금속이나 니켈 화합물 분말들이 고르게 분산된 유탁액 (emulsion)과 같은 물질을 사용할 수 있다. 또한, Tokyo Ohka Industry 사에 의해 공급되는 OCD(Ohka Diffusion Source)와 같은 실리콘 산화막을 형성하기 위한 용액을 사용할 수 있다. 이 경우 용액을 간단히 코팅한 후 200℃ 로 구움으로써, 촉매를 함유한 실리콘 산화막을 형성할 수 있다. 또한, 요구되는 불순물들이 용액에 첨가될 수 있다.
전술한 용액들은 먼저 스핀 코팅법에 의해 비결정절 실리콘막상에 형성된 후, 실리콘막의 결정화를 촉진하는 촉매를 함유하는 막이 형성되도록 건조된다.
[실시예 1]
이 실시예는 본 발명의 상술된 제 1 측면에 따라 제 1 도에 도시된 액티브 매트릭스 액정 장치의 회로 기판 제조에 관한 것이다.
제 2A 내지 2F 도는 제 1 도의 주변 회로 영역들의 TFT 제조 방법을 도시한 단면도들이다 반면, 제 3A 내지 3F 도는 제 1 도의 픽셀 영역의 TFT 제조 방법을 도시한 단면도들이다. 따라서, 제 2A 내지 2F 도 및 제 3A 내지 3F 도는 서로 대응되며, TFT들 모두는 동일한 기판상에 형성된다. 제 2A 내지 2F 도 및 제 3A 내지 3F 도의 각각의 단계는 동시에 실행됨을 주목해야 할 것이다. 또한, 동일한 참조 부호는 같은 구성요소를 나타내고 있다.
먼저, 제 2.4 도 및 제 3A 도에 있어서, 기판(201)이 세척된 다음, 2000Å 두께의 실리콘 산화막(202)이 산소 및 TEOS(테트라-에톡시∼실란)를 시작 물질로 사용하여 플라즈마 CVD 법에 의해 기초층으로서 형성된다.
그 다음, 고유형(iutrinsic type) 비결정질 실리콘막(203)이 500 내지 1500 Å 예컨대, 1000Å의 두께로 플라즈마 CVD에 의해 형성된다. 비결정질 실리콘막(203)위에, 니켈 아세테이트 용액과 같은 촉매로서 니켈을 함유하는 용액이 코팅법에 의해 형성된다. 용액 내의 니켈 농도는 10 ppm이다. 또한, 표면의 습윤성(wettability)을 향상시키기 위하여 니켈 함유 용액을 형성하기 전에 비결정절 실리콘막 위에 매우 얇은 산화막을 형성하는 것이 유리하다. 산화막의 두께는 니켈이 이 막을 투과할 수 있도록 수십 Å이 되어야 한다.
상기 코팅법 대신에 플라즈마 처리, 증발, 스퍼터링(sputtering) 또는 CVD법이 니켈 함유막이나 니켈막을 형성하는데 사용될 수 있다.
코팅 용액(coated solution, 205)을 건조시킨 후, 실리콘막(203)은 질소 대기에서 4 시간 동안 500 내지 620℃ 예컨대, 550℃ 온도로 열적 어닐링함으로써 결정화된다. 열 어니얼링 동안에, 니켈은 표면에서부터 실리콘막으로 확산되어 결정화를 촉진한다. 결정화는 기판의 수직 방향으로 진행된다.
제 2B 도에 있어서, 상기 결정화 다음에, 주변 회로 영역에 대응하는 반도체막의 영역만이 결정성을 높이기 위해 레이저 광(216)으로 조사된다. 레이저 광으로서, krF 엑시머 레이저(파장 : 248nm, 펄스폭 : 20nsec)가 2shots/site 및 250mJ/㎠에너지의 강도로 사용된다. 레이저 조사의 효과를 증가시키기 위해, 레이저 조사시 다른 에너지원에 의해 400℃까지 기판을 가열하는 것이 바람직하다.
또한, 다른 공지된 레이저들이 엑시머 레이저 대신에 사용될 수도 있다. 더욱이, 레이저 대신에 강한 광을 사용할 수도 있다. 예를 들어, 1.2㎛ 파장의 적외선이 사용될 수 있다. IR 광 조사효과는 몇 분 동안 고온으로 열적 어닐링하여 얻을 수 있는 효과와 유사하다.
결정 형성후 실리콘막의 니켈 농도는 약 1018atoms/㎤이다. 그리고, 실리콘막(203)이 제 2C 도 및 제 3C 도에 도시된 바와 같이 아일랜드형(island form)으로 활성 영역(208)을 형성하도록 드라이 에칭(dry etching)에 의해 형성된다.
그에 따라, 활성 영역들(208)의 표면은 표면을 산화시켜 실리콘 산화막(209)을 형성하기 위하여, 1 시간동안 500 내지 600℃ 통상, 550℃ 온도에서 10atm 압력으로 100 볼륨 % 수증기에 노출된다. 실리콘 산화막(209)의 두께는 1000 Å 이다. 산화 후에, 기판은 400℃에서 암모늄 대기(latm, 100%)에 노출된다. 이 상태에서, 30 내지 180 초 동안 0.6 내지 4㎛ 예컨대, 0.8 내지 1.4㎛ 파장에서 피크를 갖는 적외선이 질화(nitridation)를 실행하기 위해 실리콘 산화막(209)위에 조사된다. 이 질화 과정시 대기에 0.1 내지 10 %의 HCI(염화 수소)을 첨가할 수 있다.
연속하여, 0.01 내지 0.2%의 스칸듐(scandium) 함유 알루미늄 막이 스퍼터링에 의해 3000 내지 8000Å 예컨데, 6000Å 두께로 형성된 후, 게이트 전극(210)으로 패턴화된다.
그 다음, 제 2D 도 및 제 3D 도에 있어서, 알루미늄 게이트 전극의 표면은 2000Å 두께의 양극 산화막(211, anodic oxidation)을 형성하도록 양극 산화된다. 양극 산화는 타르타르산이 1 내지 5% 함유된 에틸렌 글리콜 용액내에서 실행된다. 양극 산화막(211)의 두께는 다음 단계의 오프셋 게이트 영역의 두께를 결정할 것이다.
제 2E 도 및 제 3E 도에 있어서, 게이트 전극(210) 및 둘러싸고 있는 양극산화막(211)을 마스크로서 사용하여, N-형 전도성 불순물(여기서 "인")이 불순물영역들(212, 213)을 형성하기 위해 이온 도핑법(또는 플라즈마 도핑법 이라 함)에 의해 자체 정렬 방식으로 활성층에 첨가된다. 포스핀(PH3)은 불순물 가스로서 사용된다. 가속 전압은 60 내지 90 kV 예컨대, 80kV가 된다. 조사량(dose amount)은 1 × 1015내지 8 x 1015cm-2예컨대, 4 x 1015cm-2이다. 도면에서 알 수 있듯이, 불순물 영역들(212, 213)은 거리 "x" 만큼 게이트 전극으로부터 오프셋(offset)된다. 이 구조는 게이트 전극에 역 바이어스 전압(즉, NTFT 에서 음의 전압)을 인가할 때 발생하는 누설 전류(오프 전류)클 감소시키는데 유리하게 작용한다. 특히, 우수한 디스플레이를 얻기 위해, 픽셀 전극에 저장된 전하들이 누설없이 보유되는 것이 바람직하므로, 오프셋 구조는 TFT가 액티브 매트릭스의 픽셀 제어에 사용될 때 더욱 유리하다.
그 후, 열적 어닐링은 레이저 조사로 실행된다. 레이저로서. krF 엑시머 레이저(파장 : 248nm, 펄스폭 : 20nsec) 등이 사용될 수 있다. krF 엑시머 레미저의 레이지 조사 조건은 에너지 밀도 : 200 내지 400 mJ/㎠ 예컨대, 250mJ/㎠ , 발사수(number of shots) : 2 내지 10 shots/site 예컨대, 2 shots 이다. 조사의 효과를 높이기 위해 기판은 200 내지 450℃ 로 가열되는 것이 바람직하다.
제 2F 도 및 제 3F 도에 있어서, 실리콘 산화막의 층간 절연막(214)이 플라즈마 CVD 법으로 6000Å 두께로 형성된다. 또한, 평탄면(leveled surface)을 얻기위해, 투명한 폴리이미드 막(215, polyimide film)이 스핀 코팅법에 의해 형성된다. 그 다음, 픽셀 영역에 있어, 예컨대, 산화주석 인듐으로 된 투명 전도막이 제 3F 도에서와 같이 평탄면상에 형성되어 픽셀 전극(300)으로 패턴화된다. ITO 전극은 픽셀 전극으로서 TFT 단자에 접속될 것이다.
그 다음, 층간 절연막들(214, 215)에 접촉 홀들이 제공되며, 이 홀을 통해 전극/배선들(217, 218)이 TFT 불순물 영역들에 접촉하도록 형성된다. 전극/배선들 (217, 218)은 질화 티타늄(titanium nitride) 및 알루미늄의 다층과 같은 금속 물질로 형성된다. 제 3F 도에 도시된 바와 같이, 픽셀 TFT 의 한 전극(218)은 ITO로 된 픽셀 전극(300)에 접속된다.
최종적으로, TFT들을 갖는 액티브 매트릭스 회로의 픽셀 회로를 완성하기 위해, latm수소 대기에서의 열적 어닐링은 350℃ 에서 30분동안 실행된다.
[실시예 2]
본 실시예는 상술한 바와 같이 본 발명의 제 2 측면에 관한 것이다. 특히, 이 실시예는 제 1 도에 도시된 것과 같은 유형의 전자-광학 장치에 대한 회로 기판 제조에 관한 것이다. 특히, 주변 회로 및 픽셀 회로에 대한 TFT들은 결정들이 기판 표면과 평행하는 방향으로 확장(성장)하는 반도체막을 갖는다.
제 4A 내지 4F 도는 본 실시예에 따라 제 1 도의 주변 회로 영역들에서의 TFT 제조 방법을 나타낸 단면도이고, 제 5A 내지 5F 도는 본 발명에 따라 제 1 도의 픽셀 영역에서의 TFT 제조 방법을 나타내는 단면도이다. 따라서, 제 4A 내지 4F 도 및 제 5A 내지 5F 도는 서로 대응적이며, TFT들 모두는 동일 기판상에 형성된다. 또한 동일 참조 부호는 같은 구성요소를 나타낸다.
먼저, 제 4A 도와 제 5A 도에 있어서, 기판(201)이 세척되고 나서, 시작 물질들로 TEOS(테트라-에톡시-실란) 및 산소를 사용한 플라즈마 CVD 법에 의해 2000Å 두께의 실리콘 산화막(202)이 기초층으로서 형성된다.
그 다음, 고유형(intrinsic type)의 비결정질 실리콘막(203)이 500 내지 l500Å 예컨대, 1000Å 두께로 플라즈마 CVD법에 의해 형성된다. 연속하여, 500 내지 2000Å 예컨대, 1000Å 두께의 실리콘 산화막(225)이 플라즈마 CVD 법에 의해형성된다. 그 다음, 실리콘 산화막(225)은 다음 단계에서 니켈이 제공될 비결정질 실리콘막의 노출 영역(204)을 형성하도록 부분적으로 에칭된다.
그 다음, 니켈 아세테이트 용액과 같은 촉매로서 니켈 함유 유색이 코팅법에 의해 형성된다. 용역에서의 니켈 농도는 100ppm 이다. 또한, 표면의 습윤성을 향상시키기 위하여 니켈 함유 용액을 형성하기 전에 비결정질 실리콘막상에 매우 얇은 산화막을 형성하는 것이 유리하다. 산화막의 두께는 니켈이 그 막을 투과할 수 있도록 수십 Å이하여야 한다.
플라즈마 처리, 증발, 스퍼터링 또는 CVD 법은 상기 코팅법 대신에 니켈막이나 니켈 함유막을 형성하는데 이용될 수 있음을 주목해야 한다.
코팅 용액(205)을 건조시킨 후, 실리콘막(203)은 질소 대기에서 4 시간 동안 500 내지 620℃ 예컨대, 550℃ 온도로 열적 어닐링에 의해 결정화된다. 결정화는 니켈이 직접 첨가되는 실리콘막의 영역(204)에서 시작되어 , 도면의 화살표로 표시된 바와 같이 기판 표면과 평행 방향으로 인접 영역들로 진행한다, 따라서, 결정들이 실리콘 산화막(225) 아래의 기판에 평행하게 성장하는 결정 실리콘막이 형성된다. 측방 성장 영역의 길이는 약 25㎛이다. 또한, 측방 성장 영역의 결정성장 방향은 결정의 <111>축에 대해 거의 나란하다.
제 4B 도에 있어서, 상기 결정화 다음에, 주변 회로 영역에만 있는 반도체막의 결정성을 높이기 위해, 주변 회로 영역에만 있는 반도체막에 레이저 광(216)이 조사된다. 레이저광으로서, krF 엑시머 레이저(파장 : 248nm, 펄스폭 : 20nsec)가 2 shots/site 로 250mJ/㎠ 에너지 밀도로 사용된다. 레이저 조사의 효과를 증가시키기 위해 레이저 조사시 다른 에너지원에 의해 400℃ 까지 기판을 가열하는 것이 바람직하다.
또한 다른 종류의 레이저가 엑시머 레이저 대신에 사용될 수도 있다. 게다가, 레이저 대신 강한 광을 사용할 수 있다. 예컨대, 1.2㎛ 파장의 적외선 이 사용될 수 있다.
그 다음, 실리콘 산화막이 에칭에 의해 제거된다. 동시에, 영역(204)상에 형성된 얇은 산화막이 또한 제거된다. 또한, 아일랜드형으로 활성 영역(208)을 이루기 위해, 실리콘막(203)이 드라이 에칭에 의해 패턴화된다. 영역(204)은 이 영역의 니켈 농도가 더 높아지도록, 니켈이 직접 첨가되었다. 또한, 결정 성장의 단부(227)도 더 높은 농도의 니켈을 함유한다. 반면, 영역(204)은 영역들(204, 227)보다 더 낮은 농도의 니켈을 함유한다. 따라서, 실리콘막의 패턴화는 실리콘 아일랜드(208, 활성 영역)가 고농도 영역들(204 이나 227)과 중복되지 않는 방식으로 실행된다.
그에 따라, 활성 영역들(208)의 표면은 제 4C 도 및 제 5C 도에서와 같이, 표면을 산화시켜 실리콘 산화막(209)을 형성하기 위해 1 시간동안 500 내지 600℃통상적으로, 550℃ 온도로 10 atm 압력에서 100 볼륨 % 수증기에 노출된다. 실리콘 산화막(209)의 두께는 1000Å이다 산화된 다음에, 기판은 400℃에서 암모늄대기 (1atm, 100%)에 노출된다. 이 상태에서, 30 내지 180 초 동안 0.6 내지 4㎛예컨대, 0.8 내지 1.4㎛ 파장에서 피크를 갖는 적외선이 질화(nitridation)를 실행하도록 실리콘 산화막(209)위에 조사된다. 이 질화시에 대기에 0.1 내지 10%의 HCI가 첨가될 수 있다.
연속하여, 0.01 내지 0.2%의 스칸듐 함유 알루미늄 막이 스퍼터링에 의해 3000 내지 8000Å 예컨대, 6000Å 두께로 형성되어, 게이트 전극(210)으로 패턴화 된다.
그 다음, 제 4D 도 및 제 5D 도에 있어서, 알루미늄 게이트 전극 표면은 2000Å 두께의 양극 산화막(211)을 형성하도록 양극 산화된다. 양극 산화는 타르타르산이 1 내지 5% 함유된 에틸렌 글리콜 용액내에서 실행된다. 양극 산화막(211)의 두께는 이온 도핑에 의해 연속 불순물 주입 단계에서 오프셋 게이트 영역의 두께를 결정할 것이다.
제 4E 도 및 제 5E 도에 있어서, 소스 및 드레인 영역들로서 불순물 영역들(212, 213)을 형성하기 위하여, 게이트 전극(210) 및 둘러싸고 있는 양극 산화막(211)을 마스크로서 사용하여, N-형 전도 불순물(여기서 "인")이 이온 도핑법(플라즈마 도핑법 이라고도 함)에 의해 자체 정렬 방식으로 활성층에 주입된다. 포스핀(PH3)이 불순물 가스로서 사용된다, 가속 전압은 60 내지 90kV 예컨대, 80kV 이다. 조사량은 1 × 1015내지 8 × 1015cm-2예컨대, 4 × 1015cm-2이다. 도면에서와 같이, 불순물 영역들(212, 213)은 거리 "x" 만큼 게이트 전극으로부터 오프셋된다. 이 구조는 게이트 전극에 역 바이어스 전압(즉, NTFT 에서 음의 전압)을 인가할 때발생하는 누설 전류(오프 전류)를 감소시키는데 유리하다. 특히, 우수한 디스플레이를 얻기 위해, 픽셀 전극에 저장된 전하가 누설 없이 보유되는 것이 바람직하므로, 오프셋 구조는 TFT가 액티브 매트릭스의 픽셀 제어에 사용될 때 더욱 유리하다.
그에 따라, 열적 어닐링은 레이저 조사로써 실행된다. 레이저로서 krF 엑시머 레이저(파장 : 248nm, 펄스록 : 20nsec) 등의 레이저들이 사용될 수 있다. krF 엑시머 레이저에서의 레이저 조사 조건으로는 에너지 밀도 : 200 내지 400mJ/㎠ 예컨대, 259mJ/㎠, 발사수 : 2 내지 10 shots/site 예컨대, 2 shots 이다. 조사의 효과를 높이기 위해 기판은 200 내지 450℃ 로 가열되는 것이 바람직하다.
제 4F 도 및 제 5F 도에 있어서, 실리콘 산화막의 층간 절연막(214)이 플라즈마 CVD법으로 6000Å 두께로 형성된다. 또한, 평탄면을 얻기 위해, 투명한 폴리이미드 막(215)이 스핀 코팅법에 의해 형성된다. 그 다음, 예컨대, 산화 주석 인듐으로 된 투명 전도막이 평탄면상에 형성되어, 제 5F 도에서와 같이 픽셀 전극(300)으로 패턴화된다. ITO 전극은 픽셀 영역내의 픽셀 전극으로서 TFT 의 단자에 접속될 것이다.
그 다음, 층간 절연막들(214, 215)에 접촉 홀들이 제공되며, 그 접촉 홀들을 통해 전극/배선들(217/, 218)이 TFT의 불순물 영역들에 접촉하도록 형성된다. 전극/배선들(217, 218)은 질화 티타늄과 알루미늄의 다층과 같은 금속 물질로 형성된다. 제 5F 도에서와 같이, 픽셀 TFT의 한 전극(218)은 ITO로 된 픽셀 전극(300)에 접속된다.
최종적으로, TFT들을 갖는 액티브 매트릭스 회로의 픽셀 회로를 완성하기 위해, 1 atm의 수소 대기에서의 열적 어닐링은 350℃ 에서 30 분간 실행된다.
제 2 실시예의 변형으로, 제 5F 도에 도시된 픽셀 영역의 TFT들을 결정 성장방향이 TFT의 캐리어 흐름 방향에 거의 직교하는 방식으로 배치하는 것이 바람직하다. 이에 따라, 캐리어들이 그레인 경계들을 통과해야 하므로, TFT가 오프 상태에 있을 때 오프 전류를 최소화하는 것이 가능하다. 반면, 제 4F 도에 도시된 주변회로의 TFT들은, 캐리어 흐름 방향이 결정 성장 방향에 나란하도록 배치된다. 따라서, 캐리어들은 그레인 경계들을 따라 흘려 이동도를 높일 수 있다. 이러한 구조를 이루기 위해서, 제 5A 내지 5F 도에 도시된 픽셀 TFT들의 제조시, 니켈은 도면에서 TFT 앞이나 TFT 뒷부분에 있는 실리콘막의 영역으로 주입된다. 이렇게 함으로써, 결정들은 소스와 드레인 영역들(212, 213)에 나란한 방향에 수직인 방향으로 수평으로 성장하여, 캐리어들은 그레인 경계들을 통과하게 된다. 다른 제조 조건들은 전술한 것과 완전히 동일할 수 있다.
[실시예 3]
본 실시예는 제 1 도에 도시된 바와 같이 액티브 매트릭스 액정 장치의 제조에 관한 것이다. 본 실시예의 장치에 있어서, 픽셀 영역의 TFT들은 기판 표면에 수직인 방향으로 결정들이 성장하는 결정 실리콘막으로 형성되며, 주변 회로(또한 드라이버 TFT들이라고 함)의 TFT들은 기판 표면에 평행한 방향으로 결정들이 성장하는 결정 실리콘막으로 형성된다. 따라서, 본 실시예에 있어서, 픽셀 TFT들 및 드라이버 TFT들의 결정 성장들은 서로 다른 방식으로 발생하는 특성이 있다.
픽셀 TFT들을 형성하는 실리콘막은 그 위에 결정화를 촉진시키는 촉매 물질로 홀 영역에 직접 첨가되어, 열적으로 결정화될 것이다.
또한, 드라이버 TFT들을 형성하는 실리콘막은 제 1 영역에 촉매를 주입함으로써 결정화되어, 제 1 영역으로부터, 기판에 대해 수평으로 인접한 제 2 영역으로 결정들이 성장하도록 열적 어닐링될 것이다.
본 실시예에 따라, 상기 영역들에 주입된 촉매 성분량은 각 영역마다 다르다. 이는 형성된 막의 결정 구조가 촉매 성분량에 의존하기 때문이다. 그러나, 측방 성장 영역에서의 촉매 성분 농도는 촉매 성분이 영역에 대하여 직접 주입되는 영역에서의 촉매 성분 농도보다 낮기 때문에, 활성 영역들에서의 촉매 성분 농도는 거의 동일하게 설정될 수 있다.
제 6A 내지 6F 도는 본 실시예에 따라 제 1 도의 픽셀 영역에서의 TFT 제조방법을 나타내는 단면도이며, 제 7A 내지 7F 도는 본 실시예에 따라 제 1 도의 주변 회로 영역에서의 TFT 제조 방법을 나타내는 단면도들이다. 따라서, 제 6A 내지 6F 도와 제 7A 내지 7F 도는 서로 대응적이고, TFT들 모두 동일 기판상에 형성된다.
제 6A 도와 제 7A 도에 따라, 기판(201)의 표면은 적절한 세척법으로 세척되어, 출발 가스(starting gas)로 TEOS 및 산소를 사용하여 플라즈마 CVD법에 의해 실리콘 산화막(202)이 2000Å 두께로 세척된 표면상에 형성된다. 그 다음, 고유형(i-형) 비결정질 실리콘막(203)이 500 내지 1500Å 예컨대, 1000Å 두께로 플라즈라 CVD 또는 LPCVD법에 의해 형성된다. 연속하여, 실리콘 산화막(225)은 비결정질 실리콘막(203)의 픽셀 영역만이 노출되도록 선택적으로 에칭된다. 따라서, 실리콘막의 주변 회로 영역은 다음 단계에서 마스크 기능을 하는 산화막(225)으로덮여진 상태로 있다.
그 다음, 초박막인 산화막(예컨대, 수십 A 두께)이 비결정질 실리콘막(203)의 노출면에 형성된다. 이러한 초박막인 산화막은 다음에 사용될 용액에 관하여 표면의 습윤성을 향상시킨다. 산화막은 열산화 또는 산소 가스에서의 UV 조사에 의해 형성된다.
그에 따라, 니켈을 함유한 초산염 용액(acetic acid salt solution, 205)은 비결정질 실리콘막의 노출면들에 니켈이 제공되도록 코팅법에 의해 전면에 첨가된다. 아세테이트 용액내의 니켈의 용적 농도는 10ppm 이다.
코팅 처리후, 기판은 니켈 규화물이 초산염 용액으로 바로 제공된 비결정질 실리콘막의 표면상에 형성되도록 200 내지 500℃ 예컨대, 300℃ 에서 열처리된다. 따라서, 실리콘막의 픽셀 영역에만 니켈 규화물이 제공되며, 실리콘막의 주변회로 영역에는 실리콘 산화막(225)으로 된 마스크의 존재로 인하여 니켈 규화물이 제공되지 않는다.
또한, 제 7B 도에 있어서, 마스크로 사용되는 실리콘 산화막(225)이 제거되고, 다른 실리콘 산화막(225')이 전면에 걸쳐 형성된다. 실리콘 산화막의 형성은 산화막(225) 형성과 같은 방식으로 실행할 수 있다. 실리콘 산화막(225')은 제 7B도 도시된 바와 같이 실리콘막의 일부에만 노출하도록 패턴화된다. 반면, 픽셀 영역상의 실리콘막(203)은 완전히 실리콘 산화막(225')으로 덮혀있다.
위와 같은 상태에 있어서, 결정화 촉진 촉매로 니켈을 함유한 초산염 용액(205')은 전면에 코팅된다. 따라서, 실리콘막의 노출 영역에만 니켈이 제공된다. 용액내의 니켈 용적 농도는 100ppm 이다. 따라서, 실리콘막에 첨가된 니켈의 양은 제 6A 도에 도시된 바와 같이 전 단계에서 실리콘막에 첨가된 니켈의 양에 비해 10배가 높다.
그에 따라, 기판은 제 7B 도의 실리콘막의 노출 영역(204)에 니켈 규화물을 형성하기 위해 200 내지 500℃ 예컨대, 300℃ 에서 열처리된다.
상기 단계들에 의해, 비결정질 실리콘막의 주변 회로 영역에는 픽셀 영역내비결정질 실리콘막의 영역에서 보다 10 배 높은 농도의 니켈이 제공된다.
그의 결정화를 촉진하는 촉매로 제공된 실리콘막(203)은 4 시간동안 500 내지 620℃ 예컨대, 550℃ 에서 질소 가스로 열적 어닐링됨으로써 결정화된다. 결정화는 픽셀 영역과 주변회로 영역에서 다른 방식으로 진행된다. 즉, 제 6A 도에 도시된 바와 같이 실리콘막의 픽셀 영역에 있어서, 니켈이 실리콘막의 전면에 제공되므로 결정 성장이 기판에 수직으로 발생한다. 반면, 제 7B 도에 도시된 바와 같이 주변 회로 영역에서, 영역(204)에 니켈이 선택적으로 제공되므로, 결정화는 영역(204)으로부터 수평 방향으로 인접한 영역(228)으로 진행한다. 전자의 결정화는 수직 성장으로 불리며, 후자는 상기에서와 같은 측방 성장으로 불린다.
측방 성장 길이는 약 30㎛ 이다. 이는 니켈 함유량을 증가시키고, 열적 어닐링의 온도를 높이고 및/또는 열적 어닐링 시간을 증가시킴으로써 증가될 수 있다. 또한, 영역(228)내의 측방 결정 성장 방향이 결정의 <111>축에 나란하게 정렬되는 것도 확인되었다.
실리콘막의 니켈 농도는 제 6B 도의 픽셀 영역에서 1 x 1018atoms/㎤, 제7B 도의 영역(204)에서 1 x 1019atoms/㎤ 및 영역(228)에서 1 x 1018atoms/㎤ 이다. 따라서, 주변 회로 영역과 픽셀 영역 모두에 대한 모든 TFT들 활성 영역들내의 니켈 농도는 1 x 1018atoms/cm3가 되도록 제어된다. 물론, 첨가된 니켈의 양을 변화시킴으로써 니켈 농도를 조절할 수 있다. 예를 들어, 픽셀 영역내 반도체막의 결정성이 낮아질 경우, 용액(205)내 니켈 농도는 낮아질 수 있다. 또한, 제 7B 도에서 결정 성장 길이를 증가시키는 것이 바람직할 경우, 초산염 용액(205')내 니켈농도는 증가되어야 한다.
상기 결정화 실행후, 결정성을 높이기 위해 반도체막에 강한 광을 조사하는 것이 바람직하다. 1.2㎛ 파장의 적외선이나 레이저광은 광원으로 사용될 수 있다. 또한, 주변 회로 영역에만 본 발명의 제 1 실시예와 같은 방식으로 광을 조사하는 것이 적합하다.
결정화 단계 다음에, 아일랜드형으로 활성 영역들(300, 301)을 형성하기 위해 실리콘 산화막(225')이 에칭으로 제거되어 실리콘막(203)이 드라이 에칭에 의해 패턴화된다. 제 6C 도에 있어서, 활성 영역(300)에는 결정이 기판에 수직인 방향으로 성장하는 결정형 실리콘이 구비되어 있다. 또한, 제 7C 도에 있어서, 활성영역(301)에는 측방 방향으로 영역(204)으로부터 결정 성장하는 결정형 실리콘막이 구비되어 있다.
영역(204)은 이 영역내의 니켈 농도를 더 높이도록 니켈로 직접 주입된다.또한, 결정 성장의 상단부인 영역(227)도 고농도 니켈을 함유하고 있다. 따라서, 실리콘막의 패턴화는 활성 영역이 고농도 영역들(204, 227)과 중복되지 않는 방식으로 실행된다.
패턴화 실행후, 1000A 두께의 실리콘 산화막(209)의 LPCVD법에 의해 게이트 절연막으로 형성된다. 연속하여, 0.01 내지 0.2%의 스칸듐 함유의 알루미늄 막이 스퍼터링법에 의해 3000 내지 8000A 예컨대, 6000A 두께로 증착되어, 게이트 전극(210)으로 패턴화된다(제 6C도 및 제 7C 도)
그 다음, 제 6D 도 및 제 6D 도에 있어서, 알루미늄 게이트 전극의 표면은 2000A 두께의 양극 산화막(211)을 형성하도록 양극 산화된다. 양극 산화는 1 - 5% 타르타르산이 함유된 에틸렌 글리콜 용액내에서 실행된다. 양극 산화막(211)의 두께는 이온 도핑으로 연속 불순물 주입 단계에서 오프셋 게이트의 두께를 결정할 수 있다.
제 6E 도 및 제 7E 도에 있어서, 게이트 전극(210) 및 둘러싸고 있는 양극 산화막(211)을 마스크로서 사용하여, 이온 도핑함으로써 N-형 전도성 불순물(여기서 "인")은 소스 및 트레인 영역들로서 불순물 영역들(212, 213)을 형성하기 위해 이온 도핑법에 의해 자체 정렬 방식으로 활성층에 주입된다. 포스핀(PH3)이 불순물가스로 사용된다. 가속 전압은 60 내지 90kV 예컨대, 80kV 이다. 조사량은 1 x 1015- 8 X 10l5cm-2예컨대, 4 × 1015cm-2이다. 도면에서와 같이, 불순물 영역들(212, 213)은 거리 "x" 만큼 게이트 전극으로부터 오프셋된다. 이 구조는 게이트전극에역 바이어스 전압(즉, NTFT 에서 음의 전압)을 인가할 때 발생하는 누설 전류(오프 전류)를 감소시키는 데 유리하게 작용한다. 특히, 픽셀 전극에 인가되는 전하가 누설되는 것을 방지하기 위해 픽셀 영역을 위한 TFT 내 오프셋 영역을 제공하는 것이 바람직하다.
또한, 주변 회로에 대한 CMOS 구조를 형성할 경우 불순물로서 P-형 불순물을 사용할 필요가 있다. 이 경우, 마스크가 사용되어 이온 도핑이 선택적으로 실행될 수 있다.
그에 따라, 열적 어닐링이 레이저 조사로 실행된다. 레이저로서, krF 엑시머 레이저(파장 : 248nm, 펄스폭 : 20nsec) 등의 레이저가 사용될 수 있다. krF엑시머 레이저의 경우 레이저 조사 조건은 에너지 밀도 ; 200 내지 400 mJ/㎠ 예컨대, 25OmJ/㎠ , 발사수 ; 2 내지 10 shots/site 예컨대, 2 shots 이다. 조사의 효과를 높이기 위해 기판을 200 내지 450℃ 로 가열하는 것이 좋다.
제 6F 도 및 제 7F 도에 있어서, 산화 규소의 층간 절연막(214)이 플라즈마 CVD 법을 통해 6000A 두께로 형성된다. 또한, 투명한 폴리이미드 막(215)이 평탄면을 얻기 위해 스핀 코팅법에 의해 형성된다. 그 다음, 예컨대, 산과 주석 인듐으로 구성된 투명 전도막이 제 6F 도에서와 같이 평탄면상에 형성되어 픽셀 전극(300)에 패턴화된다.
그 다음, 층간 절연막들(214, 215)에 접촉 홀들이 제공되며, 이 홀들을 통하여 전극/배선들(217, 218)이 TFT 의 불순물 영역들에 접촉하도록 형성된다. 전극/배선들(217, 218)은 질화 티타늄 및 알루미늄의 다층과 같은 금속 물질로 형성된다. 제 6F 도에 도시된 바와 같이, 픽셀 TFT의 한 전극(218)은 ITO의 픽셀 전극(300)에 접속된다.
최종적으로, latm 수소 대기에서의 열적 어닐렁은 액정 장치의 주변 회로와 액티브 매트릭스에 대한 TFT 를 완성하기 위해 350℃ 에서 30 분간 실행된다.
제 6F 도에 도시된 TFT 는 캐리어들이 그레인 경계들을 통과하도록 수직 성장 실리콘막을 사용한다. 따라서, 이동성 및 온 전류는 그레인 경계들의 영향 때문에 비교적 낮다. 그러나, 오프 전류가 감소될 수 있다.
또한, 제 7F도에 도시된 TFT는 캐리어들이 결정 성장 방향과 거의 평행한 방향으로 흐르도록 즉방 성장 실리콘막을 사용한다. 따라서, 그레인 경계들의 영향이 감소될 수 있어 온 전류가 증가된다.
[실시예 4]
본 실시예에서, 양호한 결정성 또는 결정 구조(측방 성장이나 수직 성장)가 양호한 영역에서 획득될 수 있는 발명의 제 3 측면을 이용하여, 기판상에 디스플레이, CPU, 메모리 등을 장치함으로써 집적 회로가 1 유리 기판위에 구성될 수 있다.
제 8 도는 전자 광학 시스템(장치)의 블록도를 도시한다. 이 도면에서, 입력 포트는 외부로부터 신호 입력을 판독하여 이를 디스플레이 신호로 변환하도록 되어 있으며, 보정 메모리(correction memory)는 각 패널에 따라 특이성이 있으며, 액티브 매트릭스 패널의 세세한 특성에 따라 입력 신호등을 보정한다.
특히, 보정 메모리는 각 픽셀에 보정을 실행하기 위해, 각 픽셀의 정보가 저장된 비휘발성 메모리를 사용한다. 즉, 전자-광학 장치내에 결함 픽셀(포인트 결함)이 존재할 경우, 결함 픽셀의 주변 픽셀들에는 결함 픽셀을 없애거나 커버하도록 보정되는 신호들이 공급된다. 또한, 픽셀의 밝기가 다른 것들 보다 낮을 경우, 그 픽셀에 인가되는 신호는 더 큰 신호로 보정되며, 이에 의해, 그 픽셀의 밝기는 주변 픽셀의 밝기와 같아진다.
CPU 와 메모리는 종래의 컴퓨터에 사용되는 것과 같다. 특히, 메모리는 각 픽셀에 대응하는 영상 메모리가 저장되는 RAM을 사용한다. 또한, 메모리는 영상정보에 응답하여 기판의 배면상의 배면광(back light)의 세기를 변경하는 기능을 갖는다.
참조 부호(74)는 주변 회로인 디코더/구동 회로가 형성되는 입력들 도시하고 있다. 참조 부호(71)는 액티브 매트릭스 TFT를 나타내며, 참조 부호(72)는 커패시터를, 참조 부호(73)는 액정을 나타낸다. 본 실시예에서, 상기 회로들은 하나의 기판상에서 형성된다. 그리고, 결정성 실리콘막은 요구되는 결정성 또는 결정 구조에 의존하여, 선택적으로 형성된다.
개시된 여러 실시예에 있어서, 본 발명의 범위는 특정 실시예에 국한되지 않는다. 본 발명의 범위를 벗어나지 않고서 여러가지 변형이 가능하다, 예컨대, 박막 트랜지스터가 주로 논의된 바, 본 발명에 따라 다이오드, 광전 전환 소자(photo elcctric conversion device)등과 같은 여러 유형의 반도체를 구성하는 것이 가능하다. 또한, 본 발명은 니켈 대신 다른 촉매 물질을 사용하는데도 효과적이다. 또한, 촉매가 기판상에 제일 먼저 사용된 후, 반도체막이 그 위에 형성될 수 있다.
제 1 도는 본 발명에 따른 액티브 매트릭스형 액정 장치의 개략도.
제 2A 내지 2F 도는 본 발명의 실시예 1 에 따른 주변 회로에 대한 박막 트랜지스터의 제조 방법을 도시한 도면.
제 3A 내지 3F 도는 본 발명의 실시예 1 에 따른 픽셀 영역에 대한 박막 트랜지스터의 제조 방법을 도시한 도면.
제 4A 내지 4F 도는 본 발명의 실시예 2 에 따른 주변 회로에 대한 박막 트랜지스터의 제조 방법을 도시한 도면.
제 5A 내지 5F 도는 본 발명의 실시예 2 에 따른 픽셀 영역에 대한 박막 트랜지스터의 제조 방법을 도시한 도면.
제 6A 내지 6F 도는 본 발명의 실시예 3 에 따른 픽셀 영역에 대한 박막 트렌지스터의 제조 방법을 도시한 도면.
제 7A 내지 7F 도는 본 발명의 실시예 3 에 따른 주변 회로에 대한 박막 트렌지스터의 제조 방법을 도시한 도면.
제 8 도는 본 발명의 실시예 4 에 따른 액티브 매트릭스형 액정 장치의 블록도,
* 도면의 주요 부분에 대한 부호의 설명
201 : 기판 203 : 실리콘막
209 : 실리콘 산화막 211 : 양극 산화막

Claims (13)

  1. 기판 상에 형성되는 적어도 제1 및 제2 박막 트랜지스터들을 포함하는 반도체 장치로서,
    각각의 상기 박막 트랜지스터는 결정화를 촉진하는 촉매가 첨가된 결정성 반도제막을 포함하며, 상기 제1 박막 트랜지스터의 상기 반도체막의 상기 촉매의 농도는 상기 제2 박막 트랜지스터의 상기 반도체막의 상기 촉매의 농도와 상이한, 반도체 장치.
  2. 제 1 항에 있어서, 상기 촉매는 Ni, Pd, Pt, Cu, Ag, Au, Iu, Su, P, As 및 Sb로 구성된 그룹에서 선택되는 금속을 포함하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 촉매는 VIII 족, IIIb 족, IVb 족 및 Vb 족 원소에서 선택되는 금속을 포함하는 반도체 장치.
  4. 기판 상에 형성되는 적어도 제1 및 제2 박막 트랜지스터를 포함하는 반도체 장치로서,
    각각의 상기 박막 트랜지스터는 결정화를 촉진하는 촉매가 첨가된 결정성 반도체막을 가지고,
    상기 제1 박막 트랜지스터의 상기 반도체막의 상기 촉매의 농도는 상기 제2박막 트랜지스터의 상기 반도체막의 상기 촉매의 농도와 상이하고,
    상기 제2 트랜지스터의 상기 반도체막이 상기 기판에 평행한 방향으로 확장하는 결정들을 가지는 반면, 상기 제1 트랜지스터의 상기 반도체막은 상기 기판에 수직인 방향으로 확장하는 결정들을 가지는, 상기 반도체 장치.
  5. 제 4 항에 있어서, 상기 촉매는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As 및 Sb 로 구성된 그룹에서 선택되는 금속을 포함하는 반도체 장치.
  6. 제 4 항에 있어서, 상기 촉매는 VIII 족, IIIb 족, IVb 족 및 Vb 족 원소에서 선택되는 물질을 포함하는 반도체 장치.
  7. 절연면을 갖는 기판;
    상기 기판 상에 형성되는 제1 박막 트랜지스터를 가지는 주변 회로 영역으로서, 상기 박막 트렌지스터는 상기 반도체막의 결정화를 촉진하는 촉매가 제1 농도로 첨가된 결정성 반도체막을 가지는, 상기 주변 회로 영역, 및
    상기 기판 상에 형성되는 제2 박막 트랜지스터를 가지는 픽셀 회로 영역으로서, 상기 박막 트랜지스터는 상기 반도체막의 결정화를 촉진하는 촉매가 상기 제1 농도와 상이한 제2 농도로 첨가된 결정성 반도제막을 가지는, 상기 픽셀 회로 영역을 포함하는 전자-광학 장치.
  8. 제 7 항에 있어서, 상기 제1 농도는 상기 제2 농도보다 높은 전자-광학 장치.
  9. 제 7 항에 있어서, 상기 제1 트랜지스터의 상기 결정성 반도체막은 상기 제2 트랜지스터의 상기 결정성 반도체막보다 높은 결정성을 갖는 전자-광학 장치.
  10. 제 7 항에 있어서, 상기 제1 트랜지스터의 상기 결정성 반도체막은 상기 기판면에 대해 수직방향으로 확장하는 결정 그레인(crystal grains)을 갖는 전자-광학 장치.
  11. 제 7 항에 있어서, 상기 제2 박막 트랜지스터의 상기 결정성 반도체막은 상기 기판면에 대해 평행 방향으로 확장하는 결정 그레인을 갖는 전자-광학 장치.
  12. 제 7 항에 있어서, 상기 제1 박막 트랜지스터의 상기 결정성 반도체막은 상기 제1 트랜지스터의 캐리어 흐름의 방향에 수직으로 확장하는 결정 그레인을 갖는 전자-광학 장치.
  13. 제 7 항에 있어서, 상기 제2 박막 트랜지스터의 상기 결정성 반도체막은 상기 제2 트랜지스터의 캐리어 흐름의 방향을 따라 확장하는 결정 그레인을 갖는 전자-광학 장치.
KR1019940035849A 1993-12-22 1994-12-22 반도체장치및전자광학장치 KR100319332B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP93-346714 1993-12-22
JP34671093A JP2762218B2 (ja) 1993-12-22 1993-12-22 半導体装置およびその作製方法
JP93-346710 1993-12-22
JP34671493A JP3025814B2 (ja) 1993-12-22 1993-12-22 半導体装置
JP34671293A JP2762219B2 (ja) 1993-12-22 1993-12-22 半導体装置およびその作製方法
JP93-346712 1993-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022831A Division KR100315888B1 (ko) 1993-12-22 2000-04-28 액티브 매트릭스 디스플레이 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100319332B1 true KR100319332B1 (ko) 2002-04-22

Family

ID=37531630

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940035849A KR100319332B1 (ko) 1993-12-22 1994-12-22 반도체장치및전자광학장치
KR1020000022831A KR100315888B1 (ko) 1993-12-22 2000-04-28 액티브 매트릭스 디스플레이 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000022831A KR100315888B1 (ko) 1993-12-22 2000-04-28 액티브 매트릭스 디스플레이 장치 및 그 제조 방법

Country Status (2)

Country Link
US (5) US5705829A (ko)
KR (2) KR100319332B1 (ko)

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
CN100465742C (zh) 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
CN100472752C (zh) 1993-12-02 2009-03-25 株式会社半导体能源研究所 半导体器件的制造方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6337229B1 (en) 1994-12-16 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of making crystal silicon semiconductor and thin film transistor
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW384412B (en) * 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
JPH09146108A (ja) * 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH1048610A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 液晶表示素子
JPH10154815A (ja) * 1996-11-25 1998-06-09 Furontetsuku:Kk 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置
JP3630894B2 (ja) 1996-12-24 2005-03-23 株式会社半導体エネルギー研究所 電荷転送半導体装置およびその作製方法並びにイメージセンサ
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4831850B2 (ja) 1997-07-08 2011-12-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3955156B2 (ja) 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6972223B2 (en) * 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
JP2003332560A (ja) * 2002-05-13 2003-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及びマイクロプロセッサ
JP4094386B2 (ja) 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
SG143934A1 (en) * 2002-11-08 2008-07-29 Semiconductor Energy Lab Display appliance
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
US6825530B1 (en) 2003-06-11 2004-11-30 International Business Machines Corporation Zero Threshold Voltage pFET and method of making same
JP4619951B2 (ja) * 2003-08-25 2011-01-26 パナソニック株式会社 不純物導入層の形成方法
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
WO2005043617A1 (en) * 2003-10-31 2005-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and design method thereof
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US8058652B2 (en) 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
US7381600B2 (en) * 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
KR101127533B1 (ko) * 2005-04-11 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
CN100592174C (zh) * 2005-05-21 2010-02-24 香港科技大学 一种透反式液晶器件及其制备方法
US8754416B2 (en) * 2005-11-25 2014-06-17 The Hong Hong University of Science and Technology Method for fabrication of active-matrix display panels
US7790580B2 (en) * 2006-03-13 2010-09-07 Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in thin film transistors
WO2008132862A1 (ja) * 2007-04-25 2008-11-06 Sharp Kabushiki Kaisha 半導体装置およびその製造方法
JP5219162B2 (ja) * 2009-12-29 2013-06-26 シャープ株式会社 光電変換装置
JP5711565B2 (ja) * 2010-02-26 2015-05-07 株式会社半導体エネルギー研究所 蓄電装置
US9318741B2 (en) 2010-04-28 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Positive electrode active material of power storage device, power storage device, electrically propelled vehicle, and method for manufacturing power storage device
JP5859746B2 (ja) 2010-05-28 2016-02-16 株式会社半導体エネルギー研究所 蓄電装置およびその作製方法
KR101899374B1 (ko) * 2010-11-26 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막, 반도체막의 형성 방법 및 축전 장치
KR101912674B1 (ko) 2011-01-21 2018-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 수소 발생체, 수소 발생 장치, 발전 장치 및 구동 장치
KR20130024769A (ko) 2011-08-30 2013-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3108914A (en) 1959-06-30 1963-10-29 Fairchild Camera Instr Co Transistor manufacturing process
US3389024A (en) 1964-05-12 1968-06-18 Licentia Gmbh Method of forming a semiconductor by diffusion through the use of a cobalt salt
US3783049A (en) 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
US3988762A (en) 1974-05-28 1976-10-26 General Electric Company Minority carrier isolation barriers for semiconductor devices
DE2508802A1 (de) 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
DE3202484A1 (de) 1982-01-27 1983-08-04 Bayer Ag, 5090 Leverkusen Metallisierte halbleiter und verfahren zu ihrer herstellung
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
CA1321121C (en) 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4911781A (en) 1987-05-05 1990-03-27 The Standard Oil Company VLS Fiber growth process
JP2507464B2 (ja) 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
EP0307109A1 (en) 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
US4959247A (en) 1987-12-14 1990-09-25 Donnelly Corporation Electrochromic coating and method for making same
JP2730900B2 (ja) 1988-02-15 1998-03-25 三洋電機株式会社 半導体装置の製造方法
JPH02119122A (ja) 1988-10-28 1990-05-07 Sony Corp 低抵抗多結晶半導体薄膜の製造方法
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
DE69033153T2 (de) 1989-03-31 1999-11-11 Canon Kk Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
JPH0328042A (ja) 1989-06-02 1991-02-06 Sakae Riken Kogyo Kk 合成樹脂成形体の取付け構造
US5075259A (en) 1989-08-22 1991-12-24 Motorola, Inc. Method for forming semiconductor contacts by electroless plating
US5278093A (en) 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
KR920010347B1 (ko) 1989-12-30 1992-11-27 삼성전자주식회사 분할된 워드라인을 가지는 메모리장치의 리던던시 구조
US5358907A (en) 1990-01-30 1994-10-25 Xerox Corporation Method of electrolessly depositing metals on a silicon substrate by immersing the substrate in hydrofluoric acid containing a buffered metal salt solution
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
JP3186096B2 (ja) 1990-06-14 2001-07-11 アジレント・テクノロジーズ・インク 感光素子アレイの製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04133313A (ja) 1990-09-25 1992-05-07 Semiconductor Energy Lab Co Ltd 半導体作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH059090A (ja) 1991-06-28 1993-01-19 Canon Inc 結晶の成長方法
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
DE69230988T2 (de) 1991-09-23 2000-11-30 Koninkl Philips Electronics Nv Verfahren zum Herstellen einer Anordnung, bei dem ein Stoff in einen Körper implantiert wird
US5244836A (en) 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
JPH05203991A (ja) 1992-01-28 1993-08-13 Canon Inc 液晶パネル表示装置
JPH05210364A (ja) 1992-01-31 1993-08-20 Canon Inc 液晶パネル表示装置
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
DE69428387T2 (de) 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3431681B2 (ja) * 1993-03-12 2003-07-28 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3359690B2 (ja) 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3359689B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW278219B (ko) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3197385B2 (ja) * 1993-03-24 2001-08-13 株式会社日本自動車部品総合研究所 燃料噴射弁
JP3190482B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3190483B2 (ja) * 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (ko) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US6730549B1 (en) * 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5387530A (en) 1993-06-29 1995-02-07 Digital Equipment Corporation Threshold optimization for soi transistors through use of negative charge in the gate oxide
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5985704A (en) 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
CN100472752C (zh) * 1993-12-02 2009-03-25 株式会社半导体能源研究所 半导体器件的制造方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW272319B (ko) 1993-12-20 1996-03-11 Sharp Kk
JP3076490B2 (ja) 1993-12-20 2000-08-14 シャープ株式会社 半導体装置の製造方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3090847B2 (ja) * 1994-06-27 2000-09-25 シャープ株式会社 半導体基板の製造方法および半導体装置の製造方法
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844526B2 (ja) * 1994-04-13 2006-11-15 株式会社半導体エネルギー研究所 結晶性珪素膜作製方法
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US5639968A (en) * 1995-10-23 1997-06-17 The United States Of America As Represented By The Secretary Of The Navy Optical fiber strain-to-failure sensor
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US5705829A (en) 1998-01-06
US7402471B2 (en) 2008-07-22
KR100315888B1 (ko) 2001-12-20
US20040232491A1 (en) 2004-11-25
US20020130323A1 (en) 2002-09-19
US6955954B2 (en) 2005-10-18
US20060068569A1 (en) 2006-03-30
US7700421B2 (en) 2010-04-20
US6624445B2 (en) 2003-09-23
US20080286950A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
KR100319332B1 (ko) 반도체장치및전자광학장치
JP3562590B2 (ja) 半導体装置作製方法
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
JP2860869B2 (ja) 半導体装置およびその作製方法
KR100220207B1 (ko) 반도체장치 및 그의 제조방법
KR100260975B1 (ko) 반도체장치 및 그의 제조방법
KR100273827B1 (ko) 반도체 장치
US6162667A (en) Method for fabricating thin film transistors
JP3221473B2 (ja) 半導体装置の作製方法
KR19980071254A (ko) 반도체 장치의 제조 방법
US5897345A (en) Semiconductor device and process for fabricating the same
JP2762218B2 (ja) 半導体装置およびその作製方法
JP3025814B2 (ja) 半導体装置
JP3545289B2 (ja) 半導体装置作製方法
JPH1187714A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JP3242884B2 (ja) 半導体装置
JP3618604B2 (ja) 半導体装置作製方法
JP4684246B2 (ja) 半導体装置の作製方法
JP3600092B2 (ja) 半導体装置作製方法
JP3824898B2 (ja) 半導体装置の作製方法
JP3573969B2 (ja) 半導体装置作製方法
JP3105492B2 (ja) 薄膜トランジスタの作製方法
JP4125387B2 (ja) 半導体装置作製方法
JP3950307B2 (ja) 半導体装置の作製方法
KR100273833B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee