JP4709442B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4709442B2
JP4709442B2 JP2001257127A JP2001257127A JP4709442B2 JP 4709442 B2 JP4709442 B2 JP 4709442B2 JP 2001257127 A JP2001257127 A JP 2001257127A JP 2001257127 A JP2001257127 A JP 2001257127A JP 4709442 B2 JP4709442 B2 JP 4709442B2
Authority
JP
Japan
Prior art keywords
insulating layer
group
layer
forming
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001257127A
Other languages
English (en)
Other versions
JP2003069030A (ja
Inventor
和彦 堀越
潔 尾形
太久夫 田村
美和子 中原
理 大倉
良二 折付
泰 中野
健夫 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2001257127A priority Critical patent/JP4709442B2/ja
Priority to TW091100534A priority patent/TW530340B/zh
Priority to US10/050,154 priority patent/US6570184B2/en
Priority to KR10-2002-0003086A priority patent/KR100478664B1/ko
Priority to CNB021028273A priority patent/CN1310335C/zh
Publication of JP2003069030A publication Critical patent/JP2003069030A/ja
Priority to US10/404,060 priority patent/US6861299B2/en
Priority to KR1020040111761A priority patent/KR100547543B1/ko
Application granted granted Critical
Publication of JP4709442B2 publication Critical patent/JP4709442B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に用いられる薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ノートパソコンや携帯機器等の表示装置として用いられる液晶ディスプレイにおいて、その駆動方式は単純マトリクス方式からアクティブマトリクス方式へと進み、特に、ガラス基板上に多くの薄膜トランジスタ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形成したＴＦＴアクティブマトリクス駆動方式が主流になりつつある。
ＴＦＴ駆動方式の中で、多結晶シリコン層を用いたＴＦＴは非晶質シリコン層の場合と比較して電子移動度が大きいため、表示用画素部のトランジスタとしてばかりでなく、駆動用トランジスタとしてガラス基板上に作り込むことが可能である。
【０００３】
従来、多結晶シリコンの形成には１０００℃程度の高温を必要とするため，基板には高価な石英ガラス基板の使用が必須であった。最近では約６００℃のプロセス温度で多結晶シリコンを形成できる技術開発が進み、石英基板以外のガラス素材が使用可能となった。この方法では，ガラス基板上に形成されたアモルファスシリコン膜へのレーザ照射等により，基板温度を上昇させることなく、アモルファスシリコン膜のみを加熱し結晶化させることができる。
【０００４】
一方、単結晶シリコン基板を用いた集積回路素子においてはシリコンの熱酸化膜（膜厚、数ｎｍ〜数１０ｎｍ）がゲート絶縁膜として使用されている。しかしながら、このシリコンの熱酸化膜の形成には約１０００℃の熱処理が必要であって、このプロセスを上記した６００℃以下のプロセス温度を必要条件とする多結晶ポリシリコンＴＦＴの製造プロセスには利用できない。
【０００５】
ＴＦＴの製造プロセスでは、通常、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料として、プラズマＣＶＤ法等により形成されたＳｉＯ２膜（膜厚：約１００ｎｍ）をゲート絶縁膜としている。しかしながら、このプラズマＣＶＤ法によるＳｉＯ２膜は界面準位密度が大きい。従ってその膜をゲート絶縁膜として用いた場合には、しきい値電圧の変動等に見られるようなＴＦＴ特性の著しい性能低下をもたらすことになる。更にまた、ＴＦＴの耐圧が経時的に激しく劣化をもたらし、その結果としてＴＦＴの絶縁破壊を起こすこともある。従って、ＴＦＴ用ゲート絶縁膜とシリコン層との界面には、シリコンの熱酸化によって形成させた熱酸化膜に匹敵する界面準位密度の小さな酸化膜の形成が望まれる。
上記した課題に対して、例えば特開平８−１９５４９４号公報によれば，通常の高耐熱ガラス基板を用い，６００℃以下のプロセス温度で多結晶シリコンＴＦＴの製造方法が開示されている。
【０００６】
【発明が解決しようとする課題】
上記した特開平８−１９５４９４号公報によれば、多結晶シリコン層の形成は約６００℃の温度で行われるため、使用可能なガラス基板として事前に熱処理を施した、所謂アニールガラス基板に限定される。従って、アニールガラス基板の代わりに無アニールガラス基板を使用した場合には、約６００℃という温度条件がガラス基板の収縮を引き起こし、このことがガラス基板の反りや歪を発生させ、最悪の場合にはガラス基板自身の割れや膜剥離等の不都合を齎すことになる。
【０００７】
一般に，ガラスの歪点が高いほど熱的安定性は高くなるが，ガラス基板製造工程において溶融，成形，加工が困難となり，製造コストが高くなる。したがって，コストを抑えるためには歪点が低く，安価なガラスの使用を可能にする製造方法が必須である。
【０００８】
通常，薄膜トランジスタの基板として用いられる無アルカリガラス基板の歪点は約６００℃であり，歪点よりやや低い温度以上の熱履歴により，ガラスのコンパクション（熱収縮）は急激に大きくなる。例えば，無アニールのコーニング社製のコーニング７０５９Ｆ（歪点５９３℃）は，６００℃，１時間，冷却速度１℃／分の熱履歴により約８００ｐｐｍのコンパクションがある。また歪点の高いコーニング１７３５Ｆ（歪点６６５℃）の場合，上記と同様の熱履歴が加わると１７３ｐｐｍのコンパクションを示す。そして、予め６６０℃／１ｈｒのアニール処理を行うことにより，同様の熱履歴によるコンパクションを約１０ｐｐｍまで低下させることが可能とされている。
【０００９】
多結晶ＴＦＴパネル用の基板には，通常２０ｐｐｍ以下の熱収縮率が要求されるため，これまではアニールガラス基板の使用が必須とされてきた。従って、プロセス温度の上限を単純に無アニールガラス基板の収縮が無視できる程度の温度、例えば４５０〜５００℃に下げた場合、以下に述べる問題が発生する。
【００１０】
即ち、多結晶シリコン層の上に形成されるゲート絶縁層として、一般的にはＴＥＯＳを原料ガスとしてプラズマＣＶＤ（Chemical Vapor Deposition） 法等を用いてＳｉＯ２膜を約１００ｎｍの厚さで形成する。しかしながら、多結晶シリコン層とＴＥＯＳからなる絶縁層との界面においては界面準位密度が大きいため、ＴＦＴとしてのしきい値電圧が変動し易く、またゲート絶縁層としての絶縁耐圧特性が経時的に著しく劣化する等、ＴＦＴの信頼性において大きな問題が存在する。
従って、無アニールガラス基板の使用を前提とした場合、プロセス温度の上限を４５０〜５００℃程度とし、かつ多結晶シリコン層とゲート絶縁層との界面準位密度を熱酸化法によるシリコン酸化層に準ずる程度に低減する工夫が重要である。
【００１１】
上記した課題に対して本発明は，無アニールガラス基板を使用してもコンパクションが問題にならないプロセス温度で高信頼度を有する多結晶シリコン薄膜トランジスタを形成することを目的とする。
【００１２】
尚、本発明において，ガラス基板を６００℃，１時間の熱処理後，１℃／分で冷却した場合、そのコンパクションが３０ｐｐｍ以上であるガラス基板を無アニールガラス基板と定義した。
【００１３】
【課題を解決するための手段】
上記した目的を達成するために、本発明では無アニールガラス基板の上方にチャネル領域とソース領域とドレイン領域とを形成するためのポリシリコン結晶層と、第１の絶縁層と第２の絶縁層とを形成する。そして、チャネル領域に対応する位置であって第２の絶縁層の上にゲート領域を、またゲート領域、ソース領域、ドレイン領域の各領域と電気的な接続を行なうためのゲート電極、ソース電極、ドレイン電極とを形成した。
【００１４】
この時、第１の絶縁層が３ｂ族の元素（例えばボロン（Ｂ））または５ｂ族の元素（例えばリン（Ｐ））がドープされているチャネル領域の多結晶シリコン表面を５００℃以下の温度で酸化させてなるシリコン酸化層であって、少なくともチャネル領域の表面を覆うようにして形成されており、かつその膜厚が４ｎｍ以上２０ｎｍ以下であるようにした。
【００１５】
また本発明は、少なくともオゾンを含有する雰囲気の中で多結晶シリコン層の表面を酸化させることにより、第１の絶縁層であるシリコン酸化層を形成するようにした。
そして本発明は、上記した第１の絶縁層の上方に配設された第２の絶縁層が少なくとも化学堆積法、物理堆積法、またはスピン塗布法を用いて形成した。
【００１６】
上記したように、オゾン雰囲気中で，３ｂ族の元素または５ｂ族の元素をドープした多結晶シリコン層の表面を酸化させることによって，従来よりも厚いシリコン酸化層を高速に形成することができる。また多結晶シリコン表面を酸化することにより，多結晶シリコン層とシリコン酸化層との界面を良好な状態に保つことが出来る。しかも、従来より低いプロセス温度でシリコン酸化膜の形成を行なうことが可能であるので、比較的安価な無アニールガラスを基板として使用することが出来る。
換言すれば、上記した方法によって作製された薄膜トランジスタは、シリコン多結晶からなるチャネル領域の表面とその上に形成されたゲート絶縁層との界面が良好であるため、そこでの界面準位密度に密接に関係する薄膜トランジスタの特性、例えばしきい値電圧の変動を低減することが可能になるため、その結果として優れたＴＦＴ特性を発揮することが出来る。そして、基板として無アニールガラス基板の使用が可能であるため、石英ガラス等に比較して大きな面積に、しかも安価にTFTを作製することが可能となる。
【００１７】
なお本発明のＴＦＴと類似の構造を持つ公知例として，特開２０００−１６４８８５号公報にはガラス基板等からのＮａイオンの拡散防止を目的に，リンもしくはボロンを含むゲート絶縁層をスパッタリングにより形成した絶縁ゲート型半導体装置，およびその製造方法が開示されている。しかしながら、上記した公報に記載された構成では，ゲート絶縁膜の形成方法として堆積法（スパッタリング）を用いているためにゲート絶縁層／半導体の界面からホットキャリアが注入されやすく経時劣化を引き起こす。
【００１８】
また，特開平１０−２６１８０１号公報にはガラス基板等からのＮａイオンの拡散防止を目的に，ゲート絶縁膜がリンもしくはボロンを含有する酸化シリコン膜からなる薄膜トランジスタ装置が開示されている。しかしながら、上記した公報に記載のゲート絶縁膜は堆積法（ＣＶＤ）を用いて形成されるため、前述の特開２０００−１６４８８５号公報の場合と同様にゲート絶縁層／半導体界面のホットキャリアによる劣化が問題となる。
【００１９】
本発明では，シリコン多結晶からなるチャネル領域の上に形成する絶縁膜を上記した堆積法とは異なる方法、即ち、ポリシリコン膜の表面を酸化することによりＳｉＯ２を形成するため，ＳｉＯ２／ｐ−Ｓｉ界面に不純物等による準位が少なく、かつ経時劣化の小さい薄膜トランジスタを形成することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施例を、図面を用いて詳細に説明する。
図１は第１の実施例である薄膜トランジスタの要部断面を表わす構造図である。無アニールガラス基板１上に形成された拡散防止層２上に、多結晶シリコン層からなるソース領域８、ドレイン領域９、チャネル領域１２が形成されている。そして、チャネル領域１２上には、３ｂ族元素または５ｂ族元素、具体的には例えば３ｂ族元素であるボロン（Ｂ）または５ｂ族元素であるリン（Ｐ）がドープされた多結晶シリコン層を酸化して形成されたＳｉＯ２層６ａが形成され、更に堆積法により形成された絶縁層６ｂとからなるゲート絶縁層６が配されている。
【００２１】
ゲート絶縁層６の上部にはチャネル領域１２に対応する位置にゲート領域７が形成され、このゲート領域7の表面の一部を覆うようにして層間絶縁層１０が形成されている。そして、この層間絶縁層１０に設けられた開口部を介してソース領域８、ドレイン領域９及びゲート領域７が各々の電極１１によって電気的に接続されている。
【００２２】
次に、上記の図１に示した構造の製造方法を、図２に示したプロセスフローを用いて説明する。
先ず、無アニールガラス基板１上に、通常のプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＳｉＮ膜またはＳｉＯ２膜からなる拡散防止層２（膜厚５０〜２００ｎｍ）を形成する。その目的は無アニールガラス基板に含まれる不純物、例えばナトリウムイオンが後述する基板上に形成した薄膜トランジスタに拡散して悪影響を及ぼすことを防止するためである。その後、続けてモノシランまたはジシランを原料とし処理温度３００〜５００℃の条件でプラズマＣＶＤ法を用いてアモルファスシリコン膜３（膜厚５０ｎｍ）を形成する（図２（ａ））。
【００２３】
次に、アモルファスシリコン膜３の表面に３ｂ族元素であるボロン（Ｂ）イオン１３を加速電圧：０．５〜１００ｋｅＶ、ドーズ量：１Ｅ１０〜１Ｅ１６／ｃｍ２の条件でイオン打ち込みを行う（図２（ｂ））。このイオン打ち込みにより，少なくとも後にチャネルとなるゲート直下の多結晶シリコン層にボロンが打ち込まれる。また，拡散防止層２にもボロン（Ｂ）が一部打ち込まれることにより，ガラス基板からナトリウムイオン等が素子中に拡散するのを防止する効果を高めることができる。ボロンを打ち込む際の加速電圧およびドーズ量はＴＦＴ特性を低下させずに酸化促進効果を得られる範囲を選択すればよい。
このとき、打ち込まれたボロンはアモルファスシリコン膜３の表面から深さ方向に濃度分布を形成する。従って、ボロンのピーク濃度は表面から１〜２０ｎｍ程度の深さに位置させることが好ましい。そして、そのピーク濃度は１Ｅ１８〜１Ｅ２１／ｃｍ３程度が好ましい。この理由は、後の工程でシリコン表面を酸化する際，酸化速度の増速効果を得るのに適当な値だからである。
【００２４】
その後、アモルファスシリコン膜３の表面にエキシマレーザ光５を照射し、アモルファスシリコン膜３の一部または全部を結晶化させて多結晶シリコン層４を形成する（図２（ｃ））。エキシマレーザ光５の照射条件は，例えば３００〜６００ｍＪ／ｃｍ２で，パルス光による１０〜２０回の照射を行っている。このとき、エキシマレーザ光５はアモルファスシリコン膜３に吸収され、そして加熱及び結晶化が行なわれるので、このエキシマレーザ光５の照射によって無アニールガラス基板１全体が５００℃以上に加熱されることはない。図２（ｃ）では便宜上、ガラス基板１の全面にレーザ光が照射されているかのごとく図示しているが、実際には短冊状に集光させたエキシマレーザ光５を走査させるようにして照射されている。
【００２５】
次に、ボロン（Ｂ）がドープされた多結晶シリコン層４に４５０〜５００℃，大気圧下で，５０〜１００ｇ／ｍ３（約２〜５％）のオゾンガスを０．１〜１ＳＬＭ／ｃｍ２供給し，その表面を酸化させ、第１の絶縁膜であるシリコン酸化層６ａ（第１の絶縁層）を形成する。ここで後述するが、第１の絶縁層の膜厚は少なくとも４ｎｍ以上が必要である。そして更に、ＣＶＤ等の堆積法を用いて約５０〜１００ｎｍのシリコン酸化層６ｂ（第２の絶縁層）を形成し、膜厚が合計約５０〜１００ｎｍのゲート絶縁層６を形成する（図２（ｄ））。
【００２６】
そして、ゲート絶縁層６上に通常良く知られた方法を用いてゲート領域７を形成し、所望の形状に加工する（図２（ｅ））。ゲート領域の材料としては、不純物ドープシリコン膜、金属、金属化合物（ＴｉＮ、ＴｉＷ等）等の導電性の材料を用いる。
【００２７】
次に、加工されたゲート領域７をマスクとして、多結晶シリコン層４に５ｂ族元素であるリン（Ｐ）イオンの打ち込みを行い、ソース領域８、ドレイン領域９を形成した。多結晶シリコン層４にリンイオンを打ち込むときの条件は，加速電圧１〜１００ｋｅＶ，ドーズ量：１Ｅ１０〜１Ｅ１６／ｃｍ２である。その後、打ち込んだリンイオンを活性化させるため、多結晶シリコン層４のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理を行った。このときの条件は１〜５０ｋＷ／ｃｍ２，１〜５ｓである。尚、このＲＴＡ処理においても多結晶シリコン層４のみが加熱されるため、下地の無アニールガラス基板全体の温度が少なくとも５５０℃以上に上昇することはない。
【００２８】
次に、図２（ｅ）に示すゲート領域７の表面を覆うようにしてゲート絶縁膜６の上に、ＴＥＯＳを原料とし処理温度３００〜５００℃でプラズマＣＶＤ法により形成したＳｉＯ２からなる層間絶縁層１０を通常の方法を用いて形成した。そして、この層間絶縁層１０の所定の位置にゲート領域７、ソース領域８、ドレイン領域９と電気的接続を行うための開口部を形成し、この開口部を介してゲート領域７、ソース領域８、ドレイン領域９と接続した各電極１１を形成し、図１に示した薄膜トランジスタが完成する。
【００２９】
ところで、図２（ｄ）に示した第１の絶縁膜の膜厚について説明する。図３は熱酸化膜／ＴＥＯＳの２層ゲート絶縁膜構造であるＭＯＳトランジスタにおける熱酸化膜（第１の絶縁膜）の膜厚とフラットバンド電圧との関係を示したものである。この図から明らかなように，熱酸化膜厚が４ｎｍ未満の場合にはＭＯＳトランジスタにおけるフラットバンド電圧が低下してしまう。この現象は、熱酸化膜と下地膜であるシリコン層との界面における界面準位密度が大きく、この界面準位に電子が捕獲されることによって所望のトランジスタ特性を発揮させることが不可能になるためである。一方、熱酸化膜厚が４ｎｍ以上であればフラットバンド電圧はほぼ一定値を示し、所望のトランジスタ特性を確保することが可能になる。
【００３０】
尚、熱酸化膜厚の上限は敢えて規定する必要はないが、ゲート絶縁膜を熱酸化膜／ＴＥＯＳなる２層構造とする場合には必要以上に厚くする必要はない。即ち、薄膜トランジスタの生産性を考慮すれば、熱酸化という方法は酸化膜の形成速度が小さい方法であることを考えて、その膜厚の上限として例えば２０ｎｍ程度が適当である。
【００３１】
次に、第２の実施例について図４を用いて説明する。ボロン（Ｂ）イオンを打ち込んだアモルファスシリコン膜３をエキシマレーザ光５により結晶化する工程までは先の第１の実施例と同様である（図２（ｃ））。
次に、ボロン（Ｂ）がドープされた多結晶シリコン層４の表面を酸化させて，４ｎｍ以上のシリコン酸化層を形成する。そして、このシリコン酸化層をゲート絶縁層６として機能させる。その後、ゲート領域７を形成する工程以降の工程は先に示した実施例１の場合と同様である。上記した工程を経て、図４に示すゲート絶縁層６が１層の構造である薄膜トランジスタが完成する。
【００３２】
第２の実施例において、ゲート絶縁層６を１層の構造とし，その膜厚を例えば２０ｎｍ程度にすることによって、第１の実施例に比較して低電圧で薄膜トランジスタを安定に動作させることが可能になる。
【００３３】
次に、第３の実施例について図５を用いて説明する。
図５は薄膜トランジスタの形成プロセスフローである。ガラス基板１の上にアモルファスシリコン膜３を形成する工程までは先に示した第１の実施例の場合と同様である（図５（ａ））。
【００３４】
次に、アモルファスシリコン膜３にエキシマレーザ光５を照射して結晶化処理を行い，多結晶シリコン膜４を形成する（図５（ｂ））。その後、多結晶シリコン膜４に加速電圧：０．５〜１００ｋｅＶ、ドーズ量：１Ｅ１０〜１Ｅ１６／ｃｍ２の条件で３ｂ族元素であるボロン（Ｂ）イオン１３を打ち込む（図５（ｃ））。このイオン打ち込みにより，少なくとも後にチャネルとなるゲート直下の多結晶シリコン層にボロンが打ち込まれる。また，拡散防止層２にもボロン（Ｂ）が一部打ち込まれることにより，ガラス基板からナトリウムイオン等が素子中に拡散するのを防止する効果を高めることができる。
【００３５】
次に、ボロン（Ｂ）イオンの打ち込まれた多結晶シリコン膜４の上に第１の絶縁層６ａ及び第２の絶縁層６ｂを形成する（図５（ｄ））。このとき、先の第１の実施例では，アモルファスシリコンにボロン（Ｂ）イオン打ち込みを行った後にエキシマレーザ光５により結晶化を行ったが，本実施例に示すようにエキシマレーザ光５による結晶化の工程とボロン（Ｂ）イオン打ち込みの工程とを行なう順番を逆にしても、多結晶シリコン膜４上に形成される酸化膜（第１の絶縁層６ａ）の形成速度が低下することはない。
【００３６】
次に、ゲート絶縁膜６上にチャネル領域１２に対応させた位置にゲート領域７を形成し（図５（ｅ））、層間絶縁膜１０及び電極１１を形成して図１に示した場合と同様の薄膜トランジスタが完成する。
【００３７】
上記した実施例では，第２の絶縁層シリコン酸化膜の形成方法は第１の実施例同様にＣＶＤ法を用いたが、スパッタ等の物理堆積法、スピン塗布法等を用いて形成しても同様の効果が得られる。
【００３８】
ところで、上記した第１の実施例あるいは第３の実施例では、ＮチャネルＭＯＳ型の薄膜トランジスタを構成するが、ソース領域８、ドレイン領域９に打ち込むイオンの種類を適宜選択することによりＰチャネルＭＯＳ型薄膜トランジスタを形成することも可能である。また、これらのイオン打ち込みを使い分けることにより，同一基板上にＮチャネルＭＯＳ型とＰチャネルＭＯＳ型とを作り込んだＣ−ＭＯＳ型薄膜トランジスタを形成することも可能である。
【００３９】
次に、多結晶シリコン層４の表面を酸化して得られるシリコン酸化層６ａの形成方法について、以下に詳しく説明する。
無アニールガラス基板１の上に多結晶シリコン層４が形成されたサンプルを第１の処理室に搬入し、無アニールガラス基板１に対して熱的な悪影響を及ぼさない程度の温度、例えば約４５０℃で加熱する。一方、第１の処理室とは隔離されて隣接する第２の処理室に、１００ｇ／Ｎｍ３のオゾン（約１ＳＬＭ／ｃｍ２：オゾンの全流量を有効処理面積で除した値）を導入し、第２の処理室内を約７００Ｔｏｒｒに制御する。オゾンは純酸素ガス（１０ＳＬＭ）と微量のＮ２ガス（５５ＳＣＣＭ）との混合ガスを原料とし、良く知られた無声放電型オゾナイザを用いて１００ｇ／Ｎｍ３（オゾン濃度約５％）のオゾンを生成した。
【００４０】
上記のオゾン雰囲気にある第２の処理室に、第１の処理室から４５０℃に加熱されたサンプルを搬入する。このような処理を行なうことによって多結晶シリコン層４の表面が酸化される。第２の処理室における処理時間を例えば１０分とすれば、多結晶シリコン層４の表面に約４ｎｍの膜厚を有する第１の絶縁層６ａ、即ちＳｉＯ２層が形成される。ここで多結晶シリコン層４にはボロン（Ｂ）イオンが注入されているため、ボロン（Ｂ）イオンが注入されていない場合（従来方法）に比較して酸化速度が大きく、結果的には膜厚の厚いＳｉＯ２層を形成することができる。
【００４１】
次に、シリコン層の酸化メカニズムについて簡単に説明する。
シリコンの表面が酸化種の雰囲気に晒されたとき、先ずこの酸化種がシリコンの表面に吸着し、酸化反応が開始される。また、シリコンの表面にシリコン酸化膜を有する場合には、シリコン酸化膜の表面に吸着した酸化種がシリコン酸化膜中を拡散する。そして、酸化種の拡散が進行してシリコン酸化膜／シリコンの界面に到達すると、そこでシリコンと酸化種との反応が起こり、シリコン酸化膜が成長する。
【００４２】
従来、シリコンの酸化は，８００℃以上の高温プロセスを必要としていたが，オゾンガスを用いることにより酸化膜形成温度の低温化が可能となる。さらに多結晶シリコンにボロン（Ｂ）やリン（Ｐ）等の不純物がドープされていると，これらの不純物がドープされていない場合よりも酸化膜形成速度が大きくなる。
【００４３】
この理由は次のようなメカニズムによる。
多結晶シリコン層にリン（Ｐ）がドープされている場合の酸化メカニズムは、単結晶シリコンで広く用いられているリニア−パラボリック近似でモデル化できる。
即ち、酸化膜厚ｄと時間ｔの間には、ｄ２＋Ａ・ｄ=Ｂ／（ｔ+τ）なる関係式が成り立つ。ここで、τ、Ａ、Ｂは定数である。
【００４４】
リンをドープしたシリコンの酸化ではリンがシリコン側に偏析し，シリコン領域に酸化種とＳｉの反応サイトとなる空孔濃度を高めるため酸化速度が増大する。言い換えれば、シリコン側へのリンの偏析によりＳｉ／ＳｉＯ２界面での反応速度が大きくなり，線形定数Ｂ／Ａが最も顕著に影響を受けて大きくなる。さらに多結晶シリコンではリンは粒界に偏析するため，粒界を介してより酸化膜形成速度は大きくなる。
【００４５】
一方、多結晶シリコン中にボロン（Ｂ）イオンをドープした場合には，ボロンはＳｉＯ２側に偏析し，ＳｉＯ２の結合構造を弱める。従って、弱められた構造を有する酸化膜中では酸化種の拡散が促進されて、その結果として酸化速度が増大する。即ち、ボロンイオンをドープしたシリコン層では前述の関係式における定数Ｂの値が増大することになる。
【００４６】
多結晶シリコン層４の表面を酸化して形成した第１の絶縁層６ａ（ＳｉＯ２層）上に形成した第２の絶縁層６ｂは、例えばＣＶＤ法、ＰＶＤ法、またはスピン塗布法により形成する。ＣＶＤ法の場合、ＴＥＯＳを原料ガスとして熱分解反応を利用する方法、またモノシランやジシランを原料ガスとして熱分解を利用する方法等がある。また、ＰＶＤ法の場合、スパッタ法、蒸着法等がある。例えばＳｉＯ２ターゲットを用い、Ａｒ／Ｏ２混合ガス中でＲＦスパッタを行うことによって、緻密なＳｉＯ２膜が得られる。また、スピン塗布法では、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法等がある。
以上述べた方法によって、ゲート絶縁層６が完成する。
【００４７】
以上に述べたプロセスを用いて、無アニールガラス基板上に５００℃以下なる低温で形成されたＴＦＴは、多結晶シリコン層なるチャネル領域の上に約４ｎｍ以上のゲート絶縁膜を有し、その絶縁膜として多結晶シリコン層を酸化させて形成させたＳｉＯ２層を用いることによって、その界面準位密度を下げることが出来る。そして、その結果としてＴＦＴの重要な特性のひとつであるしきい電圧Ｖｔｈの経時的変動を小さく抑えることが可能であることを確認した。
【００４８】
【発明の効果】
以上で説明したように、オゾン酸化を利用した多結晶シリコン膜の表面処理を用いることにより、安価な無アニールガラス基板上に液晶表示用の薄膜トランジスタを形成することが出来る。
【図面の簡単な説明】
【図１】第１の実施例である薄膜トランジスタを説明するための概略断面図である。
【図２】第１の実施例である薄膜トランジスタの製造方法を説明するための工程図である。
【図３】熱酸化膜厚とフラットバンド電圧との関係を表す説明図である。
【図４】第２の実施例である薄膜トランジスタを説明するための概略断面図である。
【図５】第３の実施例である薄膜トランジスタの製造方法を説明するための工程図である。
【符号の説明】
１…無アニールガラス基板、２…拡散防止層、３…アモルファスシリコン層、４…多結晶シリコン層、５…エキシマレーザ光、６ａ…第１の絶縁層、６ｂ…第２の絶縁層、７…ゲート領域、８…ソース領域、９…ドレイン領域、１０…層間絶縁層、１１…電極、１２…チャネル領域、１３…加速されたボロン（Ｂ）イオン

Claims (3)

  1. 薄膜トランジスタの製造方法であって、
    （１）無アニールガラス基板の上方に非晶質シリコン層を形成する工程と、
    （２）前記非晶質シリコン層にイオン注入装置を用いて３ｂ族の元素または５ｂ族の元素を注入する工程と、
    （３）前記３ｂ族の元素または前記５ｂ族の元素が注入された前記非晶質シリコン層にレーザ光を照射して、これを多結晶シリコン層に変える工程と、
    （４）前記無アニールガラス基板の上方に形成され前記３ｂ族の元素または前記５ｂ族の元素が注入された前記多結晶シリコン層の表面を少なくともオゾンを含有する雰囲気中にて５００℃以下の温度で酸化させることにより、第１の絶縁層を４〜２０ｎｍの厚さで形成する工程と、
    （５）前記第１の絶縁層の上に第２の絶縁層を形成する工程と、
    （６）前記第２の絶縁層の上にゲート領域を形成する工程と、
    （７）前記ゲート領域をマスクとして、イオン注入法によりソース領域及びドレイン領域に３ｂ族の元素または５ｂ族の元素を注入する工程と、
    （８）前記ゲート領域を覆うようにして層間絶縁層を形成した後、前記ソース領域、前記ドレイン領域、及び前記ゲート領域のいずれかに電気的に接続される電極を夫々形成する工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
  2. 薄膜トランジスタの製造方法であって、
    （１）無アニールガラス基板の上方に非晶質シリコン層を形成する工程と、
    （２）前記非晶質シリコン層にレーザ光を照射して、これを多結晶シリコン層に変える工程と、
    （３）前記多結晶シリコン層にイオン注入装置を用いて３ｂ族の元素または５ｂ族の元素を注入する工程と、
    （４）前記無アニールガラス基板の上方に形成され前記３ｂの元素または前記５ｂ族の元素が注入された前記多結晶シリコン層の表面を少なくともオゾンを含有する雰囲気中にて５００℃以下の温度で酸化させることにより、第１の絶縁層を４〜２０ｎｍの厚さで形成する工程と、
    （５）前記第１の絶縁層の上に第２の絶縁層を形成する工程と、
    （６）前記第２の絶縁層の上にゲート領域を形成する工程と、
    （７）前記ゲート領域をマスクとして、イオン注入法によりソース領域及びドレイン領域に３ｂ族の元素または５ｂ族の元素を注入する工程と、
    （８）前記ゲート領域を覆うようにして層間絶縁層を形成した後、前記ソース領域、前記ドレイン領域、及び前記ゲート領域のいずれかに電気的に接続される電極を夫々形成する工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
  3. 前記３ｂ族の元素がボロン（Ｂ），前記５ｂ族の元素がリン（Ｐ）であること
    を特徴とする請求項１又は請求項２に記載の薄膜トランジスタの製造方法。
JP2001257127A 2001-08-28 2001-08-28 薄膜トランジスタの製造方法 Expired - Lifetime JP4709442B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001257127A JP4709442B2 (ja) 2001-08-28 2001-08-28 薄膜トランジスタの製造方法
TW091100534A TW530340B (en) 2001-08-28 2002-01-16 Thin film transistor and method of manufacturing the same
KR10-2002-0003086A KR100478664B1 (ko) 2001-08-28 2002-01-18 박막 트랜지스터 및 그 제조 방법
US10/050,154 US6570184B2 (en) 2001-08-28 2002-01-18 Thin film transistor and method for manufacturing the same
CNB021028273A CN1310335C (zh) 2001-08-28 2002-01-21 薄膜晶体管及其制造方法
US10/404,060 US6861299B2 (en) 2001-08-28 2003-04-02 Process for manufacturing thin film transistor on unannealed glass substrate
KR1020040111761A KR100547543B1 (ko) 2001-08-28 2004-12-24 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001257127A JP4709442B2 (ja) 2001-08-28 2001-08-28 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2003069030A JP2003069030A (ja) 2003-03-07
JP4709442B2 true JP4709442B2 (ja) 2011-06-22

Family

ID=19084837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257127A Expired - Lifetime JP4709442B2 (ja) 2001-08-28 2001-08-28 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (2) US6570184B2 (ja)
JP (1) JP4709442B2 (ja)
KR (2) KR100478664B1 (ja)
CN (1) CN1310335C (ja)
TW (1) TW530340B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6977775B2 (en) * 2002-05-17 2005-12-20 Sharp Kabushiki Kaisha Method and apparatus for crystallizing semiconductor with laser beams
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP4951840B2 (ja) * 2004-03-12 2012-06-13 東京エレクトロン株式会社 プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
CN1691277B (zh) * 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
JP4814498B2 (ja) * 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7432141B2 (en) * 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
JP2007048968A (ja) * 2005-08-10 2007-02-22 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜及びその製造方法
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7470594B1 (en) * 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
JP2008171871A (ja) 2007-01-09 2008-07-24 Hitachi Displays Ltd 高感度光センサ素子及びそれを用いた光センサ装置
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
CN101908543B (zh) * 2009-06-02 2016-06-22 台湾积体电路制造股份有限公司 集成电路结构
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011043217A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
JP5454727B1 (ja) 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法
US9543408B1 (en) * 2015-08-26 2017-01-10 United Microelectronics Corp. Method of forming patterned hard mask layer
CN107219671A (zh) * 2017-07-24 2017-09-29 东旭（昆山）显示材料有限公司 阵列基板及其制备方法、液晶显示面板及其制备方法、液晶显示屏和应用
KR102128449B1 (ko) 2019-07-30 2020-06-30 정한택 하수처리장 최종침전지 커버겸용 태양광 발전장치 및 그를 구비하는 하수처리장

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177765A (ja) * 1990-11-10 1992-06-24 Semiconductor Energy Lab Co Ltd 半導体装置
JPH04326731A (ja) * 1991-04-26 1992-11-16 Sharp Corp 絶縁膜の作製方法
JPH08195494A (ja) * 1994-05-26 1996-07-30 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
JPH1079516A (ja) * 1996-07-11 1998-03-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1197691A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 薄膜トランジスタおよび接合構造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US565847A (en) * 1896-08-11 Latch
DE1957576C3 (de) * 1969-11-15 1975-08-21 Leifheit International Guenter Leifheit Gmbh, 5408 Nassau Kehrmaschine, insbesondere Teppichkehrmaschine
JP3308513B2 (ja) 1990-11-10 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JPH0766426A (ja) * 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN100358095C (zh) * 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3590156B2 (ja) * 1995-09-13 2004-11-17 株式会社東芝 液晶表示装置
KR100204805B1 (ko) * 1996-12-28 1999-06-15 윤종용 디엠오에스 트랜지스터 제조방법
JPH10261801A (ja) 1997-03-19 1998-09-29 Toshiba Electron Eng Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JPH10270687A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
JP3308512B2 (ja) * 1999-11-08 2002-07-29 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177765A (ja) * 1990-11-10 1992-06-24 Semiconductor Energy Lab Co Ltd 半導体装置
JPH04326731A (ja) * 1991-04-26 1992-11-16 Sharp Corp 絶縁膜の作製方法
JPH08195494A (ja) * 1994-05-26 1996-07-30 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
JPH1079516A (ja) * 1996-07-11 1998-03-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH1197691A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 薄膜トランジスタおよび接合構造

Also Published As

Publication number Publication date
KR20050004758A (ko) 2005-01-12
TW530340B (en) 2003-05-01
KR20030019050A (ko) 2003-03-06
US20030189205A1 (en) 2003-10-09
CN1310335C (zh) 2007-04-11
US20030042484A1 (en) 2003-03-06
US6570184B2 (en) 2003-05-27
US6861299B2 (en) 2005-03-01
CN1404160A (zh) 2003-03-19
KR100547543B1 (ko) 2006-01-31
JP2003069030A (ja) 2003-03-07
KR100478664B1 (ko) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4709442B2 (ja) 薄膜トランジスタの製造方法
US5646424A (en) Transistor device employing crystallization catalyst
US6261875B1 (en) Transistor and process for fabricating the same
US6815717B2 (en) Thin-film transistor and method of manufacturing the same
JPH1083990A (ja) 半導体装置の製造方法
JP3369244B2 (ja) 薄膜トランジスタ
JP4729881B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JPH08125197A (ja) 半導体装置の作製方法および半導体装置の作製装置
JPH09129889A (ja) 半導体装置の製造方法
JPH11354441A (ja) 半導体装置の製造方法
JP4387477B2 (ja) 半導体素子の製造方法
JP4461731B2 (ja) 薄膜トランジスタの製造方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JP2005311105A (ja) 薄膜トランジスタおよびその製造方法
JP3369530B2 (ja) 薄膜トランジスタの作製方法
JPH04336466A (ja) 半導体装置の製造方法
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JPH09107101A (ja) 半導体装置の製造方法
JP2005057098A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2000269516A (ja) 半導体装置の作製方法
JP2000269517A (ja) 半導体装置の作製方法
JP2000269502A (ja) 半導体装置
JPH08148687A (ja) 薄膜半導体装置の製造方法
JPH04364783A (ja) 液晶駆動用素子の製造方法
JPH09246560A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080722

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081003

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100830

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110318

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250