JP2005311105A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2005311105A JP2005311105A JP2004126690A JP2004126690A JP2005311105A JP 2005311105 A JP2005311105 A JP 2005311105A JP 2004126690 A JP2004126690 A JP 2004126690A JP 2004126690 A JP2004126690 A JP 2004126690A JP 2005311105 A JP2005311105 A JP 2005311105A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- oxide film
- film transistor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title description 19
- 239000010408 film Substances 0.000 claims abstract description 130
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 20
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 12
- 125000004432 carbon atom Chemical group C* 0.000 claims abstract description 11
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 103
- 239000012535 impurity Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 244000282866 Euchlaena mexicana Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
【課題】 閾値電圧のばらつきを低減させることが可能な薄膜トランジスタおよびその製造方法に関する。
【解決手段】 基板に対して形成される絶縁性アンダーコート層と、該絶縁性アンダーコート層の上に形成される多結晶シリコンからなる半導体活性層と、該半導体活性層上に絶縁して形成されるゲート電極とを備え、該絶縁性アンダーコート層は、テトラエトキシシランを材料とし、プラズマＣＶＤで形成されたシリコン酸化膜層である薄膜トランジスタである。該シリコン酸化膜層の炭素原子濃度は６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内であることが好ましく、また窒素原子濃度は３×１０19／ｃｍ3以下であることが好ましい。
【選択図】 図１
【解決手段】 基板に対して形成される絶縁性アンダーコート層と、該絶縁性アンダーコート層の上に形成される多結晶シリコンからなる半導体活性層と、該半導体活性層上に絶縁して形成されるゲート電極とを備え、該絶縁性アンダーコート層は、テトラエトキシシランを材料とし、プラズマＣＶＤで形成されたシリコン酸化膜層である薄膜トランジスタである。該シリコン酸化膜層の炭素原子濃度は６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内であることが好ましく、また窒素原子濃度は３×１０19／ｃｍ3以下であることが好ましい。
【選択図】 図１
Description
本発明は、液晶装置等に組み込まれる薄膜トランジスタであって、閾値電圧のばらつきを低減することが可能な薄膜トランジスタおよびその製造方法に関する。
アクティブマトリックス方式の液晶表示装置においては、大面積である基板上にも半導体活性層を比較的低温で均一性良く形成させることができるという理由で、液晶表示画素のスイッチング素子に非晶質シリコンを用いた薄膜トランジスタが広く用いられてきた。また最近では、非晶質シリコンを用いた薄膜トランジスタよりも電界効果移動度が大きいという理由で多結晶シリコンを用いた薄膜トランジスタが用いられている。多結晶シリコンを用いた薄膜トランジスタを表示画素のスイッチング素子のみならず周辺の駆動回路素子にも同一基板上に形成することで、高性能の表示装置を安価に製造することが可能となる。
このような薄膜トランジスタとしては、半導体活性層上にゲート絶縁層およびゲート電極を形成するトップゲート型が主に用いられている。
近年、基板の大型化や、安価であるガラス基板への適用といった目的に伴って、低温プロセスによる多結晶シリコン酸化膜の形成が行なわれるようになっている。低温プロセスによって酸化シリコンを形成するには、熱酸化法の代わりにプラズマＣＶＤ法（プラズマ化学的気相成長法）を用いる必要がある。しかし、プラズマＣＶＤ法は熱酸化法と比べて形成されるシリコン酸化膜の結晶性のばらつきによって膜質が低下し易いという問題がある。この膜質低下は薄膜トランジスタの閾値電圧の増加、ばらつきを招来する。
閾値電圧や低濃度不純物注入領域の抵抗値の変動を抑え、良好な電気特性を得る方法として、たとえば特許文献１には、絶縁性基板上にアンダーコート膜とアモルファスシリコン膜を真空中で連続的に所定の膜厚に成膜し、さらにアモルファスシリコン膜を大気にさらすことなく連続でレーザーアニールを施してポリシリコン膜にする方法を用いた薄膜半導体装置の製造方法が提案されている。
この方法によれば、トランジスタのチャネル部分に相当する界面は一度も大気にふれることなく形成され、不純物を全く含まない清浄な界面が形成される。
しかし、低温プロセスで得られるポリシリコン膜における結晶性の不均一は大気からの不純物の混入を防止するのみでは解消困難である。
一方、特許文献２には、ガラス基板を覆う絶縁性アンダーコート薄膜層が、窒化シリコン膜と該窒化シリコン膜を覆う酸化シリコン膜を含み、酸化シリコン膜が１００ｎｍ以上の厚さを持つことを特徴とする薄膜トランジスタが提案されている。
この方法では、酸化シリコン膜の厚みを１００ｎｍ以上とすることによって窒化シリコン膜と酸化シリコン膜の間の界面を半導体活性層から離すことにより、該界面における界面電荷が半導体活性層に与える影響を小さくすることが可能となり、酸化シリコン膜の膜厚変動およびバラツキに対して閾値電圧を安定させることができる。しかし、この方法において、窒化シリコン膜または酸化シリコン膜をプラズマＣＶＤ法によって堆積させた場合、両シリコン膜の結晶性の不均一に起因する閾値電圧の変動を抑制することは困難である。
特許文献３には、絶縁基板上に平均粗さが５ｎｍ以上１０ｎｍである多結晶半導体を形成した薄膜トランジスタが提案されている。この方法では、レーザーアニール前に非晶質シリコン膜表面に存在するシリコン酸化膜の膜厚を制御することで、レーザーアニール後に得られる多結晶シリコン膜の平均粗さを制御する。平均粗さは結晶粒径の指標と考えることができるため、上記の方法により結晶性のばらつきが少ない多結晶シリコン酸化膜を形成することができる。しかし、膜厚を制御する手段によって多結晶シリコン膜の膜質を向上させるには限界があり、膜質を満足できるレベルにまで向上させることは困難である。
また、特許文献４には、半導体薄膜とゲート絶縁膜との界面に存在する少なくとも１つの不純物元素の各々の濃度が３×１０11ａｔｏｍｓ／ｃｍ2以下である薄膜トランジスタが提案されている。たとえばプラズマＣＶＤ法を用い、大気に暴露されない工程によって不純物拡散防止膜および非晶質シリコンを順次形成した場合、半導体薄膜とゲート絶縁膜との界面の不純物濃度を低減することができるが、多結晶シリコンの結晶性のばらつきが大きく多結晶シリコン膜の膜質を満足できるレベルまで向上させることは困難である。
特開２０００−２６０９９５号公報
特開２０００−３２３７１７号公報
特開２００２−１４１５１０号公報
特開２００２−１９０６０４号公報
本発明は、上記の課題を解決し、閾値電圧のばらつきが低減され、表示品質、信頼性に優れる薄膜トランジスタおよびその製造方法に関する。
本発明は、基板に対して形成される絶縁性アンダーコート層と、該絶縁性アンダーコート層の上に形成される多結晶シリコンからなる半導体活性層と、該半導体活性層の上に絶縁して形成されるゲート電極とを備えた薄膜トランジスタであって、該絶縁性アンダーコート層が、テトラエトキシシラン（ＴＥＯＳ）を材料とし、プラズマＣＶＤで形成されたシリコン酸化膜層からなることを特徴とする薄膜トランジスタに関する。
シリコン酸化膜層の炭素原子濃度は６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内であることが好ましい。
シリコン酸化膜層の窒素原子濃度は３×１０19／ｃｍ3以下であることが好ましい。
特に、シリコン酸化膜層の炭素原子濃度が６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内であって、かつ窒素原子濃度が３×１０19／ｃｍ3以下に設定されることが好ましい。
本発明はまた、基板に対して、ＴＥＯＳを材料とし、プラズマＣＶＤでシリコン酸化膜層を形成する工程と、
該シリコン酸化膜層の上に非晶質シリコン膜層を形成する工程と、
該非晶質シリコン膜層に対してレーザー照射を行い、多結晶シリコンからなる半導体活性層を形成する工程と、
該半導体活性層の上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜によって該半導体活性層と絶縁されたゲート電極を形成する工程と、
を含むことを特徴とする、薄膜トランジスタの製造方法に関する。
該シリコン酸化膜層の上に非晶質シリコン膜層を形成する工程と、
該非晶質シリコン膜層に対してレーザー照射を行い、多結晶シリコンからなる半導体活性層を形成する工程と、
該半導体活性層の上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜によって該半導体活性層と絶縁されたゲート電極を形成する工程と、
を含むことを特徴とする、薄膜トランジスタの製造方法に関する。
上記の製造方法においてシリコン酸化膜層を形成する工程の前には、基板上にシリコン窒化膜層を形成する工程が設けられることが好ましい。
本発明によれば、ＴＥＯＳを材料としたプラズマＣＶＤ法を用いることによって、均一でかつ高い結晶性を有し、準位の少ないシリコン酸化膜からなる絶縁性アンダーコート層が形成される。これにより閾値電圧のばらつきが低減され、表示品質、信頼性に優れる薄膜トランジスタの提供が可能となる。
本発明は、特にガラス基板を用いた場合に問題となる基板中から半導体活性層への不純物の拡散による電圧特性低下を防止する目的で、基板に対して絶縁性アンダーコート層を設けることを特徴とする。本発明における絶縁性アンダーコート層は、ＴＥＯＳを材料としてプラズマＣＶＤで形成されたシリコン酸化膜層からなる。
シリコン酸化膜層の炭素原子濃度は、好ましくは６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内に設定される。薄膜トランジスタ特性はアンダーコート層の準位に大きく依存するが、本発明においては、絶縁性アンダーコート層として形成されるシリコン酸化膜層の材料としてＴＥＯＳを用いるため、ＳｉＨ4を用いるよりも準位の少ないシリコン酸化膜層を形成することができ、閾値電圧およびＳ値の低減が可能である。シリコン酸化膜層の炭素原子濃度が６×１０19／ｃｍ3以上である場合には良好な電気特性が確保され、また１×１０20／ｃｍ3以下であれば炭化シリコン生成による電気特性劣化を回避できる。
本発明のシリコン酸化膜層における窒素原子濃度は３×１０19／ｃｍ3以下であることが好ましい。この場合不純物濃度が一定以下に抑えられるため抵抗値の変動によるトランジスタ特性の低下を回避できる。
さらに、シリコン酸化膜層の炭素原子濃度が６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内でかつ窒素原子濃度が３×１０19／ｃｍ3以下となるように設定される場合、薄膜トランジスタにおける閾値電圧の低減効果が良好であるため特に好ましい。
絶縁性アンダーコート層であるシリコン酸化膜層は基板上に直接形成されても良いが、基板と該シリコン酸化膜層との間に他の層を介在させても良い。具体的には、基板上にシリコン窒化膜層を形成した後、該シリコン窒化膜層上に該シリコン酸化膜層を形成することが好ましい。この場合、基板とシリコン酸化膜層との間に、シリコン酸化膜層よりも不純物阻止能力の高いシリコン窒化膜層が形成されることにより、基板から半導体活性層への不純物の移動による閾値電圧の上昇が効果的に阻止される。
本発明に係る薄膜トランジスタの好ましい態様につき、図を参照して以下に説明する。図１は、本発明の薄膜トランジスタの一例を示す断面図である。
図１（Ａ）に示すように、たとえばガラス基板等の基板１の上に平行平板型ＲＦプラズマＣＶＤ等によりシリコン窒化膜層２を形成し、該シリコン窒化膜層２の上に、平行平板型ＲＦプラズマＣＶＤによって絶縁性アンダーコート層３としてのシリコン酸化膜層を形成する。シリコン酸化膜層はＴＥＯＳを材料とし、たとえば液体状のＴＥＯＳを酸素源となるガスとともに混合ガスとしてチャンバー内に供給する方法等によって形成される。
シリコン窒化膜層２の厚みはたとえば５０ｎｍ以上とされることができる。この場合シリコン窒化膜が拡散防止層として良好に機能する。また、絶縁性アンダーコート層３の厚みはたとえば２００〜３００ｎｍの範囲内とされることができる。絶縁性アンダーコート層の厚みが２００ｎｍ以上であれば、基板から半導体活性層への不純物の拡散が抑制されるため薄膜トランジスタの閾値電圧が効果的に低減される点で好ましく、３００ｎｍ以下であれば生産性に優れる点で好ましい。
本発明においては、絶縁性アンダーコート層３として形成されるシリコン酸化膜層の材料としてＴＥＯＳを用いる。ＴＥＯＳを材料として形成されるシリコン酸化膜層は結晶性が均一であり準位が少ないため、薄膜トランジスタの閾値電圧を低減させることが可能となる。
次に、平行平板型ＲＦプラズマＣＶＤ等により、図１（Ｂ）に示すように、半導体活性層とするための非晶質シリコン膜を形成する。非晶質シリコン膜の厚みはたとえば約５０ｎｍ程度とされることが好ましい。キャリア移動度向上のためには半導体活性層中のシリコン粒径を大きくすることが有効な手段であるが、該シリコン粒径はシリコン膜層の膜厚に対して極大値を持ち、半導体活性層を厚み５０ｎｍ程度に形成することが良好なキャリア移動度を得るために特に好ましいからである。
非晶質シリコン膜の形成後、膜中の水素を脱気するため、たとえば窒素雰囲気下で加熱処理を行なう。次に非晶質シリコン膜にＸｅＣｌエキシマレーザーを照射して非晶質シリコン膜を溶融し、再結晶化させて多結晶化する方法等によりシリコン多結晶膜からなる半導体活性層４を形成する。
次に、シリコン多結晶膜をフォトリソグラフィーによりパターニングして、図１（Ｃ）に示すように、厚さ５０ｎｍ程度の島状のシリコン多結晶膜からなる半導体活性層４を形成し、該半導体活性層４の上に、プラズマＣＶＤ等によりシリコン酸化膜を堆積させ、図１（Ｄ）に示すようにゲート絶縁膜５を形成する。このとき、ＴＥＯＳを原料としてゲート絶縁膜を形成することが好ましい。続いて、ゲート絶縁膜上に、スパッタリング等によりたとえばＣｒ、Ｍｏ、Ｗ等の膜を厚さ２００ｎｍ以上で形成し、フォトリソグラフィーによりパターニングして、図１（Ｅ）に示すようにゲート電極６とする。ゲート電極の厚みが２００ｎｍ以上であれば、イオンドーピングによってソース・ドレイン電極を形成する場合にイオンがゲート電極を突き抜けてしまう危険性が少ない。
次に、ゲート電極６をマスクとして用い、イオンドーピング装置等により、ゲート絶縁膜５を介して半導体活性層４に、たとえば加速電圧５０ｋｅＶ、ドーズ量１．５×１０15ａｔｏｍ／ｃｍ2程度でリンを注入する方法等で、図１（Ｆ）に示すようにソース領域７およびドレイン領域８を形成する。ここで、リンの注入における加速電圧およびドーズ量は、半導体活性層に最も効果的にリンが注入できるような条件に適宜設定されることが好ましい。リン濃度が高過ぎるとシリコン結晶がアモルファス化することによってドープされた半導体活性層の抵抗が高くなる傾向がある。
その後、再度アニールを行ない、ドーピングした不純物を活性化する。
次に、プラズマＣＶＤ等によってシリコン酸化膜を堆積し、図１（Ｇ）に示すように層間絶縁層９を形成した後、フォトリソグラフィーで層間絶縁層をパターニングすることによりコンタクトホールを形成する。このとき、ＴＥＯＳを原料として層間絶縁層９を形成することが好ましい。
次に、スパッタリング等によりたとえばＣｒの配線を堆積し、フォトリソグラフィーによりパターニングして、図１（Ｈ）に示すようにソース電極１０およびドレイン電極１１を形成する。
以上の方法により本発明の薄膜トランジスタが完成される。
＜実施例＞
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
（１） 絶縁性アンダーコート層の形成
（実施例）
ガラス基板上に、シリコン窒化膜層を厚み５０ｎｍで、絶縁性アンダーコート層としてのシリコン酸化膜層を厚み２００ｎｍで、それぞれ平行平板型ＲＦプラズマＣＶＤにより形成した後、同じく平行平板型ＲＦプラズマＣＶＤにより非晶質シリコン膜層を厚み５０ｎｍで形成した。本実施例においては、シリコン酸化膜からなる絶縁性アンダーコート層および非晶質シリコン膜層の材料としてＴＥＯＳを用いた。続いて、窒素雰囲気下で加熱処理を行なって膜中の水素を脱気した後、非晶質シリコン膜にＸｅＣｌエキシマレーザーを照射してシリコン多結晶膜とした。
（実施例）
ガラス基板上に、シリコン窒化膜層を厚み５０ｎｍで、絶縁性アンダーコート層としてのシリコン酸化膜層を厚み２００ｎｍで、それぞれ平行平板型ＲＦプラズマＣＶＤにより形成した後、同じく平行平板型ＲＦプラズマＣＶＤにより非晶質シリコン膜層を厚み５０ｎｍで形成した。本実施例においては、シリコン酸化膜からなる絶縁性アンダーコート層および非晶質シリコン膜層の材料としてＴＥＯＳを用いた。続いて、窒素雰囲気下で加熱処理を行なって膜中の水素を脱気した後、非晶質シリコン膜にＸｅＣｌエキシマレーザーを照射してシリコン多結晶膜とした。
次に、シリコン多結晶膜をフォトリソグラフィーによりパターニングして、島状のシリコン多結晶膜からなる厚さ５０ｎｍの半導体活性層を形成し、該半導体活性層の上に、プラズマＣＶＤによりシリコン酸化膜を堆積させ、ゲート絶縁膜を形成した。続いて、ゲート絶縁膜上に、スパッタリングによりＣｒ膜を厚さ２００ｎｍで形成し、フォトリソグラフィーによりパターニングしてゲート電極を形成した。
次に、ゲート電極をマスクとして用い、イオンドーピング装置により、ゲート絶縁膜を介して半導体活性層に、加速電圧５０ｋｅＶ、ドーズ量１．５×１０15ａｔｏｍ／ｃｍ2でリンを注入し、ソース領域およびドレイン領域を形成した。その後、再度アニールを行ない、ドーピングした不純物を活性化した。
次に、プラズマＣＶＤでシリコン酸化膜を堆積して層間絶縁層を形成した後、フォトリソグラフィーで層間絶縁層をパターニングすることによりコンタクトホールを形成した。
次に、スパッタリングによりＣｒの配線を堆積し、フォトリソグラフィーによりパターニングしてソース電極およびドレイン電極を形成した。以上の方法で薄膜トランジスタを作製した。
（比較例）
シリコン酸化膜層の材料としてＳｉＨ4を用いた他は実施例と同様の方法で薄膜トランジスタを作製した。
シリコン酸化膜層の材料としてＳｉＨ4を用いた他は実施例と同様の方法で薄膜トランジスタを作製した。
（２） 組成分析
ＳＩＭＳ（二次イオン質量分析）を用いた深さ方向分析により、実施例および比較例において絶縁性アンダーコート層として形成したシリコン酸化膜層内部の組成分析を行なった。該シリコン酸化膜層内部の炭素および窒素の濃度を表１に示す。なお各濃度の値は、シリコン酸化膜層の領域における測定値のばらつきを反映させ、（最小値〜最大値）として示している。
ＳＩＭＳ（二次イオン質量分析）を用いた深さ方向分析により、実施例および比較例において絶縁性アンダーコート層として形成したシリコン酸化膜層内部の組成分析を行なった。該シリコン酸化膜層内部の炭素および窒素の濃度を表１に示す。なお各濃度の値は、シリコン酸化膜層の領域における測定値のばらつきを反映させ、（最小値〜最大値）として示している。
（３） 閾値電圧の測定
実施例および比較例において作製した薄膜トランジスタについて閾値電圧を測定した。図２は、シリコン酸化膜層の材料としてＴＥＯＳ系ガスを用いた実施例に係る薄膜トランジスタの閾値電圧を示す図である。また図３は、シリコン酸化膜層の材料としてＳｉＨ4系ガスを用いた比較例に係る薄膜トランジスタの閾値電圧を示す図である。図２および図３より算出した閾値電圧を表２に示す。なお、ｎチャネル多結晶薄膜トランジスタとしたときの閾値電圧をＶｔｈ（ｎ）、ｐチャネル多結晶薄膜トランジスタとしたときの閾値電圧をＶｔｈ（ｐ）として表している。
実施例および比較例において作製した薄膜トランジスタについて閾値電圧を測定した。図２は、シリコン酸化膜層の材料としてＴＥＯＳ系ガスを用いた実施例に係る薄膜トランジスタの閾値電圧を示す図である。また図３は、シリコン酸化膜層の材料としてＳｉＨ4系ガスを用いた比較例に係る薄膜トランジスタの閾値電圧を示す図である。図２および図３より算出した閾値電圧を表２に示す。なお、ｎチャネル多結晶薄膜トランジスタとしたときの閾値電圧をＶｔｈ（ｎ）、ｐチャネル多結晶薄膜トランジスタとしたときの閾値電圧をＶｔｈ（ｐ）として表している。
表１に示す結果より、実施例におけるシリコン酸化膜層の炭素原子濃度は６×１０19〜１０×１０19ａｔｏｍ／ｃｍ3程度、窒素原子濃度は１×１０19〜３×１０19ａｔｏｍ／ｃｍ3程度であった。一方比較例におけるシリコン酸化膜層の炭素原子濃度は１×１０18〜３×１０18ａｔｏｍ／ｃｍ3程度、窒素原子濃度は４×１０18〜７×１０18ａｔｏｍ／ｃｍ3程度であった。
表２に示す結果より、ＴＥＯＳを材料ガスとしてシリコン酸化膜層を形成した実施例の薄膜トランジスタの閾値電圧Ｖｔｈ（ｎ）は３．２Ｖ、Ｖｔｈ（ｐ）は−２．６Ｖであり、比較例の薄膜トランジスタの閾値電圧Ｖｔｈ（ｎ）が４．７Ｖ、Ｖｔｈ（ｐ）が−４．５Ｖであるのと比べて著しく低減されていた。よって本発明の方法で作製した薄膜トランジスタは、炭素原子濃度および窒素原子濃度が所望の範囲内に設定され、良好な電圧特性を有することが分かる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、均一でかつ高い結晶性を有し、準位の少ない絶縁性アンダーコート層を設けることにより、閾値電圧のばらつきが低減され、優れた電圧特性を有する薄膜トランジスタの提供が可能となる。
１ 基板、２ シリコン窒化膜層、３ 絶縁性アンダーコート層、４ 半導体活性層、５ ゲート絶縁膜、６ ゲート電極、７ ソース領域、８ ドレイン領域、９ 層間絶縁層、１０ ソース電極、１１ ドレイン電極。
Claims (6)
- 基板に対して形成される絶縁性アンダーコート層と、前記絶縁性アンダーコート層の上に形成される多結晶シリコンからなる半導体活性層と、前記半導体活性層の上に絶縁して形成されるゲート電極とを備えた薄膜トランジスタであって、前記絶縁性アンダーコート層が、テトラエトキシシランを材料とし、プラズマＣＶＤで形成されたシリコン酸化膜層からなることを特徴とする、薄膜トランジスタ。
- 前記シリコン酸化膜層の炭素原子濃度が６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内であることを特徴とする、請求項１に記載の薄膜トランジスタ。
- 前記シリコン酸化膜層の窒素原子濃度が３×１０19／ｃｍ3以下であることを特徴とする、請求項１に記載の薄膜トランジスタ。
- 前記シリコン酸化膜層の炭素原子濃度が６×１０19／ｃｍ3〜１×１０20／ｃｍ3の範囲内で、かつ窒素原子濃度が３×１０19／ｃｍ3以下であることを特徴とする、請求項１に記載の薄膜トランジスタ。
- 基板に対して、テトラエトキシシランを材料とし、プラズマＣＶＤでシリコン酸化膜層を形成する工程と、
前記シリコン酸化膜層の上に非晶質シリコン膜層を形成する工程と、
前記非晶質シリコン膜層に対してレーザー照射を行い、多結晶シリコンからなる半導体活性層を形成する工程と、
前記半導体活性層の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜によって前記半導体活性層と絶縁されたゲート電極を形成する工程と、
を含むことを特徴とする、薄膜トランジスタの製造方法。 - 前記シリコン酸化膜層を形成する工程の前に、基板上にシリコン窒化膜層を形成する工程が設けられることを特徴とする、請求項５に記載の薄膜トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004126690A JP4222966B2 (ja) | 2004-04-22 | 2004-04-22 | 薄膜トランジスタおよびその製造方法 |
| TW094110725A TWI278118B (en) | 2004-04-22 | 2005-04-04 | Thin-film transistor and method of fabricating the same |
| KR1020050032758A KR100735850B1 (ko) | 2004-04-22 | 2005-04-20 | 박막 트랜지스터 및 그 제조방법 |
| US11/109,852 US20050239239A1 (en) | 2004-04-22 | 2005-04-20 | Thin-film transistor and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004126690A JP4222966B2 (ja) | 2004-04-22 | 2004-04-22 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005311105A true JP2005311105A (ja) | 2005-11-04 |
| JP4222966B2 JP4222966B2 (ja) | 2009-02-12 |
Family
ID=35137005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004126690A Expired - Fee Related JP4222966B2 (ja) | 2004-04-22 | 2004-04-22 | 薄膜トランジスタおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050239239A1 (ja) |
| JP (1) | JP4222966B2 (ja) |
| KR (1) | KR100735850B1 (ja) |
| TW (1) | TWI278118B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007302283A (ja) * | 2006-05-10 | 2007-11-22 | Kirin Brewery Co Ltd | ガスバリア性プラスチック容器、その容器用のプリフォーム及びその容器の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013197187A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP2905637A1 (en) * | 2014-02-07 | 2015-08-12 | ASML Netherlands B.V. | EUV optical element having blister-resistant multilayer cap |
| CN104241140A (zh) * | 2014-09-25 | 2014-12-24 | 上海和辉光电有限公司 | 形成多晶硅薄膜的方法及薄膜晶体管制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| JP3672639B2 (ja) * | 1995-09-16 | 2005-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6858898B1 (en) * | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6875674B2 (en) * | 2000-07-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorine concentration |
| JP4377640B2 (ja) * | 2003-09-19 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
-
2004
- 2004-04-22 JP JP2004126690A patent/JP4222966B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-04 TW TW094110725A patent/TWI278118B/zh active
- 2005-04-20 KR KR1020050032758A patent/KR100735850B1/ko not_active IP Right Cessation
- 2005-04-20 US US11/109,852 patent/US20050239239A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007302283A (ja) * | 2006-05-10 | 2007-11-22 | Kirin Brewery Co Ltd | ガスバリア性プラスチック容器、その容器用のプリフォーム及びその容器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050239239A1 (en) | 2005-10-27 |
| TWI278118B (en) | 2007-04-01 |
| KR100735850B1 (ko) | 2007-07-04 |
| TW200603409A (en) | 2006-01-16 |
| JP4222966B2 (ja) | 2009-02-12 |
| KR20060047273A (ko) | 2006-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479838B2 (en) | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device | |
| US7563659B2 (en) | Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same | |
| US7642605B2 (en) | Semiconductor device | |
| WO2010001998A1 (ja) | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 | |
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| US8044576B2 (en) | Organic light emitting display and method of fabricating the same | |
| US20050070055A1 (en) | Thin film transistor and method for production thereof | |
| KR100735850B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JPH06291316A (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JP5414708B2 (ja) | 半導体装置の製造方法 | |
| JP5295172B2 (ja) | 半導体装置 | |
| JPS62219574A (ja) | 半導体装置 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
| JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JPH05275699A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2005051172A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4286771B2 (ja) | 半導体装置の作製方法 | |
| JP2006165368A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
| JP2003209261A (ja) | 半導体装置およびその作製方法 | |
| JP2005175488A (ja) | 半導体装置の作製方法 | |
| JPH0575126A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |