JP2005051172A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2005051172A JP2005051172A JP2003284108A JP2003284108A JP2005051172A JP 2005051172 A JP2005051172 A JP 2005051172A JP 2003284108 A JP2003284108 A JP 2003284108A JP 2003284108 A JP2003284108 A JP 2003284108A JP 2005051172 A JP2005051172 A JP 2005051172A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- thickness
- film transistor
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】薄膜トランジスタは、絶縁基板101に形成されており、第1導電型のソース領域108、第1導電型のドレイン領域109、および、ソース領域およびドレイン領域の間に位置するチャネル領域110を有する半導体層105と、チャネル領域110の導電率を制御するゲート電極107と、半導体層105とゲート電極107との間に位置するゲート絶縁膜106とを備えている。チャネル領域110は、第1導電型とは異なる第2導電型の不純物がドープされた第1半導体層103b、および、第1半導体層103bおよびゲート絶縁膜106との間に位置する第2半導体層104bを含む。
【選択図】図1
Description
102 ベースコート
103a アモルファスシリコン層
104a アモルファスシリコン層
103b 多結晶シリコン層
104b 多結晶シリコン層
105 半導体層
106 ゲート絶縁膜
107 ゲート電極
108 ソース領域
109 ドレイン領域
110 チャネル領域
111 層間絶縁膜
112、113 コンタクトホール
114 ソース電極
115 ドレイン電極
116 パッシベーション膜
Claims (25)
- 絶縁基板に形成された薄膜トランジスタであって、
第1導電型のソース領域、第1導電型のドレイン領域、および、前記ソース領域および前記ドレイン領域の間に位置するチャネル領域を有する半導体層と、
前記チャネル領域の導電率を制御するゲート電極と、
前記半導体層と前記ゲート電極との間に位置するゲート絶縁膜と
を備え、前記チャネル領域は、前記第1導電型とは異なる第2導電型の不純物がドープされた第1半導体層、および、前記第1半導体層および前記ゲート絶縁膜との間に位置する第2半導体層を含む、薄膜トランジスタ。 - 前記ソース領域および前記ドレイン領域の第1導電型はn型、前記第1半導体層の第2導電型はp型であり、
前記第2半導体層はn型不純物を含み、その濃度は前記第1半導体層の不純物の濃度より高い、請求項1に記載のトランジスタ。 - 前記第2半導体層のn型不純物はリンである、請求項2に記載のトランジスタ。
- 前記第1半導体層のp型不純物はボロンであって、その濃度は1×1016〜1×1018atoms/cm3であり、
前記第2半導体層のリンの濃度は2×1016〜2×1018atoms/cm3である、請求項3に記載のトランジスタ。 - 前記第2半導体層は真性半導体層である、請求項1に記載のトランジスタ。
- 前記第2半導体層はp型不純物を含み、前記第2半導体層のp型不純物の濃度は前記第1半導体層のp型不純物の濃度より高い、請求項1に記載のトランジスタ。
- 前記第2半導体層のp型不純物はボロンである、請求項6に記載のトランジスタ。
- 前記第1半導体層のp型不純物はボロンであって、その濃度は1×1016〜1×1018atoms/cm3であり、
前記第2半導体層のボロンの濃度は1×1015〜1×1017atoms/cm3である、請求項1に記載のトランジスタ。 - 前記第1半導体層の厚さと前記第2半導体層の厚さとの比(第1半導体層の厚さ/第2半導体層の厚さ)が、0.1より大きくかつ2より小さい、請求項1から8のいずれかに記載のトランジスタ。
- 前記第1半導体層の厚さと前記第2半導体層の厚さの和は100nm以下である、請求項1から9のいずれかに記載のトランジスタ。
- 前記第1半導体層の厚さと前記第2半導体層の厚さの和は約50nmである、請求項1から9のいずれかに記載のトランジスタ。
- 基板上に非結晶性シリコン膜を形成する工程、および、前記非結晶性シリコン膜の少なくとも一部を結晶化し、それによって結晶性シリコン領域を有する半導体層を形成する工程を包含する薄膜トランジスタの製造方法であって、
前記非結晶性シリコン膜を形成する工程は、所定の導電型の不純物を含む非結晶性シリコン膜の第1半導体層を形成し、その後、非結晶性シリコン膜の第2半導体層を形成する、薄膜トランジスタの製造方法。 - 前記非結晶性シリコン膜を形成する工程はCVD法によって前記第1半導体層を形成する、請求項12に記載の薄膜トランジスタの製造方法。
- 前記非結晶性シリコン膜を形成する工程はp型不純物ドーピングガスを含有するシランガスを用いたCVD法によって前記第1半導体層を形成する、請求項13に記載の薄膜トランジスタの製造方法。
- 前記非結晶性シリコン膜を形成する工程は、n型不純物ドーピングガスを含有するシランガスを用いてn型不純物を含む前記第2半導体層を形成する、請求項13に記載の薄膜トランジスタの製造方法。
- 前記第2半導体層のn型不純物の濃度は前記第1半導体層のp型不純物の濃度より高い、請求項15に記載の薄膜トランジスタの製造方法。
- 前記n型不純物ドーピングガスはリンを含むドーピングガスである、請求項15に記載の薄膜トランジスタの製造方法。
- 前記第1半導体層のp型不純物はボロンであって、その濃度は1×1016〜1×1018atoms/cm3であり、
前記第2半導体層のリンの濃度は2×1016〜2×1018atoms/cm3である、請求項17に記載の薄膜トランジスタの製造方法。 - 前記非結晶性シリコン膜を形成する工程は、不純物ドーピングガスを含有しないシランガスを用いて前記第2半導体層を形成する、請求項13に記載の薄膜トランジスタの製造方法。
- 前記非結晶性シリコン膜を形成する工程は、p型不純物ドーピングガスを含有するシランガスを用いて、前記第1半導体層のp型不純物の濃度よりも低い濃度のp型不純物を含む前記第2半導体層を形成する、請求項13に記載の薄膜トランジスタの製造方法。
- 前記非結晶性シリコン膜を形成する工程は、前記第1半導体層の厚さと前記第2半導体層の厚さとの比(第1半導体層の厚さ/第2半導体層の厚さ)を0.1より大きくかつ2より小さく形成する、請求項12から20のいずれかに記載の薄膜トランジスタの製造方法。
- 前記非結晶性シリコン膜を形成する工程は、前記第1半導体層の厚さと前記第2半導体層の厚さの和を100nm以下に形成する、請求項12から21のいずれかに記載の薄膜トランジスタの製造方法。
- 前記非結晶性シリコン膜を形成する工程は、前記第1半導体層の厚さと前記第2半導体層の厚さの和を約50nmに形成する、請求項22に記載の薄膜トランジスタの製造方法。
- 前記半導体層を形成する工程のうちの結晶化する工程は、光照射により前記非結晶性シリコン膜の少なくとも一部を結晶化する、請求項12から23のいずれかに記載の薄膜トランジスタの製造方法。
- 前記半導体層を形成する工程のうちの結晶化する工程は、前記第1半導体層および前記第2半導体層を同時に結晶化する、請求項24に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284108A JP2005051172A (ja) | 2003-07-31 | 2003-07-31 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284108A JP2005051172A (ja) | 2003-07-31 | 2003-07-31 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051172A true JP2005051172A (ja) | 2005-02-24 |
Family
ID=34268813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003284108A Pending JP2005051172A (ja) | 2003-07-31 | 2003-07-31 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005051172A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148258A (zh) * | 2010-01-26 | 2011-08-10 | 索尼公司 | 薄膜晶体管、其制造方法、显示单元和电子装置 |
CN108766935A (zh) * | 2018-05-30 | 2018-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
-
2003
- 2003-07-31 JP JP2003284108A patent/JP2005051172A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148258A (zh) * | 2010-01-26 | 2011-08-10 | 索尼公司 | 薄膜晶体管、其制造方法、显示单元和电子装置 |
CN108766935A (zh) * | 2018-05-30 | 2018-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
CN108766935B (zh) * | 2018-05-30 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960011183B1 (ko) | 반도체 장치 | |
US5894151A (en) | Semiconductor device having reduced leakage current | |
KR100303964B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US7649227B2 (en) | Semiconductor device and method of forming the same | |
KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
US20060199317A1 (en) | Thin film transistor and method for production thereof | |
US20030030108A1 (en) | Thin film transistor and method for manufacturing the same | |
JP2009295996A (ja) | 薄膜トランジスタ | |
JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
US8044576B2 (en) | Organic light emitting display and method of fabricating the same | |
JP5128767B2 (ja) | 表示装置とその製造方法 | |
US20020074550A1 (en) | Thin film transistor | |
JP2005260168A (ja) | トランジスタを備えた装置およびその製造方法 | |
JP2005051172A (ja) | 薄膜トランジスタおよびその製造方法 | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
JP4222966B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
JPH06291316A (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 | |
US11791159B2 (en) | Method of fabricating thin, crystalline silicon film and thin film transistors | |
JP2006295181A (ja) | 半導体素子を形成する方法 | |
JP2008034407A (ja) | 表示装置とその製造方法 | |
JP2004056025A (ja) | 薄膜トランジスタ装置およびその製造方法 | |
KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Effective date: 20080225 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080311 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080512 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |