JP2004063845A - 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 - Google Patents
薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 Download PDFInfo
- Publication number
- JP2004063845A JP2004063845A JP2002220911A JP2002220911A JP2004063845A JP 2004063845 A JP2004063845 A JP 2004063845A JP 2002220911 A JP2002220911 A JP 2002220911A JP 2002220911 A JP2002220911 A JP 2002220911A JP 2004063845 A JP2004063845 A JP 2004063845A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film transistor
- film
- semiconductor region
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 143
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000000576 coating method Methods 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 238000003795 desorption Methods 0.000 claims 5
- 230000004913 activation Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 6
- 238000005336 cracking Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 239000010410 layer Substances 0.000 description 24
- 238000010304 firing Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
【課題】熱工程を増加させることのなく薄膜トランジスタ及び平面表示装置を製造する。また、クラック等による不良を極力少なくさせた薄膜トランジスタ及び平面表示装置を提供する。
【解決手段】薄膜トランジスタの半導体領域に不純物を打ち込み、この後に、塗布法により絶縁膜を成膜し、前記不純物の活性化と前記絶縁膜の焼成を１つの熱処理工程として行って薄膜トランジスタ及び平面表示装置を製造する。また、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えるものとして薄膜トランジスタを構成する。また、このような薄膜トランジスタを備えるものとして平面表示装置を構成する。
【選択図】 図２
【解決手段】薄膜トランジスタの半導体領域に不純物を打ち込み、この後に、塗布法により絶縁膜を成膜し、前記不純物の活性化と前記絶縁膜の焼成を１つの熱処理工程として行って薄膜トランジスタ及び平面表示装置を製造する。また、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えるものとして薄膜トランジスタを構成する。また、このような薄膜トランジスタを備えるものとして平面表示装置を構成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置の製造方法に関する。
【０００２】
【従来の技術】
近年、多結晶シリコン膜を用いた高精細液晶ディスプレイや周辺回路を同一基板上に形成した駆動回路一体型の液晶表示装置（ＴＦＴ−ＬＣＤ）の研究開発が盛んになっている。
【０００３】
この駆動回路一体型のＴＦＴ−ＬＣＤの一般的な製造方法は以下の通りである。
【０００４】
まず、ＴＦＴのチャネル層を形成するために、基板上に、非晶質シリコン（ａ−Ｓｉ）膜をＣＶＤ法を用いて成膜する。ＴＦＴの特性を向上させるためにエキシマレーザなどのエネルギービームによってａ−Ｓｉ膜をアニールして、多結晶シリコン（ｐ−Ｓｉ）膜とする。このｐ−Ｓｉ膜を、フォトリソグラフィ工程及びエッチング工程を経て任意の形状にパターニングしたのちに、ｐ−Ｓｉ膜を覆うようにして、ゲート絶縁膜を、ＣＶＤ法により、成膜する。次に、ゲート絶縁膜上にゲート電極となる金属を成膜し、これをパターニングして、ゲート電極とする。次に、ゲート電極をマスクとして、不純物（ボロンもしくはリン）をｐ−Ｓｉ膜に打ち込む。次に、打ち込まれた不純物を熱アニールにより活性化させて、ソース領域とドレイン領域とを形成する。次に、ゲート電極等を覆うようにして、層間絶縁膜をＣＶＤ法により成膜する。次に、層間絶縁膜をエッチングして、ソース領域及びドレイン領域へ通じるコンタクトホールをそれぞれ形成する。次に、信号線等となる金属を成膜、パターニングして、ソース領域及びドレイン領域へのコンタクトホールを通してつながるソース電極及びドレイン電極を形成するとともに、ソース電極と電気的に接続された信号線等を層間絶縁膜上に形成するなどして、駆動回路一体型のＴＦＴ−ＬＣＤを完成させる。
【０００５】
【発明が解決しようとする課題】
前記周辺回路の集積度を上げるために、上記信号線等の配線のさらなる微細化が要求される。しかし、特に、ＴＦＴ部分は、上記から分かるように、様々な層を積層して形成されており、配線の微細化は、段差部を乗り越える箇所で断線を引き起こす確率を増大させ、歩留の低下を引き起こす。
【０００６】
これに対する対策として、層間絶縁膜をコーターで塗布する方法（塗布法）が開発されている。この手法によれば層間絶縁膜の表面を平坦化することができるので、配線の下地層の段差部がなくなり、断線を防止することが可能である。しかし、上記塗布法によりコーターを用いて層間絶縁膜を形成する場合には、４００℃前後の焼成が必要となる。このため、上記従来技術で述べたところから分かるように、不純物の活性化工程と、本焼成工程と、２つの熱処理工程が必要となる。一般に、熱処理工程では、基板が膨張収縮するため、積層膜中にクラック等が発生する可能性がある。即ち、熱処理工程の増加は、不良発生の機会を増加させることになる。また、当然ながら、生産性の低下に直結する。
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、熱工程を増加させることのない薄膜トランジスタの製造方法、平面表示装置の製造方法を提供することを目的とする。さらに、本発明は、クラック等による不良を極力少なくさせた薄膜トランジスタ及び平面表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、薄膜トランジスタの製造方法において、薄膜トランジスタの半導体領域に不純物を打ち込む工程と、この後に、塗布法により絶縁膜を成膜する成膜工程と、塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を１つの工程で行う熱処理工程と、を備えるものとして構成される。
【０００９】
本発明の薄膜トランジスタは、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えるものとして構成される。
【００１０】
本発明の平面表示装置の製造方法は、薄膜トランジスタを備える平面表示装置の製造方法において、前記薄膜トランジスタを、薄膜トランジスタの半導体領域に不純物を打ち込む工程と、この後に、塗布法により絶縁膜を成膜する成膜工程と、塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を１つの工程で行う熱処理工程とによって製造するものとして構成される。
【００１１】
本発明の平面表示装置は、薄膜トランジスタを備える平面表示装置であって、この薄膜トランジスタは、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えることを特徴とする。
【００１２】
【発明の実施の形態】
先ず、本発明の平面表示装置の製造方法によって製造しようとする液晶表示装置について簡単に説明する。
【００１３】
この液晶表示装置は、高精細液晶ディスプレイや周辺回路を同一基板上に形成した駆動回路一体型の液晶表示装置（ＴＦＴ−ＬＣＤ）であり、その一例におけるＴＦＴ部分が図２（ｂ）に示される。
【００１４】
即ち、絶縁基板１上にアンダーコート層２を介して、チャネル層となる多結晶シリコン膜３ｂが形成されている。この多結晶シリコン膜３ｂの上方にはゲート絶縁膜４を介してゲート電極５が形成されている。さらに、この多結晶シリコン膜３ｂの両側にソース・ドレイン領域３ｃ、３ｄが形成されている。これらソース・ドレイン領域３ｃ、３ｄには、前記ゲート絶縁膜４及び層間絶縁膜６ｂを通ずるソース・ドレイン電極８ａ、８ｂが接続されている。７ａ、７ｂはコンタクトホールである。
【００１５】
以下、図面を参照しながら、本発明の平面表示装置の製造方法の一実施の形態を説明する。
【００１６】
図１（ａ）−（ｃ）及び図２（ａ）、（ｂ）は、本発明の第１の実施形態としての薄膜トランジスタ（第１のＴＦＴ）の製造工程の断面図である。
【００１７】
この第１のＴＦＴは、ＴＦＴ−ＬＣＤのアレイ基板の各画素部に対応して形成されるＴＦＴ、あるいはアレイ基板の周辺回路に作り込まれるＴＦＴである。
【００１８】
以下、第１のＴＦＴを製造する工程について詳しく説明する。
【００１９】
まず、図１（ａ）から分かるように、例えば、縦４００ｍｍ×横５００ｍｍの大きさの、無アルカリガラスからなる絶縁基板１上にアンダーコート層２を形成する。アンダーコート層２は、シリコン窒化膜（ＳｉＮ膜）と、シリコン酸化膜（ＳｉＯ２膜）とを、プラズマＣＶＤ法により順次成膜した２層構造のものである。次いで、アンダーコート層２上に、例えば、５０ｎｍの厚さの非晶質シリコン膜３ａを形成する。その後、５００℃で１時間のアニールを行い、非晶質シリコン膜３ａ内の水素濃度を低減させる。次いで、例えば、波長３０８ｎｍ（ＸｅＣｌ）のエキシマレーザを用いて、非晶質シリコン膜３ａをアニールして、多結晶シリコン膜３ｂとする。結晶化するためのレーザビームは、ＫｒＦ、ＡｒＦなどでもかまわない。
【００２０】
次に、図１（ｂ）から分かるように、多結晶シリコン膜３ｂを島状にパターニングした後、シリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜４を、多結晶シリコン膜３ｂを覆うようにして、プラズマＣＶＤ法により成膜する。
【００２１】
次に、図１（ｃ）から分かるように、燐などをドープした多結晶シリコン膜を、ゲート絶縁膜４上の全面に成膜してパターニングし、ゲート電極５を形成する。また、ゲート電極５の形成と同時に、ゲート線や補助容量線なども形成する。ゲート電極５の材料としては、多結晶シリコン膜の他、モリブデン（Ｍｏ）やタンタル（Ｔａ）等の高融点金属を用いてもよい。次いで、イオンドーピング法を用いてドーパント（不純物）をゲート電極５をマスクとして自己整合的に多結晶シリコン膜３ｂに打ち込んで、ソース・ドレイン領域３ｃ、３ｄを形成する。次いで、多結晶シリコン膜３ｂのダングリングボンドを終端するべく、プラズマＣＶＤ法を用いて水素プラズマ処理を行う。
【００２２】
次に、図２（ａ）から分かるように、シリコン原子及び酸素原子（Ｓｉ−Ｏ）を主成分とする層間絶縁膜６ａを、ゲート電極５を覆うようにして、コーターにより塗布する（塗布法）。層間絶縁膜６ａとしては、有機絶縁材料あるいは無機絶縁材料を用いることができる。この後、多結晶シリコン層３ｂに打ち込まれた不純物を活性化させると同時に、層間絶縁膜６ａを焼成するべく、例えば、３５０、４００、４５０、５００℃のいずれかで１時間の熱処理を行う。つまり、不純物を活性化させる工程と層間絶縁膜６ａを焼成する工程とを同一の熱処理にて併せて行う。この焼成温度はイオンドーピングの打ち込み条件に応じて決められる。その理由は、焼成温度が低いほど活性化率が悪くなるためである。このような焼成により、図２（ｂ）から分かるように、最終的に、ソース・ドレイン領域３ｃ、３ｄが形成されるとともに、層間絶縁膜６ｂが焼成形成される。つまり、ＴＦＴの形成と層間絶縁膜の形成とが同時に行われる。このようにすることで、１回の熱処理工程で、つまり、ＣＶＤ法を用いる場合と比べても、熱処理工程を増加させることなく、層間絶縁膜を最終的に形成することができる。
【００２３】
次に、図２（ｂ）から分かるように、層間絶縁膜６ｂの表面にソース・ドレイン領域３ｃ、３ｄへのコンタクトホール７ａ及びコンタクトホール７ｂを形成する。次に、アルミニウム（Ａｌ）からなる金属を、スパッタにより、コンタクトホール７ａ、７ｂ内に埋め込むと共に、層間絶縁膜６ｂ上に成膜する。この後、この金属の層間絶縁膜６ｂ上に成膜された部分をパターニングする。これによって、図２（ｂ）に示すように、コンタクトホール７ａ、７ｂを介してソース・ドレイン領域３ｃ、３ｄにつながるソース・ドレイン電極８ａ、８ｂが形成される。このとき、当然、信号線等の配線（図示せず）も層間絶縁膜６ｂ上に形成される。
【００２４】
図３は、不純物の活性化工程と層間絶縁膜の焼成工程との２つの工程を兼ねた熱処理工程を、上述のように、それぞれ３５０℃、４００℃、４５０℃、５００℃の熱処理温度において１時間行ったときの、各熱処理温度とシート抵抗との関係を示すグラフである。このグラフは、本発明者による実際の実験結果に基づいて作成されたものである。このグラフの縦軸に表されるシート抵抗値は、前記第１のＴＦＴのチャネル部において測定したものであり、低いほどよいのは当然である。なお、上述のように、熱処理温度が低いほど不純物の活性化率が低くなることが予想されるため、それに合わせてイオンドーピングの打ち込み条件を各熱処理温度に対応させそれぞれ変化させている。
【００２５】
図３のシート抵抗値を示すグラフ１１Ｄ〜１１Ａから分かるように、熱処理温度が５００℃、４５０℃、４００℃、３５０℃と低くなるにつれて、シート抵抗は高くなった。ここで、３５０℃の場合は、グラフ１１Ａに示すように、シート抵抗値が、ほぼ７０００（Ω／ｃｍ２）以下となった。これは、十分実用に供し得る値である。このことは、以下のことを示している。即ち、上記不純物の活性化や層間絶縁膜の焼成の熱処理においてクラック等の不良を確実に防ぐには熱処理温度は低いことが望ましい。而して、このような低温の熱処理でも実用に供することのできるシート抵抗値のＴＦＴを得ることができる。なお、不純物打込時におけるイオンドーピングの加速電圧、ゲート絶縁膜４の膜厚、その他、多結晶シリコン膜３ｂの膜厚などを最適にすることにより、グラフ１１Ａに示される３５０℃の熱処理におけるシート抵抗値をさらに下げることができる。
【００２６】
次に、上記実施の形態の効果を確認するために、比較例を以下に述べる。即ち、不純物を活性化させる工程と層間絶縁膜を焼成する工程の２つの熱処理工程とを併せて行わずに、それぞれ別個に行ったときのシート抵抗値を記す。具体的には、イオンドーピング法により多結晶シリコン膜にドーパントを打ち込んだ後、５００℃で１時間、不純物を活性化させる工程を行い、さらに、この後、４００℃で１時間、層間絶縁膜を焼成する工程を行った。このときのシート抵抗値は約２２００（Ω／ｃｍ２）であった。このことから、本実施形態の効果が確認された。
【００２７】
以上のように、本発明の第１の実施形態によれば、多結晶シリコン層に打ち込んだ不純物を活性化させる工程と、層間絶縁膜を焼成する工程とを、同一の熱処理工程として１工程で行うようにしたので、各積層膜中においてクラック等の不良が生じるのを可及的に防ぎつつ、塗布法を用いて層間絶縁膜を形成することができる。
【００２８】
図４及び図５は、本発明の第２の実施形態に係り、異なるＴＦＴ（第２のＴＦＴ）の製造工程の断面図である。図４、図５において、図１及び図２に示されるのと同等部分には同一の符号を付して説明を省略してある。この第２の実施形態が第１の実施形態と異なるところは、上記層間絶縁膜の下地層としてシリコン窒化膜を形成する点にある。
【００２９】
以下、第２のＴＦＴを製造する工程について詳しく説明する。
【００３０】
まず、図４（ａ）は、前述の図１（ｃ）と同じ工程を示す。即ち、第１の実施形態における図１（ａ）、（ｂ）の工程を経て、図４（ａ）に示すように、ゲート電極５をマスクとして自己整合的に多結晶シリコン層３ｂに不純物を打ち込み、ソース・ドレイン領域を形成する。
【００３１】
次に、図４（ｂ）から分かるように、多結晶シリコン膜３ｂのダングリングボンドを終端するべく、プラズマＣＶＤ法を用いて水素プラズマ処理を行う。その後、図４（ｂ）に示すように、ゲート電極５を覆うようにしてシリコン窒化膜（ＳｉＮ膜）１５を例えば２００ｎｍ成膜する。
【００３２】
次に、図４（ｃ）から分かるように、シリコン窒化膜１５上の全面に亘って層間絶縁膜１６ａを塗布する。この後、多結晶シリコン層３ｂに打ち込まれた不純物を活性化させる工程と、層間絶縁膜１６ａを焼成する工程とを、同一工程として行うべく４００℃−１時間の熱処理を行う。これによって、図５に示すように、多結晶シリコン層３ｂにソース・ドレイン領域３ｃ、３ｄが最終的に形成されるとともに、層間絶縁膜１６ｂが最終的に焼成形成される。
【００３３】
この後は、第１の実施形態と同様にして、図５に示すように多結晶シリコンＴＦＴが得られる。即ち、図５から分かるように、層間絶縁膜１６ｂをエッチングし、ソース・ドレイン領域３ｃ、３ｄへのコンタクトホール１７ａ、１７ｂとをそれぞれ形成する。次いで、アルミニウムからなる、ソース・ドレイン電極１８ａ、１８ｂを形成する。
【００３４】
図６は、本発明者が実際に、この第２の実施形態によって製造した第２のＴＦＴと、上記第１の実施形態によって製造した第１のＴＦＴのそれぞれにおけるオン電流値（ドレイン電流値）を示したグラフである。ちなみに、オン電流値は大きいほどよいのは当然である。
【００３５】
図６のグラフ２０ａに示すように、シリコン窒化膜を有する第２のＴＦＴのオン電流値１．２×１０−４（Ａ）は、グラフ２０ｂに示されるシリコン窒化膜を有さない第１のＴＦＴのオン電流値１．０×１０−４（Ａ）よりも大きい。この理由は以下の通りである。
【００３６】
即ち、図２（ｂ）から分かるように、層間絶縁膜６ｂの下に、つまり多結晶シリコン膜３ｂ上にシリコン窒化膜が形成されていないときは、多結晶シリコン膜３ｂのダングリングボンドを終端している水素が、上記４００℃の焼成アニール（熱処理工程）において脱離してしまう。即ち、多結晶シリコン膜３ｂのダングリングボンドを終端している水素が、上層の層間絶縁膜６ｂを介して外部へ離脱してしまう。これにより、チャネル中を移動する電子が途中でトラップされ、オン電流が低下すると考えられる。
【００３７】
一方、図５から分かるように、多結晶シリコン膜３ｂ上にシリコン窒化膜１５が形成されているときは、シリコン窒化膜１５がキャップ層として多結晶シリコン膜３ｂ中の水素を脱離させないように機能する。さらに、シリコン窒化膜１５には膜中に多くの水素が含まれており、この水素が多結晶シリコン膜３ｂに拡散して、多結晶シリコン膜３ｂのダングリングボンドをさらに終端する。それ故、シリコン窒化膜を有している第２のＴＦＴは、シリコン窒化膜を有していない第１のＴＦＴに比べて、多結晶シリコン層３ｂ中を移動させられている電子が上記ダングリングボンドによってトラップされにくくなる。即ち、図６からも分かるように、第２のＴＦＴの方が第１のＴＦＴよりもオン電流値が大きくなる。
【００３８】
以上のように、本発明の第２の実施形態によれば、多結晶シリコン層と層間絶縁膜との間にキャップ層としてのシリコン窒化膜を設けたので、多結晶シリコン層中から、ダングリングボンドを終端している水素が脱離するのを防ぐことができる。また、シリコン窒化膜中に含まれる水素が多結晶シリコン層に拡散するので、これにより多結晶シリコン層のダングリングボンドを一層に終端することができ、これにより、オン電流値の大きなＴＦＴを形成することができる。
【００３９】
上記本発明の第１の実施形態及び本発明の第２の実施形態においては、本発明の平面表示装置の製造方法を液晶表示装置に適用する例を示したが、有機ＥＬ表示装置にも適用することができる。
【００４０】
【発明の効果】
本発明によれば、半導体層に打ち込んだ不純物の活性化と、塗布された層間絶縁膜の焼成とを１つの熱処理工程によって併せて行うようにしたので、全体としての熱処理工程を減少させることができ、これにより、基板上の各積層膜中にクラック等の不良の発生を極力抑制しつつ、塗布法による層間絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態としての第１のＴＦＴの製造工程の途中までを示す断面図である。
【図２】本発明の一実施の形態としての、図１に続く第１のＴＦＴの製造工程を示す断面図である。
【図３】不純物の活性化と層間絶縁膜の焼成とを、１つの熱処理工程により行ったときの、熱処理温度とシート抵抗との関係を示すグラフである。
【図４】本発明の別の実施の形態としての第２のＴＦＴの製造工程を途中まで示す断面図である。
【図５】本発明の前記別の実施の形態としての、図４に続く第２のＴＦＴの製造工程を示す断面図である。
【図６】前記第１のＴＦＴと前記第２のＴＦＴとのそれぞれのオン電流値を比較して示したグラフである。
【符号の説明】
１ 絶縁基板
２ アンダーコート層
３ａ 非結晶シリコン膜
３ｂ 多結晶シリコン膜
３ｃ、３ｄ ソース・ドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ａ、１６ａ 層間絶縁膜
６ｂ、１６ｂ 層間絶縁膜
７ａ、７ｂ、１７ａ、１７ｂ コンタクトホール
８ａ、１８ａ ソース・ドレイン電極
８ｂ、１８ｂ ソース・ドレイン電極
１５ シリコン窒化膜
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置の製造方法に関する。
【０００２】
【従来の技術】
近年、多結晶シリコン膜を用いた高精細液晶ディスプレイや周辺回路を同一基板上に形成した駆動回路一体型の液晶表示装置（ＴＦＴ−ＬＣＤ）の研究開発が盛んになっている。
【０００３】
この駆動回路一体型のＴＦＴ−ＬＣＤの一般的な製造方法は以下の通りである。
【０００４】
まず、ＴＦＴのチャネル層を形成するために、基板上に、非晶質シリコン（ａ−Ｓｉ）膜をＣＶＤ法を用いて成膜する。ＴＦＴの特性を向上させるためにエキシマレーザなどのエネルギービームによってａ−Ｓｉ膜をアニールして、多結晶シリコン（ｐ−Ｓｉ）膜とする。このｐ−Ｓｉ膜を、フォトリソグラフィ工程及びエッチング工程を経て任意の形状にパターニングしたのちに、ｐ−Ｓｉ膜を覆うようにして、ゲート絶縁膜を、ＣＶＤ法により、成膜する。次に、ゲート絶縁膜上にゲート電極となる金属を成膜し、これをパターニングして、ゲート電極とする。次に、ゲート電極をマスクとして、不純物（ボロンもしくはリン）をｐ−Ｓｉ膜に打ち込む。次に、打ち込まれた不純物を熱アニールにより活性化させて、ソース領域とドレイン領域とを形成する。次に、ゲート電極等を覆うようにして、層間絶縁膜をＣＶＤ法により成膜する。次に、層間絶縁膜をエッチングして、ソース領域及びドレイン領域へ通じるコンタクトホールをそれぞれ形成する。次に、信号線等となる金属を成膜、パターニングして、ソース領域及びドレイン領域へのコンタクトホールを通してつながるソース電極及びドレイン電極を形成するとともに、ソース電極と電気的に接続された信号線等を層間絶縁膜上に形成するなどして、駆動回路一体型のＴＦＴ−ＬＣＤを完成させる。
【０００５】
【発明が解決しようとする課題】
前記周辺回路の集積度を上げるために、上記信号線等の配線のさらなる微細化が要求される。しかし、特に、ＴＦＴ部分は、上記から分かるように、様々な層を積層して形成されており、配線の微細化は、段差部を乗り越える箇所で断線を引き起こす確率を増大させ、歩留の低下を引き起こす。
【０００６】
これに対する対策として、層間絶縁膜をコーターで塗布する方法（塗布法）が開発されている。この手法によれば層間絶縁膜の表面を平坦化することができるので、配線の下地層の段差部がなくなり、断線を防止することが可能である。しかし、上記塗布法によりコーターを用いて層間絶縁膜を形成する場合には、４００℃前後の焼成が必要となる。このため、上記従来技術で述べたところから分かるように、不純物の活性化工程と、本焼成工程と、２つの熱処理工程が必要となる。一般に、熱処理工程では、基板が膨張収縮するため、積層膜中にクラック等が発生する可能性がある。即ち、熱処理工程の増加は、不良発生の機会を増加させることになる。また、当然ながら、生産性の低下に直結する。
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、熱工程を増加させることのない薄膜トランジスタの製造方法、平面表示装置の製造方法を提供することを目的とする。さらに、本発明は、クラック等による不良を極力少なくさせた薄膜トランジスタ及び平面表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の薄膜トランジスタの製造方法は、薄膜トランジスタの製造方法において、薄膜トランジスタの半導体領域に不純物を打ち込む工程と、この後に、塗布法により絶縁膜を成膜する成膜工程と、塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を１つの工程で行う熱処理工程と、を備えるものとして構成される。
【０００９】
本発明の薄膜トランジスタは、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えるものとして構成される。
【００１０】
本発明の平面表示装置の製造方法は、薄膜トランジスタを備える平面表示装置の製造方法において、前記薄膜トランジスタを、薄膜トランジスタの半導体領域に不純物を打ち込む工程と、この後に、塗布法により絶縁膜を成膜する成膜工程と、塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を１つの工程で行う熱処理工程とによって製造するものとして構成される。
【００１１】
本発明の平面表示装置は、薄膜トランジスタを備える平面表示装置であって、この薄膜トランジスタは、薄膜トランジスタの半導体領域と、この半導体領域を覆うゲート絶縁膜と、このゲート絶縁膜上に形成されたゲートと、不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、を備えることを特徴とする。
【００１２】
【発明の実施の形態】
先ず、本発明の平面表示装置の製造方法によって製造しようとする液晶表示装置について簡単に説明する。
【００１３】
この液晶表示装置は、高精細液晶ディスプレイや周辺回路を同一基板上に形成した駆動回路一体型の液晶表示装置（ＴＦＴ−ＬＣＤ）であり、その一例におけるＴＦＴ部分が図２（ｂ）に示される。
【００１４】
即ち、絶縁基板１上にアンダーコート層２を介して、チャネル層となる多結晶シリコン膜３ｂが形成されている。この多結晶シリコン膜３ｂの上方にはゲート絶縁膜４を介してゲート電極５が形成されている。さらに、この多結晶シリコン膜３ｂの両側にソース・ドレイン領域３ｃ、３ｄが形成されている。これらソース・ドレイン領域３ｃ、３ｄには、前記ゲート絶縁膜４及び層間絶縁膜６ｂを通ずるソース・ドレイン電極８ａ、８ｂが接続されている。７ａ、７ｂはコンタクトホールである。
【００１５】
以下、図面を参照しながら、本発明の平面表示装置の製造方法の一実施の形態を説明する。
【００１６】
図１（ａ）−（ｃ）及び図２（ａ）、（ｂ）は、本発明の第１の実施形態としての薄膜トランジスタ（第１のＴＦＴ）の製造工程の断面図である。
【００１７】
この第１のＴＦＴは、ＴＦＴ−ＬＣＤのアレイ基板の各画素部に対応して形成されるＴＦＴ、あるいはアレイ基板の周辺回路に作り込まれるＴＦＴである。
【００１８】
以下、第１のＴＦＴを製造する工程について詳しく説明する。
【００１９】
まず、図１（ａ）から分かるように、例えば、縦４００ｍｍ×横５００ｍｍの大きさの、無アルカリガラスからなる絶縁基板１上にアンダーコート層２を形成する。アンダーコート層２は、シリコン窒化膜（ＳｉＮ膜）と、シリコン酸化膜（ＳｉＯ２膜）とを、プラズマＣＶＤ法により順次成膜した２層構造のものである。次いで、アンダーコート層２上に、例えば、５０ｎｍの厚さの非晶質シリコン膜３ａを形成する。その後、５００℃で１時間のアニールを行い、非晶質シリコン膜３ａ内の水素濃度を低減させる。次いで、例えば、波長３０８ｎｍ（ＸｅＣｌ）のエキシマレーザを用いて、非晶質シリコン膜３ａをアニールして、多結晶シリコン膜３ｂとする。結晶化するためのレーザビームは、ＫｒＦ、ＡｒＦなどでもかまわない。
【００２０】
次に、図１（ｂ）から分かるように、多結晶シリコン膜３ｂを島状にパターニングした後、シリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜４を、多結晶シリコン膜３ｂを覆うようにして、プラズマＣＶＤ法により成膜する。
【００２１】
次に、図１（ｃ）から分かるように、燐などをドープした多結晶シリコン膜を、ゲート絶縁膜４上の全面に成膜してパターニングし、ゲート電極５を形成する。また、ゲート電極５の形成と同時に、ゲート線や補助容量線なども形成する。ゲート電極５の材料としては、多結晶シリコン膜の他、モリブデン（Ｍｏ）やタンタル（Ｔａ）等の高融点金属を用いてもよい。次いで、イオンドーピング法を用いてドーパント（不純物）をゲート電極５をマスクとして自己整合的に多結晶シリコン膜３ｂに打ち込んで、ソース・ドレイン領域３ｃ、３ｄを形成する。次いで、多結晶シリコン膜３ｂのダングリングボンドを終端するべく、プラズマＣＶＤ法を用いて水素プラズマ処理を行う。
【００２２】
次に、図２（ａ）から分かるように、シリコン原子及び酸素原子（Ｓｉ−Ｏ）を主成分とする層間絶縁膜６ａを、ゲート電極５を覆うようにして、コーターにより塗布する（塗布法）。層間絶縁膜６ａとしては、有機絶縁材料あるいは無機絶縁材料を用いることができる。この後、多結晶シリコン層３ｂに打ち込まれた不純物を活性化させると同時に、層間絶縁膜６ａを焼成するべく、例えば、３５０、４００、４５０、５００℃のいずれかで１時間の熱処理を行う。つまり、不純物を活性化させる工程と層間絶縁膜６ａを焼成する工程とを同一の熱処理にて併せて行う。この焼成温度はイオンドーピングの打ち込み条件に応じて決められる。その理由は、焼成温度が低いほど活性化率が悪くなるためである。このような焼成により、図２（ｂ）から分かるように、最終的に、ソース・ドレイン領域３ｃ、３ｄが形成されるとともに、層間絶縁膜６ｂが焼成形成される。つまり、ＴＦＴの形成と層間絶縁膜の形成とが同時に行われる。このようにすることで、１回の熱処理工程で、つまり、ＣＶＤ法を用いる場合と比べても、熱処理工程を増加させることなく、層間絶縁膜を最終的に形成することができる。
【００２３】
次に、図２（ｂ）から分かるように、層間絶縁膜６ｂの表面にソース・ドレイン領域３ｃ、３ｄへのコンタクトホール７ａ及びコンタクトホール７ｂを形成する。次に、アルミニウム（Ａｌ）からなる金属を、スパッタにより、コンタクトホール７ａ、７ｂ内に埋め込むと共に、層間絶縁膜６ｂ上に成膜する。この後、この金属の層間絶縁膜６ｂ上に成膜された部分をパターニングする。これによって、図２（ｂ）に示すように、コンタクトホール７ａ、７ｂを介してソース・ドレイン領域３ｃ、３ｄにつながるソース・ドレイン電極８ａ、８ｂが形成される。このとき、当然、信号線等の配線（図示せず）も層間絶縁膜６ｂ上に形成される。
【００２４】
図３は、不純物の活性化工程と層間絶縁膜の焼成工程との２つの工程を兼ねた熱処理工程を、上述のように、それぞれ３５０℃、４００℃、４５０℃、５００℃の熱処理温度において１時間行ったときの、各熱処理温度とシート抵抗との関係を示すグラフである。このグラフは、本発明者による実際の実験結果に基づいて作成されたものである。このグラフの縦軸に表されるシート抵抗値は、前記第１のＴＦＴのチャネル部において測定したものであり、低いほどよいのは当然である。なお、上述のように、熱処理温度が低いほど不純物の活性化率が低くなることが予想されるため、それに合わせてイオンドーピングの打ち込み条件を各熱処理温度に対応させそれぞれ変化させている。
【００２５】
図３のシート抵抗値を示すグラフ１１Ｄ〜１１Ａから分かるように、熱処理温度が５００℃、４５０℃、４００℃、３５０℃と低くなるにつれて、シート抵抗は高くなった。ここで、３５０℃の場合は、グラフ１１Ａに示すように、シート抵抗値が、ほぼ７０００（Ω／ｃｍ２）以下となった。これは、十分実用に供し得る値である。このことは、以下のことを示している。即ち、上記不純物の活性化や層間絶縁膜の焼成の熱処理においてクラック等の不良を確実に防ぐには熱処理温度は低いことが望ましい。而して、このような低温の熱処理でも実用に供することのできるシート抵抗値のＴＦＴを得ることができる。なお、不純物打込時におけるイオンドーピングの加速電圧、ゲート絶縁膜４の膜厚、その他、多結晶シリコン膜３ｂの膜厚などを最適にすることにより、グラフ１１Ａに示される３５０℃の熱処理におけるシート抵抗値をさらに下げることができる。
【００２６】
次に、上記実施の形態の効果を確認するために、比較例を以下に述べる。即ち、不純物を活性化させる工程と層間絶縁膜を焼成する工程の２つの熱処理工程とを併せて行わずに、それぞれ別個に行ったときのシート抵抗値を記す。具体的には、イオンドーピング法により多結晶シリコン膜にドーパントを打ち込んだ後、５００℃で１時間、不純物を活性化させる工程を行い、さらに、この後、４００℃で１時間、層間絶縁膜を焼成する工程を行った。このときのシート抵抗値は約２２００（Ω／ｃｍ２）であった。このことから、本実施形態の効果が確認された。
【００２７】
以上のように、本発明の第１の実施形態によれば、多結晶シリコン層に打ち込んだ不純物を活性化させる工程と、層間絶縁膜を焼成する工程とを、同一の熱処理工程として１工程で行うようにしたので、各積層膜中においてクラック等の不良が生じるのを可及的に防ぎつつ、塗布法を用いて層間絶縁膜を形成することができる。
【００２８】
図４及び図５は、本発明の第２の実施形態に係り、異なるＴＦＴ（第２のＴＦＴ）の製造工程の断面図である。図４、図５において、図１及び図２に示されるのと同等部分には同一の符号を付して説明を省略してある。この第２の実施形態が第１の実施形態と異なるところは、上記層間絶縁膜の下地層としてシリコン窒化膜を形成する点にある。
【００２９】
以下、第２のＴＦＴを製造する工程について詳しく説明する。
【００３０】
まず、図４（ａ）は、前述の図１（ｃ）と同じ工程を示す。即ち、第１の実施形態における図１（ａ）、（ｂ）の工程を経て、図４（ａ）に示すように、ゲート電極５をマスクとして自己整合的に多結晶シリコン層３ｂに不純物を打ち込み、ソース・ドレイン領域を形成する。
【００３１】
次に、図４（ｂ）から分かるように、多結晶シリコン膜３ｂのダングリングボンドを終端するべく、プラズマＣＶＤ法を用いて水素プラズマ処理を行う。その後、図４（ｂ）に示すように、ゲート電極５を覆うようにしてシリコン窒化膜（ＳｉＮ膜）１５を例えば２００ｎｍ成膜する。
【００３２】
次に、図４（ｃ）から分かるように、シリコン窒化膜１５上の全面に亘って層間絶縁膜１６ａを塗布する。この後、多結晶シリコン層３ｂに打ち込まれた不純物を活性化させる工程と、層間絶縁膜１６ａを焼成する工程とを、同一工程として行うべく４００℃−１時間の熱処理を行う。これによって、図５に示すように、多結晶シリコン層３ｂにソース・ドレイン領域３ｃ、３ｄが最終的に形成されるとともに、層間絶縁膜１６ｂが最終的に焼成形成される。
【００３３】
この後は、第１の実施形態と同様にして、図５に示すように多結晶シリコンＴＦＴが得られる。即ち、図５から分かるように、層間絶縁膜１６ｂをエッチングし、ソース・ドレイン領域３ｃ、３ｄへのコンタクトホール１７ａ、１７ｂとをそれぞれ形成する。次いで、アルミニウムからなる、ソース・ドレイン電極１８ａ、１８ｂを形成する。
【００３４】
図６は、本発明者が実際に、この第２の実施形態によって製造した第２のＴＦＴと、上記第１の実施形態によって製造した第１のＴＦＴのそれぞれにおけるオン電流値（ドレイン電流値）を示したグラフである。ちなみに、オン電流値は大きいほどよいのは当然である。
【００３５】
図６のグラフ２０ａに示すように、シリコン窒化膜を有する第２のＴＦＴのオン電流値１．２×１０−４（Ａ）は、グラフ２０ｂに示されるシリコン窒化膜を有さない第１のＴＦＴのオン電流値１．０×１０−４（Ａ）よりも大きい。この理由は以下の通りである。
【００３６】
即ち、図２（ｂ）から分かるように、層間絶縁膜６ｂの下に、つまり多結晶シリコン膜３ｂ上にシリコン窒化膜が形成されていないときは、多結晶シリコン膜３ｂのダングリングボンドを終端している水素が、上記４００℃の焼成アニール（熱処理工程）において脱離してしまう。即ち、多結晶シリコン膜３ｂのダングリングボンドを終端している水素が、上層の層間絶縁膜６ｂを介して外部へ離脱してしまう。これにより、チャネル中を移動する電子が途中でトラップされ、オン電流が低下すると考えられる。
【００３７】
一方、図５から分かるように、多結晶シリコン膜３ｂ上にシリコン窒化膜１５が形成されているときは、シリコン窒化膜１５がキャップ層として多結晶シリコン膜３ｂ中の水素を脱離させないように機能する。さらに、シリコン窒化膜１５には膜中に多くの水素が含まれており、この水素が多結晶シリコン膜３ｂに拡散して、多結晶シリコン膜３ｂのダングリングボンドをさらに終端する。それ故、シリコン窒化膜を有している第２のＴＦＴは、シリコン窒化膜を有していない第１のＴＦＴに比べて、多結晶シリコン層３ｂ中を移動させられている電子が上記ダングリングボンドによってトラップされにくくなる。即ち、図６からも分かるように、第２のＴＦＴの方が第１のＴＦＴよりもオン電流値が大きくなる。
【００３８】
以上のように、本発明の第２の実施形態によれば、多結晶シリコン層と層間絶縁膜との間にキャップ層としてのシリコン窒化膜を設けたので、多結晶シリコン層中から、ダングリングボンドを終端している水素が脱離するのを防ぐことができる。また、シリコン窒化膜中に含まれる水素が多結晶シリコン層に拡散するので、これにより多結晶シリコン層のダングリングボンドを一層に終端することができ、これにより、オン電流値の大きなＴＦＴを形成することができる。
【００３９】
上記本発明の第１の実施形態及び本発明の第２の実施形態においては、本発明の平面表示装置の製造方法を液晶表示装置に適用する例を示したが、有機ＥＬ表示装置にも適用することができる。
【００４０】
【発明の効果】
本発明によれば、半導体層に打ち込んだ不純物の活性化と、塗布された層間絶縁膜の焼成とを１つの熱処理工程によって併せて行うようにしたので、全体としての熱処理工程を減少させることができ、これにより、基板上の各積層膜中にクラック等の不良の発生を極力抑制しつつ、塗布法による層間絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態としての第１のＴＦＴの製造工程の途中までを示す断面図である。
【図２】本発明の一実施の形態としての、図１に続く第１のＴＦＴの製造工程を示す断面図である。
【図３】不純物の活性化と層間絶縁膜の焼成とを、１つの熱処理工程により行ったときの、熱処理温度とシート抵抗との関係を示すグラフである。
【図４】本発明の別の実施の形態としての第２のＴＦＴの製造工程を途中まで示す断面図である。
【図５】本発明の前記別の実施の形態としての、図４に続く第２のＴＦＴの製造工程を示す断面図である。
【図６】前記第１のＴＦＴと前記第２のＴＦＴとのそれぞれのオン電流値を比較して示したグラフである。
【符号の説明】
１ 絶縁基板
２ アンダーコート層
３ａ 非結晶シリコン膜
３ｂ 多結晶シリコン膜
３ｃ、３ｄ ソース・ドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ａ、１６ａ 層間絶縁膜
６ｂ、１６ｂ 層間絶縁膜
７ａ、７ｂ、１７ａ、１７ｂ コンタクトホール
８ａ、１８ａ ソース・ドレイン電極
８ｂ、１８ｂ ソース・ドレイン電極
１５ シリコン窒化膜
Claims (7)
- 薄膜トランジスタの製造方法において、
薄膜トランジスタの半導体領域に不純物を打ち込む工程と、
この後に、塗布法により絶縁膜を成膜する成膜工程と、
塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を１つの工程で行う熱処理工程と、
を備えることを特徴とする薄膜トランジスタの製造方法。 - 前記成膜工程の前に、前記半導体領域からの水素の脱離を防ぐ脱離防止膜を成膜する第２成膜工程を、さらに備えることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記脱離防止膜として窒化珪素膜を用いて前記第２成膜工程を実施することを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
- 薄膜トランジスタの半導体領域と、
この半導体領域を覆うゲート絶縁膜と、
このゲート絶縁膜上に形成されたゲートと、
不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、
これらを覆うように塗布法により塗布されて焼成された絶縁膜と、
を備えることを特徴とする薄膜トランジスタ。 - 前記絶縁膜の下地層としての層であって、前記半導体層からの水素の脱離を防ぐ脱離防止膜をさらに備えることを特徴とする請求項４に記載の薄膜トランジスタ。
- 薄膜トランジスタを備える平面表示装置の製造方法において、
前記薄膜トランジスタを、
薄膜トランジスタの半導体領域に不純物を打ち込む工程と、
この後に、塗布法により絶縁膜を成膜する成膜工程と、
塗布した前記絶縁膜を焼成することにより、前記不純物の活性化と前記絶縁膜の焼成を１つの工程で行う熱処理工程と、
によって製造する
ことを特徴とする平面表示装置の製造方法。 - 薄膜トランジスタを備える平面表示装置であって、
この薄膜トランジスタは、
薄膜トランジスタの半導体領域と、
この半導体領域を覆うゲート絶縁膜と、
このゲート絶縁膜上に形成されたゲートと、
不純物の打ち込みにより前記半導体領域に形成されたソース・ドレイン領域と、これらを覆うように塗布法により塗布されて焼成された絶縁膜と、
を備えるものとして構成されている
ことを特徴とする平面表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220911A JP2004063845A (ja) | 2002-07-30 | 2002-07-30 | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 |
| US10/627,622 US20040023446A1 (en) | 2002-07-30 | 2003-07-28 | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display |
| KR1020030052300A KR20040011385A (ko) | 2002-07-30 | 2003-07-29 | 박막 트랜지스터의 제조방법과 평면표시장치의 제조방법및 박막 트랜지스터와 평면표시장치 |
| TW092120702A TW200402889A (en) | 2002-07-30 | 2003-07-29 | Manufacturing method of thin film transistor, manufacturing method of flat display apparatus, thin film transistor and flat display apparatus |
| US11/028,650 US20050148119A1 (en) | 2002-07-30 | 2005-01-05 | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220911A JP2004063845A (ja) | 2002-07-30 | 2002-07-30 | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063845A true JP2004063845A (ja) | 2004-02-26 |
Family
ID=31184826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220911A Pending JP2004063845A (ja) | 2002-07-30 | 2002-07-30 | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20040023446A1 (ja) |
| JP (1) | JP2004063845A (ja) |
| KR (1) | KR20040011385A (ja) |
| TW (1) | TW200402889A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040084679A1 (en) * | 2002-10-30 | 2004-05-06 | Sharp Kabushiki Kaisha | Semiconductor devices and methods of manufacture thereof |
| TWI283071B (en) * | 2005-01-19 | 2007-06-21 | Au Optronics Corp | Methods of manufacturing a thin film transistor and a display |
| JP4857639B2 (ja) * | 2005-07-27 | 2012-01-18 | ソニー株式会社 | 表示装置及び表示装置の製造方法 |
| KR100646937B1 (ko) * | 2005-08-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
| US20070161165A1 (en) * | 2006-01-12 | 2007-07-12 | Toppoly Optoelectronics Corp. | Systems and methods involving thin film transistors |
| US7455663B2 (en) * | 2006-08-23 | 2008-11-25 | Medtronic Minimed, Inc. | Infusion medium delivery system, device and method with needle inserter and needle inserter device and method |
| JP5458371B2 (ja) * | 2009-03-25 | 2014-04-02 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器 |
| TW201413825A (zh) * | 2012-09-17 | 2014-04-01 | Ying-Jia Xue | 薄膜電晶體的製作方法 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN115315658B (zh) * | 2021-06-30 | 2024-04-09 | 纵深视觉科技(南京)有限责任公司 | 一种光调制模组及可切换式立体显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3019885B2 (ja) * | 1991-11-25 | 2000-03-13 | カシオ計算機株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| JP2762215B2 (ja) * | 1993-08-12 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよび半導体装置の作製方法 |
| US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| JP3865145B2 (ja) * | 1996-01-26 | 2007-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH09307116A (ja) * | 1996-05-20 | 1997-11-28 | Sharp Corp | 絶縁ゲート型電界効果半導体装置及びその製造方法 |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| JP2000208775A (ja) * | 1999-01-18 | 2000-07-28 | Furontekku:Kk | 半導体装置とその製造方法 |
-
2002
- 2002-07-30 JP JP2002220911A patent/JP2004063845A/ja active Pending
-
2003
- 2003-07-28 US US10/627,622 patent/US20040023446A1/en not_active Abandoned
- 2003-07-29 TW TW092120702A patent/TW200402889A/zh unknown
- 2003-07-29 KR KR1020030052300A patent/KR20040011385A/ko not_active IP Right Cessation
-
2005
- 2005-01-05 US US11/028,650 patent/US20050148119A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040011385A (ko) | 2004-02-05 |
| US20040023446A1 (en) | 2004-02-05 |
| US20050148119A1 (en) | 2005-07-07 |
| TW200402889A (en) | 2004-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US20060049461A1 (en) | Thin-film transistor with vertical channel region | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP2004281506A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JP2005228819A (ja) | 半導体装置 | |
| KR20060062139A (ko) | 이중 열처리에 의한 다결정 박막트랜지스터 제조방법 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| JP2002185008A (ja) | 薄膜トランジスタ | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| JP2007157986A (ja) | トランジスタを備えた装置 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2004336073A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP5414708B2 (ja) | 半導体装置の製造方法 | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| KR100421906B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| JPH07321336A (ja) | 薄膜トランジスタの製造方法 | |
| JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2001189461A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090313 |