JP4377640B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP4377640B2
JP4377640B2 JP2003327729A JP2003327729A JP4377640B2 JP 4377640 B2 JP4377640 B2 JP 4377640B2 JP 2003327729 A JP2003327729 A JP 2003327729A JP 2003327729 A JP2003327729 A JP 2003327729A JP 4377640 B2 JP4377640 B2 JP 4377640B2
Authority
JP
Japan
Prior art keywords
gate
insulating film
region
sub
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003327729A
Other languages
English (en)
Other versions
JP2005093871A (ja
Inventor
剛司 野田
英人 北角
拓哉 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003327729A priority Critical patent/JP4377640B2/ja
Priority to US10/941,965 priority patent/US7145210B2/en
Publication of JP2005093871A publication Critical patent/JP2005093871A/ja
Priority to US11/542,217 priority patent/US7868398B2/en
Application granted granted Critical
Publication of JP4377640B2 publication Critical patent/JP4377640B2/ja
Priority to US12/984,623 priority patent/US8288831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及びその作製方法に係わり、特にＧＯＬＤ(Gate-drain Overlapped LDD)構造を用いても水素化処理の効果を向上できる半導体装置及びその作製方法に関する。
図１０は、従来の半導体装置の作製方法を説明する断面図である。この半導体装置の作製方法は特許第３１７３１３５号に開示されている。
図１０に示すように、メインゲート２−５を覆うサブゲート２−８を含む全面上に層間絶縁膜２−１３を積層する。この層間絶縁膜材料としては、酸化膜あるいは窒化膜などを用いる。続いて、前記層間絶縁膜の緻密化とソース領域及びドレイン領域の活性化と結晶性の回復を目的として活性化アニールを行う。
次に、水素プラズマ法、あるいは水素イオン注入法、あるいはプラズマ窒化膜からの水素の拡散法などの方法で水素イオンを導入すると、結晶粒界に存在するダングリングボンドや、ゲート酸化膜界面などに存在する欠陥や、ソース、ドレイン部とチャネル部との接合部に存在する欠陥が不活性化される。
特許第３１７３１３５号公報（４１〜４２段落、図４）
前述したようにＴＦＴ(thin film transistor)の作製工程では、トランジスタ特性の向上を目的とした水素化処理が一般的に行われている。水素化処理においては、水素が半導体層へ到達することが重要となる。そのため、水素の拡散をより容易にし、水素化処理の効果を高めるための技術を開発することが重要である。
本発明は上記のような事情を考慮してなされたものであり、その目的は、水素化処理の効果を高めることができる半導体装置及びその作製方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うようにサブゲートを形成し、
前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする。
上記半導体装置の作製方法によれば、メインゲートの一部、ソース領域及びドレイン領域のいずれか一方側のＬＤＤ領域上を覆うようにサブゲートを形成するため、メインゲートはサブゲートから露出した状態となる。これにより、水素を含有した層間絶縁膜を成膜して水素化の熱処理を行う際、層間絶縁膜中の水素が半導体層に到達しやすくなる。つまり、層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して半導体層に到達できるから、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
前記絶縁膜上に、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うようにサブゲートを形成し、
前記サブゲート及び前記絶縁膜の上に水素を含有する層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする。
上記半導体装置の作製方法によれば、メインゲートの一部、ソース領域及びドレイン領域のいずれか一方側のＬＤＤ領域上を覆うようにサブゲートを形成するため、メインゲートはサブゲートにより全面を覆われることがない。これにより、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。また、メインゲート上に絶縁膜を形成することにより、ソース領域及びドレイン領域、ＬＤＤ領域の不純物を熱活性化させる際にメインゲートが酸化されるのを防止できる。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に、前記メインゲート及び前記ＬＤＤ領域の上を覆い且つ前記メインゲートの上面又は側面の一部上を開孔したサブゲートを形成し、
前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする。
上記半導体装置の作製方法によれば、メインゲートの上面又は側面の一部上が開孔されたサブゲートを用いているから、メインゲートの上面又は側面の一部はサブゲートから露出した状態となる。これにより、サブゲートの開孔部分では層間絶縁膜中の水素がメインゲートのみを通過して半導体層に到達できるから、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
前記絶縁膜上に、前記メインゲート及び前記ＬＤＤ領域の上方を覆い且つ前記メインゲートの上面又は側面の一部上方を開孔したサブゲートを形成し、
前記サブゲート及び前記絶縁膜の上に水素を含有する層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする。
上記半導体装置の作製方法によれば、メインゲート及びＬＤＤ領域の上方を覆い且つメインゲートの上面又は側面の一部上を開孔したサブゲートを形成するため、メインゲートはサブゲートにより全面を覆われることがない。これにより、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。また、メインゲート上に絶縁膜を形成することにより、ソース領域及びドレイン領域、ＬＤＤ領域の不純物を熱活性化させる際にメインゲートが酸化されるのを防止できる。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端し、
前記層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成することを特徴とする。
上記半導体装置の作製方法によれば、サブゲートを形成する前に水素を含有した層間絶縁膜を成膜して水素化の熱処理を行うため、層間絶縁膜中の水素が半導体層に到達しやすくなる。つまり、層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して半導体層に到達できるから、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
前記絶縁膜上に水素を含有する層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端し、
前記層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成することを特徴とする。
上記半導体装置の作製方法によれば、サブゲートを形成する前に水素を含有した層間絶縁膜を成膜して水素化の熱処理を行うため、層間絶縁膜中の水素が半導体層に到達しやすくなる。つまり、層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して半導体層に到達できるから、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。また、メインゲート上に絶縁膜を形成することにより、ソース領域及びドレイン領域、ＬＤＤ領域の不純物を熱活性化させる際にメインゲートが酸化されるのを防止できる。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成し、
前記サブゲート上に水素を含有する第２の層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする。
上記半導体装置の作製方法によれば、サブゲートの下に水素を含有した第１の層間絶縁膜を成膜し、サブゲートの上に水素を含有した第２の層間絶縁膜を成膜した後、水素化の熱処理を行う。つまり、水素化処理のための層間絶縁膜を２重に形成するため、第１の層間絶縁膜中の水素が半導体層に到達しやすくなる。第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して半導体層に到達できるから、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。また、前記第２の層間絶縁膜は、前記水素化の熱処理の時に、サブゲートにヒロックやボイドが発生するのを抑制する役割も有している。
本発明に係る半導体装置の作製方法は、ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
前記絶縁膜上に水素を含有する第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成し、
前記サブゲート上に水素を含有する第２の層間絶縁膜を形成し、
水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする。
上記半導体装置の作製方法によれば、サブゲートの下に水素を含有した第１の層間絶縁膜を成膜し、サブゲートの上に水素を含有した第２の層間絶縁膜を成膜した後、水素化の熱処理を行うため、メインゲートのみを通過して半導体層に到達できるから、水素が半導体層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。また、メインゲート上に絶縁膜を形成することにより、ソース領域及びドレイン領域、ＬＤＤ領域の不純物を熱活性化させる際にメインゲートが酸化されるのを防止できる。
また、本発明に係る半導体装置の作製方法においては、前記絶縁膜を形成した後に、前記半導体層に熱処理を施すことにより、前記ソース領域、前記ドレイン領域及び前記ＬＤＤ領域それぞれの不純物を活性化させることも可能である。
また、本発明に係る半導体装置の作製方法においては、前記サブゲートがＡｌ又はＡｌ合金からなることが好ましい。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成され、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うように配置されたサブゲートと、
前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する層間絶縁膜と、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うように配置されたサブゲートと、
前記サブゲート及び前記絶縁膜の上に形成された水素を含有する層間絶縁膜と、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成され、前記メインゲート及び前記ＬＤＤ領域の上を覆うように配置され、前記メインゲートの上面又は側面の一部上が開孔されたサブゲートと、
前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する層間絶縁膜と、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記メインゲート及び前記ＬＤＤ領域の上を覆うように配置され、前記メインゲートの上面又は側面の一部上方が開孔されたサブゲートと、
前記サブゲート及び前記絶縁膜の上に形成された水素を含有する層間絶縁膜と、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
前記絶縁膜上に形成された水素を含有する層間絶縁膜と、
前記層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
前記サブゲート上に形成された水素を含有する第２の層間絶縁膜と、
を具備することを特徴とする。
本発明に係る半導体装置は、半導体層に形成されたソース領域及びドレイン領域と、
前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたメインゲートと、
前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
前記絶縁膜上に形成された水素を含有する第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
前記サブゲート上に形成された水素を含有する第２の層間絶縁膜と、
を具備することを特徴とする。
以上説明したように本発明によれば、ＧＯＬＤ構造を用いても水素化処理の効果を向上できる半導体装置及びその作製方法を提供することができる。
発明を実施するための形態
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体装置の作製方法を説明する断面図である。この半導体装置はＧＯＬＤ構造のＴＦＴを有している。
まず、ガラス基板１を用意し、このガラス基板１の上に酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜などの絶縁膜からなる２層構造の下地絶縁膜２ａ，２ｂを形成する。なお、下地絶縁膜２ａ，２ｂは、ガラス基板１中に含まれるアルカリ金属が半導体層中に拡散しないようにバリア膜（可動イオン防止膜）として形成するものであり、例えば膜厚５０〜１００ｎｍのＳｉＮ膜２ａ及びその上に応力緩和層としての膜厚５０〜１００ｎｍのＳｉＯ２膜２ｂをＣＶＤ法又はスパッタ法で形成したものを使用する。また、前記ＳｉＮ膜に代えて酸素を含有した窒化珪素膜（ＳｉＮＯ膜）を用いても良いし、前記ＳｉＯ２膜に代えて窒素を含有した酸化珪素膜（ＳｉＯＮ膜）又はＴＥＯＳ膜を用いても良い。また、ガラス基板に代えて石英基板を使用しても良い。
次に、下地絶縁膜２ａ，２ｂの上に４０〜１００ｎｍの非晶質珪素膜をプラズマＣＶＤ法、減圧ＣＶＤ法もしくはスパッタ法を用いて成膜する。
次いで、非晶質珪素膜の上に、金属元素を含む溶液、例えば重量換算で１〜１００ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーでスピンコート法により塗布して触媒元素含有層（図示せず）を形成する。なお、ここでは、ニッケルを含む溶液を用いているが、他の金属元素を含む溶液を用いることも可能である。他の金属元素としては、鉄、コバルト、ルテニウム、パラジウム、オスミウム、イリジウム、白金、銅、金などの群より選ばれた１種又は複数種を用いることも可能である。
この後、例えば５５０℃の温度、１時間の加熱時間で基板１を加熱処理することにより、非晶質珪素膜が含有する水素を放出させる。次に、基板１を５００〜６５０℃の温度で１〜２４時間の加熱時間（例えば５５０℃で４時間の加熱時間）で加熱することにより、下地絶縁膜２ａ，２ｂ上に結晶性珪素膜を形成する。この際の加熱方法はレーザ照射によるものであっても良い。
次に、結晶性珪素膜の結晶性をよりよくするために、結晶性珪素膜にレーザ光を照射する。
この後、結晶性珪素膜上にレジスト膜（図示せず）を塗布し、このレジスト膜を露光、現像することにより、結晶性珪素膜上には第１のレジストパターンが形成される。次いで、第１のレジストパターンをマスクとして結晶性珪素膜をエッチング加工することにより、下地絶縁膜２ａ，２ｂ上には該結晶性珪素膜からなる島状の半導体層（活性層）３が形成される。
次いで、半導体層３及び下地絶縁膜２ａ，２ｂの上にプラズマＣＶＤ法又はスパッタ法によりＳｉＯＮ膜からなるゲート絶縁膜５を形成する。次いで、ゲート絶縁膜５の上に窒化タンタル膜（ＴａＮ膜）からなる第１の導電膜をスパッタ法により成膜する。次いで、第１の導電膜上にタングステン膜（Ｗ膜）からなる第２の導電膜をスパッタ法により成膜する。なお、第１の導電膜を成膜する前に、トランジスタのしきい値電圧を調整するためのチャネルドープを行ってもよい。
この後、第２の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の導電膜上には第２のレジストパターンが形成される。次に、第２のレジストパターンを後退させながら第１及び第２の導電膜をテーパー形状にエッチングする。
次に、第２のレジストパターンをマスクとして第２の導電膜７ｂのみを選択的にエッチングする。これにより、第２の導電膜に対して第１の導電膜を露出させるように第２の導電膜が加工される。第１及び第２の導電膜はハット形状を有している。
次いで、第１及び第２の導電膜７ａ，７ｂをマスクとして高濃度の不純物、例えばリンを半導体層３にドーピングする。これにより、半導体層３にはソース及びドレイン領域（ｎ＋領域）１０，１１が形成される。次いで、第２のレジストパターン及び第２の導電膜７ｂをマスクとして露出する第１の導電膜をエッチング加工することにより、ゲート絶縁膜５上には第１及び第２の導電膜７ａ，７ｂからなるメインゲート７が形成される。次いで、第２のレジストパターンを除去する。
この後、メインゲート７をマスクとしてＬＤＤ領域１５，１６を形成するための低濃度の不純物、例えばリンを半導体層３にドーピングする。このようにして半導体層３にはソース及びドレイン領域（ｎ＋領域）１０，１１の内側にＬＤＤ領域（ｎ―領域）１５，１６が形成される。
次に、メインゲート７及びゲート絶縁膜５の上に耐熱性材料からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート７の一部及びソース領域もしくはドレイン領域のいずれか一方側のＬＤＤ領域を覆うように第３の導電膜からなるサブゲート４が形成される。メインゲート７及びサブゲート４によってＧＯＬＤ構造が形成される。
次いで、炉アニール法、ランプアニール法などの熱処理法により５５０℃程度の熱処理を行うことにより、ＬＤＤ領域１５，１６、ソース及びドレイン領域１０，１１の不純物の活性化を行う。尚、この熱処理により、チャネル領域に含まれるＮｉが高濃度不純物領域（ソース及びドレイン領域）に取り込まれてゲッタリングを行うことができる。
次いで、前記メインゲート、サブゲート４及びゲート絶縁膜５の上に水素を含有した第１の層間絶縁膜６として例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。この後、Ｎ２雰囲気、４１０℃以上の水素化の熱処理を行う。これにより、半導体層の結晶欠陥部を水素終端する。即ち、熱的に励起された水素により、ドライエッチング等で生じた半導体層３や酸化膜界面のダングリングボンドを終端することができ、それにより、ＴＦＴの特性改善を行うことができる。
つまり、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、メインゲート７の一部及びソース領域側もしくはドレイン領域側のいずれか一方のＬＤＤ領域を覆うようにサブゲート４を形成し、メインゲート７をサブゲート４から露出した状態としている。サブゲートをこのような形態とすることにより、水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜して水素化の熱処理を行う際、窒化珪素膜中の水素が活性層３に到達しやすくなる。窒化珪素膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効率を高めることができる。
次に、第１の層間絶縁膜６の上に有機樹脂（例えばアクリル）などの自己平坦性のある第２の層間絶縁膜８を形成する。次いで、第２の層間絶縁膜８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜８上には第４のレジストパターンが形成される。次いで、第４のレジストパターンをマスクとして第１、第２の層間絶縁膜６，８及びゲート絶縁膜５をエッチング加工する。これにより、第１、第２の層間絶縁膜６，８及びゲート絶縁膜５には、ソース及びドレイン領域１０，１１の上に位置するコンタクトホール８ａ，８ｂが形成される。コンタクトホール８ａ，８ｂによりソース及びドレイン領域の一部が露出される。次いで、第４のレジストパターンを除去する。
この後、コンタクトホール内及び第２の層間絶縁膜８上にＡｌ又はＡｌ合金からなる第４の導電膜を成膜する。次いで、第４の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第４の導電膜上には第５のレジストパターンが形成される。次いで、第５のレジストパターンをマスクとして第４の導電膜をエッチング加工することにより、コンタクトホール内及び第２の層間絶縁膜上には第４の導電膜からなる配線１２，１３が形成される。配線１２，１３は、ソース及びドレイン領域１０，１１それぞれに電気的に接続される。このようにしてＧＯＬＤ構造の薄膜トランジスタが形成される。
上記実施の形態１によれば、メインゲート７の一部及びソース領域側もしくはドレイン領域側のいずれか一方のＬＤＤ領域を覆うように第３の導電膜からなるサブゲート４を形成するため、メインゲート７はサブゲート４から露出した状態となる。これにより、水素を含有した第１の層間絶縁膜６を成膜して水素化の熱処理を行う際、第１の層間絶縁膜中の水素が活性層３に到達しやすくなる。つまり、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
図９は、従来のＴＦＴ（Ａ）、図１のＴＦＴ（Ｂ）、図５のＴＦＴ（Ｃ）、図７のＴＦＴ（Ｄ）及びサブゲートが無いＴＦＴ（Ｅ）それぞれを実際に作製し、各々のＴＦＴ特性（立ち上がり特性サブスレッショルド値）を示す図である。
図９のＢに示すように、本実施の形態で作製したＴＦＴの立ち上がり特性（Ｓ値）を１００ポイント測定し、中央値で従来のＴＦＴと比較したところ、従来のＴＦＴよりも良好な立ち上がり特性が得られることが確認できた。
（実施の形態２）
図２は、本発明の実施の形態２による半導体装置の作製方法を説明する断面図であり、図１と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５、メインゲート７、ソース及びドレイン領域１０，１１、ＬＤＤ領域１５，１６を形成する工程は実施の形態１と同様であるので、説明を省略する。
次に、メインゲート７及びゲート絶縁膜５の上に酸化珪素（ＳｉＯ２）膜９を成膜する。次いで、炉アニール法、ランプアニール法などの熱処理法により５５０℃程度の熱処理を行うことにより、ＬＤＤ領域１５，１６、ソース及びドレイン領域１０，１１の不純物の活性化を行う。この熱処理の際、酸化珪素膜９によりメインゲート７が酸化されるのを防止できる。尚、この熱処理により、チャネル領域に含まれるＮｉが高濃度不純物領域（ソース及びドレイン領域）に取り込まれてゲッタリングを行うことができる。
次に、酸化珪素膜９の上にＡｌ又はＡｌ合金からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート７の一部及びソース領域もしくはドレイン領域のいずれか一方側のＬＤＤ領域を覆うように第３の導電膜からなるサブゲート４ａが形成される。メインゲート７及びサブゲート４ａによってＧＯＬＤ構造が形成される。
次いで、サブゲート４ａ及び酸化珪素膜９の上に水素を含有した第１の層間絶縁膜６として例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。この後、Ｎ２雰囲気、４１０℃以上の水素化の熱処理を行う。これにより、半導体層の結晶欠陥部を水素終端する。即ち、熱的に励起された水素により、ドライエッチング等で生じた半導体層３や酸化膜界面のダングリングボンドを終端することができ、それにより、ＴＦＴの特性改善を行うことができる。
つまり、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、メインゲート７の一部及びソース領域側もしくはドレイン領域側のいずれか一方のＬＤＤ領域を覆うようにサブゲート４ａを形成し、メインゲート７がサブゲート４ａにより全面を覆われることがないようにしている。サブゲートをこのような形態とすることにより、窒化珪素膜（第１の層間絶縁膜）中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効率を高めることができる。
次に、第１の層間絶縁膜６の上に有機樹脂（例えばアクリル）などの自己平坦性のある第２の層間絶縁膜８を形成する。次いで、第２の層間絶縁膜８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜８上には第４のレジストパターンが形成される。次いで、第４のレジストパターンをマスクとして第１、第２の層間絶縁膜６，８、酸化珪素膜９及びゲート絶縁膜５をエッチング加工する。これにより、第１、第２の層間絶縁膜６，８、酸化珪素膜９及びゲート絶縁膜５には、ソース及びドレイン領域１０，１１の上に位置するコンタクトホール８ａ，８ｂが形成されると共にメインゲート７上及びサブゲート４ａの側壁に接するコンタクトホール８ｃが形成される。コンタクトホール８ａ，８ｂによりソース及びドレイン領域の一部が露出され、コンタクトホール８ｃによりメインゲート７及びサブゲート４ａの一部が露出される。次いで、第４のレジストパターンを除去する。
この後、コンタクトホール内及び第２の層間絶縁膜８上にＡｌ又はＡｌ合金からなる第４の導電膜を成膜する。次いで、第４の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第４の導電膜上には第５のレジストパターンが形成される。次いで、第５のレジストパターンをマスクとして第４の導電膜をエッチング加工することにより、コンタクトホール内及び第２の層間絶縁膜上には第４の導電膜からなる配線１２〜１４が形成される。配線１２，１３は、ソース及びドレイン領域１０，１１それぞれに電気的に接続され、配線１４はメインゲート７とサブゲート４ａを接続するものである。このようにしてＧＯＬＤ構造の薄膜トランジスタが形成される。
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。すなわち、メインゲート７の一部及びソース領域側もしくはドレイン領域側のいずれか一方のＬＤＤ領域を覆うように第３の導電膜からなるサブゲート４ａを形成するため、メインゲート７はサブゲート４ａにより全面を覆われることがない。これにより、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
（実施の形態３）
図３は、本発明の実施の形態３による半導体装置の作製方法を説明する断面図であり、図１と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５、メインゲート７、ソース及びドレイン領域１０，１１、ＬＤＤ領域１５，１６を形成する工程は実施の形態１と同様であるので、説明を省略する。
次に、メインゲート７及びゲート絶縁膜５の上に耐熱性材料からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート７及びＬＤＤ領域の上を覆うように第３の導電膜からなるサブゲート４ｂが形成される。但し、サブゲート４ｂはメインゲート７の上面の一部上が開孔される。メインゲート７及びサブゲート４ｂによってＧＯＬＤ構造が形成される。この後の工程は実施の形態１と同様であるので説明を省略する。
上記実施の形態３においても実施の形態１と同様の効果を得ることができる。すなわち、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、メインゲート７の上面の一部上が開孔されたサブゲート４ｂを用い、メインゲート７の上面の一部をサブゲート４ｂから露出した状態としている。サブゲートをこのような形態とすることにより、水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜して水素化の熱処理を行う際、窒化珪素膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、サブゲートの開孔部分ではメインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
尚、上記実施の形態３では、メインゲート７の上面の一部上が開孔されたサブゲート４ｂ用いているが、サブゲートの開孔部分はメインゲートの上面に限定されるものではなく、メインゲートの側面の一部上が開孔されたサブゲートを用いることも可能である。
（実施の形態４）
図４は、本発明の実施の形態４による半導体装置の作製方法を説明する断面図であり、図２と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５、メインゲート７、ソース及びドレイン領域１０，１１、ＬＤＤ領域１５，１６、酸化珪素膜９を形成し、不純物の活性化を行う工程は実施の形態２と同様であるので、説明を省略する。
次に、酸化珪素膜９の上にＡｌ又はＡｌ合金からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート７及びＬＤＤ領域の上を覆うように第３の導電膜からなるサブゲート４ｃが形成される。但し、サブゲート４ｃはメインゲート７の上面の一部上が開孔される。メインゲート７及びサブゲートｃによってＧＯＬＤ構造が形成される。この後の工程は実施の形態２と同様であるので、説明を省略する。
上記実施の形態４においても実施の形態２と同様の効果を得ることができる。すなわち、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、メインゲート７及びＬＤＤ領域の上を覆い且つメインゲート７の上面の一部上を開孔したサブゲート４ｃを形成し、メインゲート７がサブゲート４ａにより全面を覆われることがないようにしている。サブゲートをこのような形態とすることにより、水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜して水素化の熱処理を行う際、窒化珪素膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、サブゲートの開孔部分からメインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
尚、上記実施の形態４では、メインゲート７の上面の一部上方が開孔されたサブゲート４ｃを用いているが、サブゲートの開孔部分はメインゲートの上面上方に限定されるものではなく、メインゲートの側面の一部上方が開孔されたサブゲートを用いることも可能である。
（実施の形態５）
図５は、本発明の実施の形態５による半導体装置の作製方法を説明する断面図であり、図１と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５を形成する工程は実施の形態１と同様であるので、説明を省略する。
次に、ゲート絶縁膜５の上に窒化タンタル膜（ＴａＮ膜）からなる第１の導電膜をスパッタ法により成膜する。次いで、第１の導電膜上にタングステン膜（Ｗ膜）からなる第２の導電膜をスパッタ法により成膜する。なお、第１の導電膜を成膜する前に、トランジスタのしきい値電圧を調整するためのチャネルドープを行ってもよい。
この後、第２の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の導電膜上には第２のレジストパターンが形成される。次に、第２のレジストパターンを後退させながら第１及び第２の導電膜をテーパー形状にエッチングする。
次に、第２のレジストパターンをマスクとして第２の導電膜１７ｂのみを選択的にエッチングする。これにより、第２の導電膜に対して第１の導電膜を露出させるように第２の導電膜が加工される。ことにより、ゲート絶縁膜５上には第１及び第２の導電膜１７ａ，１７ｂからなるメインゲート１７が形成される。メインゲート１７はハット形状を有している。
次いで、メインゲート１７をマスクとして高濃度の不純物、例えばリンを半導体層３にドーピングする。これにより、半導体層３にはソース及びドレイン領域（ｎ＋領域）１０，１１が形成される。
この後、メインゲート１７をマスクとしてＬＤＤ領域１５，１６を形成するための低濃度の不純物、例えばリンを半導体層３にドーピングする。このようにして半導体層３にはソース及びドレイン領域（ｎ＋領域）１０，１１の内側にＬＤＤ領域（ｎ―領域）１５，１６が形成される。
次いで、炉アニール法、ランプアニール法などの熱処理法により５５０℃程度の熱処理を行うことにより、ＬＤＤ領域１５，１６、ソース及びドレイン領域１０，１１の不純物の活性化を行う。尚、この熱処理により、チャネル領域に含まれるＮｉが高濃度不純物領域（ソース及びドレイン領域）に取り込まれてゲッタリングを行うことができる。
次いで、メインゲート１７及びゲート絶縁膜５の上に水素を含有した第１の層間絶縁膜６として例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。この後、Ｎ２雰囲気、４１０℃以上の水素化の熱処理を行う。これにより、半導体層の結晶欠陥部を水素終端する。即ち、熱的に励起された水素により、ドライエッチング等で生じた半導体層３や酸化膜界面のダングリングボンドを終端することができ、それにより、ＴＦＴの特性改善を行うことができる。
つまり、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、サブゲート４ｃを形成する前に水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜して水素化の熱処理を行っている。従って、第１の層間絶縁膜中の水素が活性層３に到達しやすくなり、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効率を高めることができる。
次に、第１の層間絶縁膜６の上にＡｌ又はＡｌ合金からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート１７、ＬＤＤ領域、ソース領域及びドレイン領域の一部を覆うように第３の導電膜からなるサブゲート４ｃが形成される。メインゲート１７及びサブゲート４ｃによってＧＯＬＤ構造が形成される。次いで、サブゲート４ｃをマスクとして第１の層間絶縁膜６をエッチングする。
次に、第１の層間絶縁膜６の上に有機樹脂（例えばアクリル）などの自己平坦性のある第２の層間絶縁膜８を形成する。次いで、第２の層間絶縁膜８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第２の層間絶縁膜８上にはレジストパターンが形成される。次いで、レジストパターンをマスクとして第２の層間絶縁膜８、ゲート絶縁膜５、サブゲート４ｃ及び第１の層間絶縁膜６をエッチング加工する。これにより、第１、第２の層間絶縁膜６，８及びゲート絶縁膜５には、ソース及びドレイン領域１０，１１の上に位置するコンタクトホール８ａ，８ｂが形成され、第１、第２の層間絶縁膜６，８及びサブゲート４ｃには、メインゲート１７上に位置するコンタクトホール８ｃが形成される。コンタクトホール８ａ，８ｂによりソース及びドレイン領域の一部が露出され、コンタクトホール８ｃによりメインゲート１７の一部が露出される。次いで、前記レジストパターンを除去する。
この後、コンタクトホール内及び第２の層間絶縁膜８上にＡｌ又はＡｌ合金からなる第４の導電膜を成膜する。次いで、第４の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第４の導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第４の導電膜をエッチング加工することにより、コンタクトホール内及び第２の層間絶縁膜上には第４の導電膜からなる配線１２〜１４が形成される。配線１２，１３は、ソース及びドレイン領域１０，１１それぞれに電気的に接続される。配線１４はメインゲート１７とサブゲート４ｃを電気的に接続するものである。このようにしてＧＯＬＤ構造の薄膜トランジスタが形成される。
上記実施の形態５によれば、サブゲート４ｃを形成する前に水素を含有した第１の層間絶縁膜６を成膜して水素化の熱処理を行うため、第１の層間絶縁膜中の水素が活性層３に到達しやすくなる。つまり、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
また、図９のＣに示すように、本実施の形態で作製したＴＦＴの立ち上がり特性（Ｓ値）を１００ポイント測定し、中央値で従来のＴＦＴと比較したところ、サブゲートが無いＴＦＴに匹敵する立ち上がり特性が得られることが確認できた。
尚、上記実施の形態５では、メインゲート１７、ＬＤＤ領域、ソース領域及びドレイン領域の一部を覆うようにサブゲート４ｃを形成しているが、少なくともメインゲートの一部の上方、少なくともソース領域及びドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成することも可能である。
（実施の形態６）
図６は、本発明の実施の形態６による半導体装置の作製方法を説明する断面図であり、図５と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５、メインゲート１７、ソース及びドレイン領域１０，１１、ＬＤＤ領域１５，１６を形成する工程までは実施の形態５と同様であるので、説明を省略する。
次に、メインゲート１７及びゲート絶縁膜５の上に酸化珪素（ＳｉＯ２）膜９を成膜する。次いで、炉アニール法、ランプアニール法などの熱処理法により５５０℃程度の熱処理を行うことにより、ＬＤＤ領域１５，１６、ソース及びドレイン領域１０，１１の不純物の活性化を行う。この熱処理の際、酸化珪素膜９によりメインゲート７が酸化されるのを防止できる。尚、この熱処理により、チャネル領域に含まれるＮｉが高濃度不純物領域（ソース及びドレイン領域）に取り込まれてゲッタリングを行うことができる。
次いで、前記酸化珪素膜９の上に水素を含有した第１の層間絶縁膜６として例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。この後、Ｎ２雰囲気、４１０℃以上の水素化の熱処理を行う。これにより、半導体層の結晶欠陥部を水素終端する。即ち、熱的に励起された水素により、ドライエッチング等で生じた半導体層３や酸化膜界面のダングリングボンドを終端することができ、それにより、ＴＦＴの特性改善を行うことができる。
つまり、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、サブゲート４ｃを形成する前に水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜して水素化の熱処理を行っている。従って、第１の層間絶縁膜中の水素が活性層３に到達しやすくなり、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効率を高めることができる。
次に、第１の層間絶縁膜６の上にＡｌ又はＡｌ合金からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート１７、ＬＤＤ領域、ソース領域及びドレイン領域の一部を覆うように第３の導電膜からなるサブゲート４ｃが形成される。メインゲート１７及びサブゲート４によってＧＯＬＤ構造が形成される。次いで、サブゲート４ｃをマスクとして第１の層間絶縁膜６及び酸化珪素膜９をエッチングする。
次に、第１の層間絶縁膜６の上に有機樹脂（例えばアクリル）などの自己平坦性のある第２の層間絶縁膜８を形成する。この後の工程は実施の形態５と同様であるので、説明を省略する。
上記実施の形態６においても実施の形態５と同様の効果を得ることができる。すなわち、サブゲート４ｃを形成する前に水素を含有した第１の層間絶縁膜６を成膜して水素化の熱処理を行うため、第１の層間絶縁膜中の水素が活性層３に到達しやすくなる。つまり、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
また、本実施の形態で作製したＴＦＴの立ち上がり特性（Ｓ値）を１００ポイント測定し、中央値で従来のＴＦＴと比較したところ、サブゲートが無いＴＦＴに匹敵する立ち上がり特性が得られることが確認できた。
（実施の形態７）
図７は、本発明の実施の形態７による半導体装置の作製方法を説明する断面図であり、図５と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５、メインゲート１７、ソース及びドレイン領域１０，１１、ＬＤＤ領域１５，１６を形成する工程までは実施の形態５と同様であるので、説明を省略する。
次に、メインゲート１７及びゲート絶縁膜５の上に水素を含有した第１の層間絶縁膜６として例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。
この後、第１の層間絶縁膜６の上にＡｌ又はＡｌ合金からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート１７、ＬＤＤ領域、ソース領域及びドレイン領域の一部を覆うように第３の導電膜からなるサブゲート４ｃが形成される。メインゲート１７及びサブゲート４ｃによってＧＯＬＤ構造が形成される。次いで、サブゲート４ｃをマスクとして第１の層間絶縁膜６をエッチングする。
次に、サブゲート４ｃ及びゲート絶縁膜５の上に水素を含有した第２の層間絶縁膜６ａとして例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。この後、Ｎ２雰囲気、４１０℃以上の水素化の熱処理を行う。これにより、半導体層の結晶欠陥部を水素終端する。即ち、熱的に励起された水素により、ドライエッチング等で生じた半導体層３や酸化膜界面のダングリングボンドを終端することができ、それにより、ＴＦＴの特性改善を行うことができる。
つまり、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、サブゲート４ｃの下に水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜し、サブゲート４ｃの上に水素を含有した窒化珪素膜（第２の層間絶縁膜６ａ）を成膜した後、水素化の熱処理を行っている。このように水素化処理のための層間絶縁膜を２重に形成するため、第１の層間絶縁膜中の水素が活性層３に到達しやすくなる。第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効率を高めることができる。
また、前記第２の層間絶縁膜６ａは、前記水素化の熱処理の時に、サブゲート４ｃにヒロックやボイドが発生するのを抑制する役割も有している。
次に、第２の層間絶縁膜６ａの上に有機樹脂（例えばアクリル）などの自己平坦性のある第３の層間絶縁膜１８を形成する。次いで、第３の層間絶縁膜１８の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の層間絶縁膜１８上にはレジストパターンが形成される。次いで、レジストパターンをマスクとして第３の層間絶縁膜１８、第２の層間絶縁膜６ａ、ゲート絶縁膜５、サブゲート４ｃ及び第１の層間絶縁膜６をエッチング加工する。これにより、第２、第３の層間絶縁膜６ａ，１８及びゲート絶縁膜５には、ソース及びドレイン領域１０，１１の上に位置するコンタクトホール１８ａ，１８ｂが形成され、第１乃至第３の層間絶縁膜６，６ａ，１８及びサブゲート４ｃには、メインゲート１７上に位置するコンタクトホール１８ｃが形成される。コンタクトホール１８ａ，１８ｂによりソース及びドレイン領域の一部が露出され、コンタクトホール１８ｃによりメインゲート１７の一部が露出される。次いで、前記レジストパターンを除去する。
この後、コンタクトホール内及び第３の層間絶縁膜１８上にＡｌ又はＡｌ合金からなる第４の導電膜を成膜する。次いで、第４の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第４の導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第４の導電膜をエッチング加工することにより、コンタクトホール内及び第３の層間絶縁膜上には第４の導電膜からなる配線１２〜１４が形成される。配線１２，１３は、ソース及びドレイン領域１０，１１それぞれに電気的に接続される。配線１４はメインゲート１７とサブゲート４ｃを電気的に接続するものである。このようにしてＧＯＬＤ構造の薄膜トランジスタが形成される。
上記実施の形態７によれば、サブゲート４ｃの下に水素を含有した第１の層間絶縁膜６を成膜し、サブゲート４ｃの上に水素を含有した第２の層間絶縁膜６ａを成膜した後、水素化の熱処理を行う。つまり、水素化処理のための層間絶縁膜を２重に形成するため、第１の層間絶縁膜中の水素が活性層３に到達しやすくなる。第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
また、図９のＤに示すように、本実施の形態で作製したＴＦＴの立ち上がり特性（Ｓ値）を１００ポイント測定し、中央値で従来のＴＦＴと比較したところ、サブゲートが無いＴＦＴに匹敵する立ち上がり特性が得られることが確認できた。
（実施の形態８）
図８は、本発明の実施の形態８による半導体装置の作製方法を説明する断面図であり、図７と同一部分には同一符号を付す。
下地絶縁膜２ａ，２ｂ、半導体層３、ゲート絶縁膜５、メインゲート１７、ソース及びドレイン領域１０，１１、ＬＤＤ領域１５，１６を形成する工程までは実施の形態７と同様であるので、説明を省略する。
次に、メインゲート１７及びゲート絶縁膜５の上に酸化珪素（ＳｉＯ２）膜９を成膜する。次いで、炉アニール法、ランプアニール法などの熱処理法により５５０℃程度の熱処理を行うことにより、ＬＤＤ領域１５，１６、ソース及びドレイン領域１０，１１の不純物の活性化を行う。この熱処理の際、酸化珪素膜９によりメインゲート７が酸化されるのを防止できる。尚、この熱処理により、チャネル領域に含まれるＮｉが高濃度不純物領域（ソース及びドレイン領域）に取り込まれてゲッタリングを行うことができる。
次に、酸化珪素膜９の上に水素を含有した第１の層間絶縁膜６として例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。
この後、第１の層間絶縁膜６の上にＡｌ又はＡｌ合金からなる第３の導電膜をスパッタ法などにより成膜する。次いで、第３の導電膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、第３の導電膜上には第３のレジストパターンが形成される。次いで、第３のレジストパターンをマスクとして第３の導電膜をドライエッチング又はウエットエッチングする。これにより、メインゲート１７、ＬＤＤ領域、ソース領域及びドレイン領域の一部を覆うように第３の導電膜からなるサブゲート４ｃが形成される。メインゲート１７及びサブゲート４ｃによってＧＯＬＤ構造が形成される。次いで、サブゲート４ｃをマスクとして第１の層間絶縁膜６及び酸化珪素膜９をエッチングする。
次に、サブゲート４ｃ及びゲート絶縁膜５の上に水素を含有した第２の層間絶縁膜６ａとして例えば窒化珪素膜（ＳｉＮ膜）をプラズマＣＶＤ法により成膜する。この後、Ｎ２雰囲気、４１０℃以上の水素化の熱処理を行う。これにより、半導体層の結晶欠陥部を水素終端する。即ち、熱的に励起された水素により、ドライエッチング等で生じた半導体層３や酸化膜界面のダングリングボンドを終端することができ、それにより、ＴＦＴの特性改善を行うことができる。
この後の工程は実施の形態７と同様であるので、説明を省略する。
上記実施の形態８においても実施の形態７と同様の効果を得ることができる。すなわち、プラズマＣＶＤ法にて形成した窒化珪素膜中に含まれる水素を利用して水素化の熱処理を行う際、水素の拡散をより容易にするために、サブゲート４ｃの下に水素を含有した窒化珪素膜（第１の層間絶縁膜６）を成膜し、サブゲート４ｃの上に水素を含有した窒化珪素膜（第２の層間絶縁膜６ａ）を成膜した後、水素化の熱処理を行っている。従って、第１の層間絶縁膜中の水素が活性層３に到達しやすくなり、第１の層間絶縁膜中の水素がサブゲートとメインゲートの両方を通過する必要がなくなり、メインゲートのみを通過して活性層に到達できるから、水素が活性層のチャネル領域に拡散しやすくなり、水素化処理の効果を向上させることができる。
また、本実施の形態で作製したＴＦＴの立ち上がり特性（Ｓ値）を１００ポイント測定し、中央値で従来のＴＦＴと比較したところ、サブゲートが無いＴＦＴに匹敵する立ち上がり特性が得られることが確認できた。
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、メインゲート、サブゲート、配線、層間絶縁膜などの材料は適宜変更可能である。
また、上記実施の形態５乃至８では、メインゲート１７、ＬＤＤ領域、ソース領域及びドレイン領域の一部を覆うようにサブゲート４ｃを形成しているが、メインゲートの一部の上方、ソース領域及びドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成することも可能である。
本発明の実施の形態１による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態２による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態３による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態４による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態５による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態６による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態７による半導体装置の作製方法を説明する断面図である。 本発明の実施の形態８による半導体装置の作製方法を説明する断面図である。 従来のＴＦＴ（Ａ）、図１のＴＦＴ（Ｂ）、図５のＴＦＴ（Ｃ）、図７のＴＦＴ（Ｄ）及びサブゲートが無いＴＦＴ（Ｅ）それぞれを実際に作製し、各々のＴＦＴ特性（立ち上がり特性サブスレッショルド値）を示す図である。 従来の半導体装置の作製方法を説明する断面図である。
符号の説明
１…ガラス基板
２ａ，２ｂ…下地絶縁膜
３…半導体層（活性層）
４，４ａ〜４ｃ…サブゲート
５…ゲート絶縁膜
６…第１の層間絶縁膜
７，１７…メインゲート電極
７ａ，１７ａ…第１の導電膜
７ｂ，１７ｂ…第２の導電膜
８，１８…第２の層間絶縁膜
８ａ〜８ｃ，１８ａ〜１８ｃ…コンタクトホール
９…酸化珪素膜
１０，１１…ソース及びドレイン領域
１２〜１４…配線
１５，１６…ＬＤＤ領域
２−５…メインゲート
２−８…サブゲート
２−１３…層間絶縁膜

Claims (18)

  1. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うようにサブゲートを形成し、
    前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする半導体装置の作製方法。
  2. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
    前記絶縁膜上に、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うようにサブゲートを形成し、
    前記サブゲート及び前記絶縁膜の上に水素を含有する層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする半導体装置の作製方法。
  3. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に、前記メインゲート及び前記ＬＤＤ領域の上を覆い且つ前記メインゲートの上面又は側面の一部上を開孔したサブゲートを形成し、
    前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする半導体装置の作製方法。
  4. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
    前記絶縁膜上に、前記メインゲート及び前記ＬＤＤ領域の上方を覆い且つ前記メインゲートの上面又は側面の一部上方を開孔したサブゲートを形成し、
    前記サブゲート及び前記絶縁膜の上に水素を含有する層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする半導体装置の作製方法。
  5. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端し、
    前記層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成することを特徴とする半導体装置の作製方法。
  6. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
    前記絶縁膜上に水素を含有する層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端し、
    前記層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成することを特徴とする半導体装置の作製方法。
  7. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に水素を含有する第１の層間絶縁膜を形成し、
    前記第１の層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成し、
    前記サブゲート上に水素を含有する第２の層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする半導体装置の作製方法。
  8. ソース領域、ドレイン領域及びＬＤＤ領域を有する半導体層、ゲート絶縁膜及びメインゲートを形成し、
    前記メインゲート及び前記ゲート絶縁膜の上に絶縁膜を形成し、
    前記絶縁膜上に水素を含有する第１の層間絶縁膜を形成し、
    前記第１の層間絶縁膜上に、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うようにサブゲートを形成し、
    前記サブゲート上に水素を含有する第２の層間絶縁膜を形成し、
    水素化の熱処理を行うことにより、前記半導体層の結晶欠陥部を水素終端することを特徴とする半導体装置の作製方法。
  9. 請求項２、請求項４、請求項６及び請求項８のいずれか一項において、前記絶縁膜を形成した後に、前記半導体層に熱処理を施すことにより、前記ソース領域、前記ドレイン領域及び前記ＬＤＤ領域それぞれの不純物を活性化させることを特徴とする半導体装置の作製方法。
  10. 請求項２、請求項４、請求項６、請求項８及び請求項９のいずれか一項において、前記サブゲートがＡｌ又はＡｌ合金からなることを特徴とする半導体装置の作製方法。
  11. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成され、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うように配置されたサブゲートと、
    前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する層間絶縁膜と、
    を具備することを特徴とする半導体装置。
  12. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
    前記絶縁膜上に形成され、前記メインゲートの一部、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域上を覆うように配置されたサブゲートと、
    前記サブゲート及び前記絶縁膜の上に形成された水素を含有する層間絶縁膜と、
    を具備することを特徴とする半導体装置。
  13. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成され、前記メインゲート及び前記ＬＤＤ領域の上を覆うように配置され、前記メインゲートの上面又は側面の一部上が開孔されたサブゲートと、
    前記サブゲート、前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する層間絶縁膜と、
    を具備することを特徴とする半導体装置。
  14. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
    前記絶縁膜上に形成され、前記メインゲート及び前記ＬＤＤ領域の上を覆うように配置され、前記メインゲートの上面又は側面の一部上方が開孔されたサブゲートと、
    前記サブゲート及び前記絶縁膜の上に形成された水素を含有する層間絶縁膜と、
    を具備することを特徴とする半導体装置。
  15. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
    を具備することを特徴とする半導体装置。
  16. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
    前記絶縁膜上に形成された水素を含有する層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
    を具備することを特徴とする半導体装置。
  17. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成された水素を含有する第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
    前記サブゲート上に形成された水素を含有する第２の層間絶縁膜と、
    を具備することを特徴とする半導体装置。
  18. 半導体層に形成されたソース領域及びドレイン領域と、
    前記半導体層に形成され、ソース領域及びドレイン領域の内側に隣接して形成されたＬＤＤ領域と、
    前記半導体層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたメインゲートと、
    前記メインゲート及び前記ゲート絶縁膜の上に形成された絶縁膜と、
    前記絶縁膜上に形成された水素を含有する第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に形成され、前記メインゲートの一部の上方、前記ソース領域及び前記ドレイン領域のいずれか一方側のＬＤＤ領域の上方を覆うように配置されたサブゲートと、
    前記サブゲート上に形成された水素を含有する第２の層間絶縁膜と、
    を具備することを特徴とする半導体装置。
JP2003327729A 2003-09-19 2003-09-19 半導体装置及びその作製方法 Expired - Fee Related JP4377640B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003327729A JP4377640B2 (ja) 2003-09-19 2003-09-19 半導体装置及びその作製方法
US10/941,965 US7145210B2 (en) 2003-09-19 2004-09-16 Semiconductor device
US11/542,217 US7868398B2 (en) 2003-09-19 2006-10-04 Semiconductor device
US12/984,623 US8288831B2 (en) 2003-09-19 2011-01-05 Semiconductor device, method of manufacturing the same, and electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327729A JP4377640B2 (ja) 2003-09-19 2003-09-19 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2005093871A JP2005093871A (ja) 2005-04-07
JP4377640B2 true JP4377640B2 (ja) 2009-12-02

Family

ID=34308792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327729A Expired - Fee Related JP4377640B2 (ja) 2003-09-19 2003-09-19 半導体装置及びその作製方法

Country Status (2)

Country Link
US (3) US7145210B2 (ja)
JP (1) JP4377640B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446023B2 (en) * 2004-03-15 2008-11-04 Sharp Laboratories Of America, Inc. High-density plasma hydrogenation
JP4222966B2 (ja) * 2004-04-22 2009-02-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR100817093B1 (ko) * 2007-03-16 2008-03-26 삼성전자주식회사 아일랜드 영역을 포함하는 반도체 소자
CN101925988A (zh) * 2008-01-29 2010-12-22 夏普株式会社 半导体装置及其制造方法
JP5426138B2 (ja) * 2008-10-17 2014-02-26 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158903A (en) * 1989-11-01 1992-10-27 Matsushita Electric Industrial Co., Ltd. Method for producing a field-effect type semiconductor device
US5272357A (en) * 1989-11-30 1993-12-21 Canon Kabushiki Kaisha Semiconductor device and electronic device by use of the semiconductor
JPH0675247A (ja) 1992-06-25 1994-03-18 Sony Corp 液晶ディスプレイ駆動用ｔｆｔ基板
JP3343794B2 (ja) 1994-07-21 2002-11-11 株式会社半導体エネルギー研究所 半導体装置
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5413949A (en) * 1994-04-26 1995-05-09 United Microelectronics Corporation Method of making self-aligned MOSFET
US5786247A (en) * 1994-05-06 1998-07-28 Vlsi Technology, Inc. Low voltage CMOS process with individually adjustable LDD spacers
US6239491B1 (en) * 1998-05-18 2001-05-29 Lsi Logic Corporation Integrated circuit structure with thin dielectric between at least local interconnect level and first metal interconnect level, and process for making same
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP2002176114A (ja) * 2000-09-26 2002-06-21 Toshiba Corp 半導体装置及びその製造方法
US6719065B2 (en) * 2001-04-02 2004-04-13 Carba Fire Technologies Fire fighting apparatus with spray bar
JP5177923B2 (ja) 2001-06-29 2013-04-10 株式会社半導体エネルギー研究所 半導体装置および電子機器

Also Published As

Publication number Publication date
JP2005093871A (ja) 2005-04-07
US20110121408A1 (en) 2011-05-26
US20050062044A1 (en) 2005-03-24
US7145210B2 (en) 2006-12-05
US8288831B2 (en) 2012-10-16
US7868398B2 (en) 2011-01-11
US20070045730A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR0161994B1 (ko) Mis형 반도체장치 제작방법
US7528410B2 (en) Semiconductor device and method for manufacturing the same
JPH1083990A (ja) 半導体装置の製造方法
JP3600229B2 (ja) 電界効果型トランジスタの製造方法
US8288831B2 (en) Semiconductor device, method of manufacturing the same, and electronic device having the same
JP4729881B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP2003068757A (ja) アクティブマトリクス基板及びその製造方法
US6921685B2 (en) Method of fabricating thin film transistor
JPH0897431A (ja) 半導体装置およびその製造方法
JP2001189462A (ja) 半導体装置の作製方法
JPH1050609A (ja) 薄膜状半導体装置の作製方法
US20020115272A1 (en) Manufacturing method for improving reliability of polysilicon thin film transistors
JPH05283687A (ja) 半導体素子の製造方法
JP4115441B2 (ja) 半導体装置およびその製造方法
JPH0778996A (ja) 表示素子基板用半導体装置の製造方法
JPH07263686A (ja) 半導体装置の製造方法
JP4321828B2 (ja) 半導体装置の作製方法
JP3033579B2 (ja) 薄膜トランジスタの製法
JPH11261077A (ja) 半導体装置
JP4455855B2 (ja) 半導体装置及びその作製方法
JPH09312406A (ja) 半導体装置の作製方法
KR0144256B1 (ko) 박막트랜지스터 제조방법
JPH06224222A (ja) 多結晶シリコン薄膜トランジスタの製造方法
KR19980055970A (ko) 트랜지스터 제조 방법
JPH0974206A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees