JPH0974206A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH0974206A
JPH0974206A JP7251858A JP25185895A JPH0974206A JP H0974206 A JPH0974206 A JP H0974206A JP 7251858 A JP7251858 A JP 7251858A JP 25185895 A JP25185895 A JP 25185895A JP H0974206 A JPH0974206 A JP H0974206A
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
film
gate insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7251858A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Toshimitsu Konuma
利光 小沼
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP7251858A priority Critical patent/JPH0974206A/ja
Publication of JPH0974206A publication Critical patent/JPH0974206A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

(57)【要約】 【目的】 ＬＤＤに代表される低濃度不純物領域を有し
た薄膜トランジスタを高い制御性でもって作製する。 【構成】 ゲイト電極を構成するためのアルミニウム膜
の側面に陽極酸化によって、多孔質状の陽極酸化物１１
１を形成する。そして露呈しているゲイト絶縁膜１０５
を除去する。こうして１１３に示されるように選択的に
ゲイト絶縁膜を残存させる。この後レジストマスク１０
８と緻密な薄い陽極酸化膜１１０と多孔質状の陽極酸化
膜１１１を除去し、さらに不純物イオンの注入を行う。
この状態で不純物イオンの注入を行うと、ゲイト絶縁膜
がマスクとなり、低濃度不純物領域とソース／ドレイン
領域とが自己整合的に形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタの構成およびその作製方法に関する。
【０００２】
【従来の技術】ガラス基板上に形成された薄膜半導体を
用いて薄膜トランジスタを構成する例が知られている。
これはガラス基板上に非晶質珪素膜（アモルファスシリ
コン膜）をプラズマＣＶＤ法等で成膜し、さらに加熱処
理やレーザー光の照射を行うことにより、結晶性珪素膜
に変成し、この結晶性珪素膜を用いて薄膜トランジスタ
を構成するものである。
【０００３】この薄膜トランジスタの特性の上で問題と
なるのは、そのＯＦＦ電流特性の悪さである。ＯＦＦ電
流とは、トランジスタのＯＦＦ動作時において、ソース
／ドレイン間に流れてしまう電流のことをいう。
【０００４】このＯＦＦ電流が流れてしまう原因につい
ては、特公平３−３８７５５合公報に詳しい記載がなさ
れている。このＯＦＦ電流の原因を要約すると以下のよ
うになる。即ち、ガラス基板上に形成された薄膜トラン
ジスタを構成する薄膜珪素半導体膜は、一般に非晶質状
態あるいは多結晶状態である。このような結晶状態は、
高い密度でトラップを有している。
【０００５】ここで、Ｎチャネル型のトランジスタのＯ
ＦＦ動作時を考える。Ｎチャネル型のトランジスタがＯ
ＦＦ動作時においては、ゲイト電極には負の電圧が加わ
っており、チャネル形成領域はＰ型となる。従って、Ｎ
ＰＮ型の構造となり、理想的にいうならばソース／ドレ
イン間には電流は流れない。
【０００６】しかし前述したように薄膜半導体中には比
較的高い密度でトラップ準位が存在しているので、この
トラップ準位を介してのキャリアの移動が少なからず存
在する。そしてこのキャリアの移動がＯＦＦ電流となっ
てしまう。
【０００７】このＯＦＦ電流特性を改善するには、特公
平３−３８７５５号公報や特開平５−１６６８３７号公
報に記載されているように、低濃度不純物領域やオフセ
ットゲイト領域を配置すればよい。
【０００８】この技術は、チャネル形成領域とドレイン
領域との間における耐圧の低さにＯＦＦ電流特性の悪化
の原因があることに着目し、この領域における電界強度
を緩和させるものである。即ち、チャネル形成領域とド
レイン領域との間における電界強度を小さくすることに
より、移動するキャリアを少なくしようとするものであ
る。
【０００９】特に特開平５−１６６８３７号公報に記載
されている技術は、ゲイト電極の周囲に陽極酸化物を形
成し、その陽極酸化物をマスクとして自己整合的にオフ
セットゲイト領域を形成するものであり、マスク合わせ
のズレによる不都合等が生じない優れた方法である。
【００１０】
【発明が解決しようとする課題】ＯＦＦ電流特性を向上
させるには、低濃度不純物領域やオフセットゲイト領域
の長さ（チャネル−ドレイン方向の距離）を大きくすれ
ばよい。即ち、電位差が加わる距離を長くすることによ
って、電界強度を下げればよい。
【００１１】一方において、本出願人らの研究によれ
ば、他の特性の劣化を招かずにＯＦＦ電流値を下げるに
は、オフセットゲイト領域の寸法を大きくするよりも、
低濃度不純物領域を採用し、その寸法を大きくした方が
効果的であることが判明している。
【００１２】しかし、プロセスとしては有用である特開
平５−１６６８３７号公報に記載されている技術では、
低濃度不純物領域を形成することはできない。
【００１３】そこで本明細書で開示する発明において
は、低濃度不純物領域を自己整合的に設けることができ
る薄膜トランジスタの構成、およびその作製方法を提供
することを課題とする。
【００１４】
【課題を解決するための手段】本明細書で開示する発明
の一つは、その一例を図２に示すように、陽極酸化可能
な材料でなるゲイト電極１１２と、前記ゲイト電極を覆
って形成された窒化膜１１８と、前記ゲイト電極１１２
下より延在して設けられたゲイト絶縁膜１１３と、を有
し、前記ゲイト電極下より延在して設けられたゲイト絶
縁膜１１３下には低濃度不純物領域１１５が形成されて
おり、ソース領域１１４及びドレイン領域１１７上には
前記ゲイト絶縁膜１１３は形成されておらず、前記低濃
度不純物領域１１５中における不純物濃度は前記ソース
領域１１４及びドレイン領域１１７における不純物濃度
よりも低く、チャネル形成領域１１６よりも高いことを
特徴とする。
【００１５】他の発明の構成は、陽極酸化可能な材料で
なるゲイト電極１１２と、前記ゲイト電極を覆って形成
された層間絶縁膜と、を有し、前記層間絶縁膜は多層膜
１１８と１１９で構成され、前記多層膜の前記ゲイト電
極に接する膜１１８は窒化膜であり、前記ゲイト電極１
１２下より延在して設けられたゲイト絶縁膜１１３下に
は低濃度不純物領域１１５が形成されており、ソース領
域１１４及びドレイン領域１１７上には前記ゲイト絶縁
膜１１３は形成されておらず、前記低濃度不純物領域１
１５中における不純物濃度は前記ソース領域１１４及び
ドレイン領域１１７における不純物濃度よりも低く、チ
ャネル形成領域１１６よりも高いことを特徴とする。
【００１６】上記の構成において、窒化膜としては窒化
珪素膜、または酸化窒化珪素膜を利用することができ
る。
【００１７】ゲイト電極を構成するための陽極酸化可能
な材料としてはアルミニウムを利用することができる。
そしてこのアルミニウム中には、クラックやヒロックの
発生を防ぐためにＳｃ、Ｙ、Ｇａ、ランタノイド元素、
アクチノイド元素から選ばれた一種または複数種類の元
素を含ませることが好ましい。
【００１８】他の発明の構成は、図１及び図２に示すよ
うに、活性層１０４の少なくとも上面にゲイト絶縁膜１
０４を形成する工程と、前記ゲイト絶縁膜上にゲイト電
極を構成するための陽極酸化可能な材料でなる島状の領
域１０９を形成する工程と、前記島状の領域１０９の側
面に選択的に陽極酸化物１１１を形成する工程と、前記
島状の領域１０９および前記陽極酸化物１１１をマスク
として前記ゲイト絶縁膜の露呈した領域を除去する工程
（図１（Ｅ））と、前記陽極酸化物１１１を除去しゲイ
ト電極１１２を形成する工程（図２（Ａ））と、前記ゲ
イト電極１１２と残存したゲイト絶縁膜１１３をマスク
として不純物イオンを前記活性層１０５に注入する工程
と、を有することを特徴とする。
【００１９】他の発明の構成は、活性層の少なくとも上
面にゲイト絶縁膜を形成する工程と、前記ゲイト絶縁膜
上にゲイト電極を構成するための陽極酸化可能な材料で
なる島状の領域を形成する工程と、前記島状の領域の側
面に選択的に陽極酸化物を形成する工程と、前記島状の
領域および陽極酸化物をマスクとして前記ゲイト絶縁膜
の露呈した領域を除去する工程と、前記陽極酸化物を除
去しゲイト電極を形成する工程と、前記ゲイト電極を覆
って窒化膜を形成する工程と、前記ゲイト電極と残存し
たゲイト絶縁膜をマスクとして不純物イオンを前記活性
層に注入する工程と、を有することを特徴とする。
【００２０】他の発明の構成は、活性層の少なくとも上
面にゲイト絶縁膜を形成する工程と、前記ゲイト絶縁膜
上にゲイト電極を構成するための陽極酸化可能な材料で
なる島状の領域を形成する工程と、前記島状の領域の側
面に選択的に陽極酸化物を形成する工程と、前記島状の
領域および陽極酸化物をマスクとして前記ゲイト絶縁膜
の露呈した領域を除去する工程と、前記陽極酸化物を除
去しゲイト電極を形成する工程と、前記ゲイト電極と残
存したゲイト絶縁膜をマスクとして不純物イオンを前記
活性層に注入する工程と、前記ゲイト電極を覆って窒化
膜を形成する工程と、を有することを特徴とする。
【００２１】上記構成において、窒化膜として窒化珪素
膜、または酸化窒化珪素膜を利用することができる。
【００２２】また、陽極酸化可能な材料としてアルミニ
ウムを利用することができる。このアルミニウム中に
は、クラックやヒロックの発生を防ぐためにＳｃ、Ｙ、
Ｇａ、ランタノイド元素、アクチノイド元素から選ばれ
た一種または複数種類の元素を含有させることが有効で
ある。
【００２３】また本明細書で開示する発明における陽極
酸化物としては、μｍ単位の成長を行わすことが可能
で、さらに選択的に除去することが容易な多孔質状の陽
極酸化物を利用することが有用である。
【００２４】
【実施例】
〔実施例１〕図１及び図２に本実施例の作製工程を示
す。まずガラス基板１０１上に下地膜１０２として酸化
珪素膜を３０００Åの厚さに成膜する。成膜方法はスパ
ッタ法またはプラズマＣＶＤ法を用いる。次に非晶質珪
素膜１０３を５００Åの厚さに成膜する。成膜方法はプ
ラズマＣＶＤ法または減圧熱ＣＶＤ法を用いる。（図１
（Ａ））
【００２５】図１（Ａ）に示す状態を得たら、加熱処理
を加えることにより、非晶質珪素膜１０３を結晶化させ
結晶性珪素膜に変成する。結晶化の方法としては、レー
ザー光の照射による方法や加熱処理とレーザー光の照射
とを併用する方法を採用してもよい。またＮｉやＰｔ等
の珪素の結晶化を助長する金属元素を利用して結晶化を
助長する方法を採用してもよい。
【００２６】そしてこの結晶性珪素膜をパターニングす
ることにより、薄膜トランジスタの活性層１０４を形成
する。さらにゲイト絶縁膜１０５を構成する酸化珪素膜
を１０００Åの厚さに成膜する。このゲイト絶縁膜の成
膜方法はプラズマＣＶＤ法を用いる。
【００２７】ゲイト絶縁膜としては、窒化珪素膜や酸化
珪素膜と窒化珪素膜との積層膜、さらには酸化窒化珪素
膜等を用いることができる。
【００２８】次に後にゲイト電極を構成するアルミニウ
ム膜１０６を５０００Åの厚さに成膜する。成膜方法は
スパッタ法を用いればよい。このアルミニウム膜には、
スカンジウムを0.2 ｗｔ％含有させる。これは、後の工
程においてアルミニウムの異常成長に起因するヒロック
やウィスカーの発生を抑制するためである。
【００２９】次にこのアルミニウム膜１０６の表面に緻
密な陽極酸化膜１０７を形成する。この陽極酸化膜は、
３〜１０％の酒石酸または硼酸または硝酸が含まれたＰ
Ｈ≒７のエチレングリコール溶液中において、アルミニ
ウム膜１０６を陽極とした陽極酸化を行うことで形成さ
れる。
【００３０】この陽極酸化工程においては、印加電圧に
よって形成される陽極酸化膜の膜厚を制御することがで
きる。ここでは、緻密な陽極酸化膜１０７の膜厚を１０
０Å程度とする。この緻密な陽極酸化膜１０７は、アル
ミニウム膜１０６上に配置されるレジストマスクの密着
性を向上させるために機能する。なおこの緻密な陽極酸
化膜の成長距離の上限は３０００Å程度である。（図１
（Ｂ））
【００３１】次にレジストマスク１０８を配置し、アル
ミニウム膜１０６のパターニングを行う。こうしてゲイ
ト電極の基となるパターニングされた島状のアルミニウ
ムでなる領域１０９が形成される。またこの状態におい
て、島状のアルミニウムでなる領域１０９上に緻密な陽
極酸化膜１１０が残存する。（図１（Ｃ））
【００３２】次に３〜２０％のクエン酸またはシュウ酸
または燐酸またはクロム酸または硫酸を含んだ酸性水溶
液を電解溶液として用い、この電解溶液中において島状
のアルミニウムの領域１０９を陽極とした陽極酸化を行
う。この陽極酸化工程においては、多孔質状の陽極酸化
物１１１が形成される。この多孔質状の陽極酸化物の成
長距離は陽極酸化時間によって制御することができる。
またこの多孔質状の陽極酸化物の成長距離は数μｍ程度
と大きくすることができる。
【００３３】この多孔質状の陽極酸化は、緻密な陽極酸
化膜１１０とその上のレジストマスク１０８が存在する
ために、側面方向のみにおいて進行する。こうして、ゲ
イト電極１１２とその側面に多孔質状の陽極酸化膜１１
１が形成された状態が得られる。
【００３４】ここでは、この多孔質状の陽極酸化物１１
１の成長距離は５０００Åとする。この多孔質状の陽極
酸化物１１１の成長距離でもって、後に形成される低濃
度不純物領域の寸法を決定することができる。（図１
（Ｄ））
【００３５】次に露呈したゲイト絶縁膜１０５をエッチ
ングして除去する。この工程でゲイト絶縁膜１１３が残
存する。（図１（Ｅ））
【００３６】図１（Ｅ）に示す状態を得たら、レジスト
マスク１０８と緻密な陽極酸化膜１１０、さらに多孔質
状の陽極酸化物１１１を除去する。ここで、レジストマ
スクは専用の剥離液を用いて除去する。また緻密な陽極
酸化膜１１０はバッファーフッ酸を用いて除去する。こ
の緻密な陽極酸化膜１１０は、極薄いので選択的に除去
することができる。また、多孔質状の陽極酸化物１１１
は、燐酸と酢酸と硝酸とを混合した混酸を用いて除去す
る。この多孔質状の陽極酸化物は、選択的に容易に除去
することができるのが大きな特徴である。
【００３７】この後、ゲイト電極１１２の露呈した表面
に極薄い酸化膜を形成するためにオゾン水を用いた洗浄
を行う。これの酸化膜は、ヒロックやウィスカーの発生
を抑制するために形成される。ヒロックやウィスカーの
発生を抑制できるのであれば、特に酸化膜を形成する必
要はない。
【００３８】こうして図２（Ａ）に示す状態を得たら、
ソース領域およびドレイン領域を形成するための不純物
イオンをイオン注入法またはプラズマドーピング法でも
って注入する。不純物イオンとしては、Ｐチャネル型の
薄膜トランジスタを構成するのであれば、Ｂ（ボロン）
イオンを用い、Ｎチャネル型の薄膜トランジスタを構成
するのであれば、Ｐ（リン）イオンを用いる。
【００３９】この工程においては、露呈した１１４と１
１７の領域に比較して、１１５の領域には低い濃度で不
純物イオンが注入される。これは、残存したゲイト絶縁
膜１１３が半透過なマスクとして機能するからである。
即ち、１１５の領域においては、ゲイト絶縁膜１１３を
透過したイオンが注入されるが、１１７の領域には直接
イオンが注入され、この結果として注入される不純物濃
度に違いが生じるからである。
【００４０】また１１６の領域には、ゲイト電極１１２
が完全なマスクとなるために不純物イオンは注入されな
い。この工程において、ソース領域１１４とドレイン領
域１１７、低濃度不純物領域１１５、チャネル形成領域
１１６が形成される。なお、チャネル形成領域１１６と
ドレイン領域１１７の間に存在する低濃度不純物領域の
ことを一般にＬＤＤ（ライトドープドレイン）領域とい
う。
【００４１】低濃度不純物領域の不純物濃度は、ソース
及びドレイン領域に比較して２桁程度低いものとすれば
よい。不純物イオンの注入に当たっては、ゲイト絶縁膜
１１３の厚さは必要とされるドーピング量に鑑みて、加
速電圧等の諸条件を選択する必要がある。（図２
（Ａ））
【００４２】図２（Ａ）に示す不純物イオンの注入工程
の終了後、窒化珪素膜１１８をプラズマＣＶＤ法でもっ
て３００Åの厚さに成膜する。この窒化珪素膜は、この
後の工程において行われるレーザーアニール工程、及び
水素化の工程において、ゲイト電極１１２を構成するア
ルミニウムの異常成長により、クラックやヒロックが発
生することを防ぐために重要な役割を果たす。
【００４３】この窒化珪素膜１１８は原料ガスとしてア
ンモニアを利用するプラズマＣＶＤ法でもって成膜すれ
ばよい。また、窒化珪素膜としては、Ｎ2 Ｏとアンモニ
アとを原料ガスとして用いたプラズマＣＶＤ法を用いて
もよい。
【００４４】この後にレーザー光の照射によるアニール
を行い、不純物が注入された領域の活性化を行う。この
工程において、ゲイト電極１１２は加熱されるがその表
面は窒化珪素膜１１８でもって覆われているので、クラ
ックが発生したりヒロックが発生することを防ぐことが
できる。
【００４５】次に層間絶縁膜として酸化珪素膜１１８を
プラズマＣＶＤ法で７０００Åの厚さに成膜する。さら
にコンタクトホールの形成を行い、ソース電極１１９と
ドレイン電極１２０を形成する。これらの電極はアルミ
ニウムやアルミニウムと他の金属との積層体で構成す
る。
【００４６】そして最終工程において、３５０℃の水素
雰囲気中において、１時間の加熱処理を行い、活性層中
に存在する欠陥の終端を行う。この工程においても窒化
珪素膜１１８が存在するので、クラックやヒロックが発
生することを防ぐことができる。
【００４７】本実施例に示す構成を有する薄膜トランジ
スタは、チャネル形成領域１１６とドレイン領域１１７
との間に低濃度不純物領域１１５が配置されており、チ
ャネル形成領域１１６とドレイン領域１１７との間に高
電界が加わることを防ぐ構造となっている。このような
構成とするとＯＦＦ電流の値を十分に下げたものとする
ことができる。
【００４８】本実施例においては、不純物イオンの注入
の前に窒化珪素膜を成膜する構成を示した。しかし、不
純物イオンの注入の後に窒化珪素膜を成膜してもよい。
これは、不純物イオンの注入工程におけるゲイト電極の
温度上昇が僅かであるからである。
【００４９】〔実施例２〕本実施例は、実施例１で作製
した薄膜トランジスタをフォトトランジスタとして利用
する場合の例を示す。
【００５０】実施例１に示した薄膜トランジスタは基板
としてガラス基板を用いており、基板からの入射光（主
に波長３００ｎｍ以上の光）は活性層に到達する。そこ
で本実施例に示す構成においては、上記薄膜トランジス
タを図３に示すように基板側からの入射光を検出するま
たは増幅する機能を有する薄膜トランジスタとして機能
させることを特徴とする。
【００５１】本実施例に示すような構成とすると、フォ
トセンサーや光増幅装置を得ることができる。また活性
層の結晶性を制御することにより、必要とする波長領域
に適当な感度を有する特性とすることができる。
【００５２】活性層の結晶性を調整するには、結晶化の
助長工程において利用される金属元素の量を調整する方
法、結晶化の助長工程における加熱温度を変化させる方
法、それらの方法を組み合わせる方法を挙げることがで
きる。
【００５３】〔実施例３〕図４に本実施例の作製工程を
示す。図４に示すのは、相補型に構成された薄膜トラン
ジスタの例である。まず実施例１に示す方法により、ガ
ラス基板５０１上に下地膜５０２として酸化珪素膜を成
膜し、さらに結晶性珪素膜５０３を形成する。（図４
（Ａ））
【００５４】次に結晶性珪素膜をパターニングして活性
層５０４と５０５を形成する。そしてゲイト絶縁膜とし
て機能する酸化珪素膜５０６を成膜する。さらに実施例
１に示した方法により、アルミニウムでなるゲイト電極
５０９と５１０、さらにその周囲の多孔質状の陽極酸化
物５１１と５１２を形成する。なお、５０７と５０８は
緻密な陽極酸化膜である。（図４（Ｂ））
【００５５】次に露呈したゲイト絶縁膜５０６を除去す
る。こうして５１３と５１４で示される領域にゲイト絶
縁膜が残存した状態とする。（図４（Ｃ））
【００５６】次にそれぞれの薄膜トランジスタにリンと
ボロンの不純物イオンを注入する。ここでは、それぞれ
の領域をレジスト（図示せず）でマスクした状態で不純
物イオンの注入をそれぞれ行う。
【００５７】こうして、Ｎ+ 型を有するソース領域５１
５、ドレイン領域５１８、Ｎ- 型を有する低濃度不純物
領域５１６、チャネル形成領域５１７が自己整合的に形
成される。このように各領域が自己整合的に形成される
のは、５１３で示されるゲイト絶縁膜が残存しているか
らである。
【００５８】さらにまた、Ｐ+ 型を有するソース領域５
１９、ドレイン領域５２１、Ｐ- 型を有する低濃度不純
物領域５２０、チャネル形成領域５２１が自己整合的に
形成される。（図４（Ｄ））
【００５９】次に層間絶縁膜５２３として酸化珪素膜を
プラズマＣＶＤ法で成膜する。そしてコンタクトホール
の形成を行いＮチャネル型の薄膜トランジスタのソース
電極５２４、共通のドレイン領域５２５、Ｐチャネル型
のソース領域５２６を形成する。こうして相補型に構成
された薄膜トランジスタが完成する。
【００６０】
【発明の効果】本明細書に開示する発明を利用すること
により、低濃度不純物領域を自己整合的に設けることが
でき、低ＯＦＦ電流特性を有した薄膜トタンジスタを得
ることができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す。
【図２】 薄膜トランジスタの作製工程を示す。
【図３】 薄膜トランジスタをフォトトランジスタとし
て利用する場合の例を示す。
【図４】 相補型に構成された薄膜トランジスタの作製
工程を示す。
【符号の説明】
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ 結晶性珪素膜 １０４ 活性層 １０５ ゲイト絶縁膜（酸化珪素膜） １０６ アルミニウム膜 １０７ 緻密な陽極酸化膜 １０８ レジストマスク １０９ ゲイト電極の基となる島状の
アルミニウム膜 １１０ 残存した緻密な陽極酸化膜 １１１ 多孔質状の陽極酸化膜 １１２ アルミニウムでなるゲイト電
極 １１３ 残存したゲイト絶縁膜 １１４ ソース領域（高濃度不純物領
域） １１５ 低濃度不純物領域 １１６ チャネル形成領域 １１７ ドレイン領域（高濃度不純物
領域） １１８ 層間絶縁膜（酸化珪素膜） １１９ ソース電極 １２０ ドレイン電極 ５０１ ガラス基板 ５０２ 下地膜（酸化珪素膜） ５０３ 結晶性珪素膜 ５０４ 活性層 ５０５ 活性層 ５０６ ゲイト絶縁膜（酸化珪素膜） ５０７ 緻密な陽極酸化膜 ５０８ 緻密な陽極酸化膜 ５０９ ゲイト電極（アルミニウム電
極） ５１０ ゲイト電極（アルミニウム電
極） ５１１ 多孔質状の陽極酸化膜 ５１２ 多孔質状の陽極酸化膜 ５１３ ゲイト絶縁膜（酸化珪素膜） ５１４ ゲイト絶縁膜（酸化珪素膜） ５１５ ソース領域（高濃度不純物領
域） ５１６ 低濃度不純物領域 ５１７ チャネル形成領域 ５１８ ドレイン領域（高濃度不純物
領域） ５１９ ソース領域（高濃度不純物領
域） ５２０ 低濃度不純物領域 ５２１ チャネル形成領域 ５２２ ドレイン領域（高濃度不純物
領域） ５２３ 層間絶縁膜（酸化珪素膜） ５２４ ソース電極 ５２５ 共通に設けられたドレイン電
極 ５２６ ドレイン電極

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】陽極酸化可能な材料でなるゲイト電極と、 前記ゲイト電極を覆って形成された窒化膜と、 前記ゲイト電極下より延在して設けられたゲイト絶縁膜
    と、 を有し、 前記ゲイト電極下より延在して設けられたゲイト絶縁膜
    下には低濃度不純物領域が形成されており、 ソース及びドレイン領域上には前記ゲイト絶縁膜は形成
    されておらず、 前記低濃度不純物領域中における不純物濃度は前記ソー
    ス及びドレイン領域における不純物濃度よりも低く、チ
    ャネル形成領域よりも高いことを特徴とする半導体装
    置。
  2. 【請求項２】陽極酸化可能な材料でなるゲイト電極と、 前記ゲイト電極を覆って形成された層間絶縁膜と、 を有し、 前記層間絶縁膜は多層膜で構成され、 前記多層膜の前記ゲイト電極に接する膜は窒化膜であ
    り、 前記ゲイト電極下より延在して設けられたゲイト絶縁膜
    下には低濃度不純物領域が形成されており、 ソース及びドレイン領域上には前記ゲイト絶縁膜は形成
    されておらず、 前記低濃度不純物領域中における不純物濃度は前記ソー
    ス及びドレイン領域における不純物濃度よりも低く、チ
    ャネル形成領域よりも高いことを特徴とする半導体装
    置。
  3. 【請求項３】請求項１または請求項２において、窒化膜
    として窒化珪素膜、または酸化窒化珪素膜が利用される
    ことを特徴とする半導体装置。
  4. 【請求項４】請求項１または請求項２において、 陽極酸化可能な材料としてアルミニウムが利用され、 前記アルミニウム中には、Ｓｃ、Ｙ、Ｇａ、ランタノイ
    ド元素、アクチノイド元素から選ばれた一種または複数
    種類の元素が含まれていることを特徴とする半導体装
    置。
  5. 【請求項５】活性層の少なくとも上面にゲイト絶縁膜を
    形成する工程と、 前記ゲイト絶縁膜上にゲイト電極を構成するための陽極
    酸化可能な材料でなる島状の領域を形成する工程と、 前記島状の領域の側面に選択的に陽極酸化物を形成する
    工程と、 前記島状の領域および前記陽極酸化物をマスクとして前
    記ゲイト絶縁膜の露呈した領域を除去する工程と、 前記陽極酸化物を除去しゲイト電極を形成する工程と、 前記ゲイト電極と残存したゲイト絶縁膜をマスクとして
    不純物イオンを前記活性層に注入する工程と、 を有することを特徴とする半導体装置の作製方法。
  6. 【請求項６】活性層の少なくとも上面にゲイト絶縁膜を
    形成する工程と、 前記ゲイト絶縁膜上にゲイト電極を構成するための陽極
    酸化可能な材料でなる島状の領域を形成する工程と、 前記島状の領域の側面に選択的に陽極酸化物を形成する
    工程と、 前記島状の領域および陽極酸化物をマスクとして前記ゲ
    イト絶縁膜の露呈した領域を除去する工程と、 前記陽極酸化物を除去しゲイト電極を形成する工程と、 前記ゲイト電極を覆って窒化膜を形成する工程と、 前記ゲイト電極と残存したゲイト絶縁膜をマスクとして
    不純物イオンを前記活性層に注入する工程と、 を有することを特徴とする半導体装置の作製方法。
  7. 【請求項７】活性層の少なくとも上面にゲイト絶縁膜を
    形成する工程と、 前記ゲイト絶縁膜上にゲイト電極を構成するための陽極
    酸化可能な材料でなる島状の領域を形成する工程と、 前記島状の領域の側面に選択的に陽極酸化物を形成する
    工程と、 前記島状の領域および陽極酸化物をマスクとして前記ゲ
    イト絶縁膜の露呈した領域を除去する工程と、 前記陽極酸化物を除去しゲイト電極を形成する工程と、 前記ゲイト電極と残存したゲイト絶縁膜をマスクとして
    不純物イオンを前記活性層に注入する工程と、 前記ゲイト電極を覆って窒化膜を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  8. 【請求項８】請求項６または請求項７において、窒化膜
    として窒化珪素膜、または酸化窒化珪素膜が利用される
    ことを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項６または請求項７において、 陽極酸化可能な材料としてアルミニウムが利用され、 前記アルミニウム中には、Ｓｃ、Ｙ、Ｇａ、ランタノイ
    ド元素、アクチノイド元素から選ばれた一種または複数
    種類の元素が含まれており、 陽極酸化物として多孔質状のものを形成することを特徴
    とする半導体装置の作製方法。
JP7251858A 1995-09-04 1995-09-04 半導体装置およびその作製方法 Pending JPH0974206A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7251858A JPH0974206A (ja) 1995-09-04 1995-09-04 半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7251858A JPH0974206A (ja) 1995-09-04 1995-09-04 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
JPH0974206A true JPH0974206A (ja) 1997-03-18

Family

ID=17228976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7251858A Pending JPH0974206A (ja) 1995-09-04 1995-09-04 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH0974206A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197704A (ja) * 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
GB2393574A (en) * 1999-03-10 2004-03-31 Matsushita Electric Ind Co Ltd Top-gate LDD TFT

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197704A (ja) * 1997-09-20 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
GB2393574A (en) * 1999-03-10 2004-03-31 Matsushita Electric Ind Co Ltd Top-gate LDD TFT
GB2393574B (en) * 1999-03-10 2004-06-02 Matsushita Electric Ind Co Ltd Method of manufacturing a thin film transistor

Similar Documents

Publication Publication Date Title
US6465287B1 (en) Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
JP3212060B2 (ja) 半導体装置およびその作製方法
US20020123179A1 (en) MIS semiconductor device and method of fabricating the same
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
KR100455594B1 (ko) 반도체 장치 제조 방법
JP2001028448A (ja) 薄膜トランジスタの作製方法
JPH09213630A (ja) 半導体装置の作製方法
JP4675433B2 (ja) 半導体装置の作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP3374455B2 (ja) 薄膜トランジスタの製造方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP2001189462A (ja) 半導体装置の作製方法
JPH0974206A (ja) 半導体装置およびその作製方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH0799323A (ja) 半導体装置の作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP4214561B2 (ja) 薄膜トランジスタの製造方法
JP3535275B2 (ja) 半導体装置の作製方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JP4321828B2 (ja) 半導体装置の作製方法
JPH11261077A (ja) 半導体装置
JPH09312406A (ja) 半導体装置の作製方法
KR100531556B1 (ko) 반도체장치제조방법