JPH1197704A

JPH1197704A - 半導体装置およびその作製方法

Info

Publication number: JPH1197704A
Application number: JP27345597A
Authority: JP
Inventors: Kouyuu Chiyou; 宏勇張; Yuugo Gotou; 裕吾後藤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-09-20
Filing date: 1997-09-20
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】複雑な工程（配線分断工程）を必要としない
生産性の高いプロセス、ＴＦＴ作製に必要なマスクの数
を減らす新規な工程及び構造を得ることを課題とする。【解決手段】ゲイト電極の上面には、ヒロックの発生
を防ぐ陽極酸化膜を設け、ゲイト電極側面には、ウィス
カーの発生を防ぐサイドウォールを設ける構成とした。
こうすることで、複雑な工程（配線分断工程）を必要と
しない生産性の高いプロセス、ＴＦＴ作製に必要なマス
クの数を減らす新規な工程及び構造を得ることができ
た。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は、薄膜半導体を用
いた半導体装置およびその作製方法に関する。特に、絶
縁基板上に形成された薄膜トランジスタ（ＴＦＴ）およ
びその作製方法に関する。

【０００２】

【従来の技術】従来よりＬＤＤ（ライトドープドレイ
ン）領域を備えた薄膜トランジスタの構造が知られてい
る。ＬＤＤ領域は、チャネル領域とドレイン領域との間
に形成される電界の強度を緩和し、薄膜トランジスタの
ＯＦＦ電流値の低減、劣化の防止の役割を果たしてい
る。

【０００３】従来のＬＤＤ領域を備えた半導体装置の概
要工程を図９に示す。最初に、この従来例での半導体装
置の工程について述べる。１）符号９００で示す絶縁基板上に島状の半導体薄膜を
形成する。２）半導体薄膜を覆ってゲイト絶縁膜９１７を形成す
る。３）導電体からなる膜を積層し、パターニングすること
でゲイト電極９２０を得る。４）ゲイト電極９２０をマスクにｎ型にドープを弱くイ
オン注入またはイオンドーピングを行い、チャネル領
域、低濃度領域を形成する。５）全面に絶縁膜を堆積し、これを上方からＲＩＥによ
り異方性エッチングすることにより、図Ａに示すよう
に、ゲイト電極側壁に側部絶縁膜９１２、９１３を形成
する。６）第１のレジスト９４１により、第２のトランジスタ
を保護して、かかる絶縁膜を側壁に有するゲイト電極を
マスクにさらに第１の導電型のイオン注入またはイオン
ドーピングを行うことにより、領域９０６、９１０を高
濃度にドープし、チャネル領域との間に低濃度領域９０
７、９０９を残す。７）第１のレジストを除去して、第１のトランジスタを
第２のレジストパターンにより保護して、同様に第２の
導電型のイオン注入またはイオンドーピングを行う。８）さらに、第２のレジストを除去して、半導体装置間
を絶縁分離する厚い絶縁膜９１８を形成し、ソース電
極、ドレイン電極を形成して、ＴＦＴトランジスタを得
ていた。

【０００４】

【発明が解決しようとする課題】年々、生産性を向上さ
せるために、加工基板の大型化が進み、最近では５５０
×６５０ｍｍのガラス基板が主流になっている。今後も
さらなる基板の大型化が進むと考えられている。基板が
大型化することで、１枚の大型基板（シート）で複数の
パネルが作製できるため、生産性が向上する。

【０００５】大型基板を使用するため、バス配線材料と
しては低抵抗で安価に入手可能なアルミニウムが適して
いる。しかし、アルミニウムを主成分とする材料からな
る配線とした場合、熱処理によりヒロック、ウィスカー
が発生し、ＴＦＴ素子製造の歩留り、生産性の低下を引
き起こしていた。

【０００６】ここで、アルミ電極の上面に発生するヒロ
ックとは、アルミニウムの成長成分がぶつかりあうこと
で盛り上がりが生じてしまう現象をいう。また、アルミ
電極の側面に発生するウィスカーは、アルミの異常成長
によって刺状の成長が行われてしまう現象をいう。この
ヒロックやウィスカーの成長距離は数μｍにも達するこ
とがある。

【０００７】そこで、従来では、アルミニウム膜にスカ
ンジウム（Ｓｃ）やチタン（Ｔｉ）やイットリウム
（Ｙ）を０．０４〜１．０重量％含有させ、高真空成膜
で形成することで、ヒロックやウィスカーの発生を抑制
していた。

【０００８】しかし、大型ガラス基板を用いた場合、ヒ
ロックが発生しにくい配線を高真空成膜で形成するため
には長時間の真空引きが必要なため産業上不利であっ
た。

【０００９】これらの問題点に対して、配線を強化し、
また、自己整合的にＬＤＤ領域を形成するために、ゲイ
ト電極を陽極酸化する構成が知られている。陽極酸化膜
の形成により、ヒロックやウィスカーの発生は抑えるこ
とができたが、陽極酸化工程を加えることで、配線パタ
ーンを全て接続し、通電させなければならないので、パ
ターニングによる配線分断工程が必須となり、ＴＦＴ素
子自身の小型化、パターンの微細化を困難なものにして
いた。

【００１０】また、アルミ配線の上表面に酸化珪素膜や
窒化珪素膜等の膜を積層することで、ヒロックを防止す
る構成が知られているが、密着性が悪く、ピーリングと
いう別な問題が発生していた。また、このピーリング
は、配線が細くなるにつれて顕著に発生していた。

【００１１】従って、複雑な工程を必要としない生産性
の高いプロセス、ＴＦＴ作製に必要なマスクの数を減ら
す新規な工程および構造が望まれていた。

【００１２】また、前述したような従来の薄膜トランジ
スタの作製工程においては、サイドウォール形成時にお
ける異方性エッチング（弗素エッチングガス、プラズマ
衝撃）により、ゲイト電極および配線にダメージを受け
るという問題が生じていた。

【００１３】本発明のより具体的な課題は、ヒロック等
の発生を防止し、ＬＤＤ構造を有する生産性の高い薄膜
トランジスタの作製方法およびその構造を提供すること
にある。従って、本発明は、ＴＦＴの新規な構造と簡単
な製造工程を提供することに関する。

【００１４】

【課題を解決するための手段】本明細書で開示する本発
明の構成は、絶縁表面を有する基板上に、ソース領域
と、ドレイン領域と、前記ソース領域と前記ドレイン領
域の間に形成されているチャネル領域と、前記ソース領
域と前記チャネル領域の間および前記ドレイン領域と前
記チャネル領域の間に低不純物領域が形成され、少なく
とも前記チャネル領域上に形成されたゲイト絶縁膜と、
前記チャネル領域の上方において前記ゲイト絶縁膜上に
形成されたゲイト電極と、前記ゲイト電極の側壁に接し
て第１の絶縁膜と、前記ゲイト電極の上部表面に接して
第２の絶縁膜と、を有していることを特徴とする半導体
装置である。

【００１５】なお、上記構成において、第１の絶縁膜は
概略三角形状である。

【００１６】なお、上記構成において、第２の絶縁膜は
陽極酸化膜である。

【００１７】また、他の発明の構成は、絶縁表面を有す
る基板上に非単結晶膜を形成する工程と、前記非単結晶
膜上にゲイト絶縁膜を形成する工程と、前記ゲイト絶縁
膜上に導電膜を形成する工程と、前記導電膜上に保護層
を形成する工程と、前記導電膜をチャネル領域を覆う領
域でゲイト電極に形成する工程と、第１次不純物ドーピ
ングを行う工程と、前記ゲイト電極および前記保護層を
覆って絶縁膜を形成する工程と、異方性エッチングを行
うことによって、前記絶縁膜をエッチングし、ゲイト電
極側面に概略三角形状の絶縁膜を残す工程と、第１次不
純物ドーピングより高濃度の第２次不純物ドーピングを
行う工程と、を有する半導体装置の作製方法である。

【００１８】また、他の発明の構成は、絶縁表面を有す
る基板上に非単結晶膜を形成する工程と、前記非単結晶
膜上にゲイト絶縁膜を形成する工程と、前記ゲイト絶縁
膜上に導電膜を形成する工程と、前記導電膜上に保護層
を形成する工程と、前記導電膜をチャネル領域を覆う領
域でゲイト電極に形成する工程と、不純物ドーピングを
行う工程と、前記ゲイト電極および前記保護層を覆って
絶縁膜を形成する工程と、異方性エッチングを行うこと
によって、前記絶縁膜をエッチングし、ゲイト電極側面
に概略三角形状の絶縁膜を残す工程と、ソース／ドレイ
ン領域にシリサイド層を形成する工程と、を有する半導
体装置の作製方法である。

【００１９】本発明においては、ゲイト電極の上面のみ
に接する密着性のよい陽極酸化膜でなる保護膜を設け、
ゲイト電極側面に接して、概略三角形状の絶縁膜（サイ
ドウォール）を設ける構造とする。このサイドウォール
の幅は１μｍ以下が好ましい。

【００２０】ゲイト電極の上面のみに設けられた保護膜
は、ヒロックの発生を防ぎ、異方性エッチング（弗素エ
ッチングガス、プラズマ衝撃）からゲイト電極および配
線を防ぐことができる。さらに、この保護膜は、レーザ
ー光や熱からゲイト電極および配線を防ぐことができ
る。また、ゲイト電極側面に設けられたサイドウォール
は、ウィスカーの発生を十分防ぐことができる。また、
これらのゲイト電極の上面および側面の保護膜は、複雑
な工程（配線の分断工程等）を経ることなく、簡易に形
成することができる。

【００２１】

【発明の実施の形態】図１〜３は、本発明の作製工程を
示している。ここではＮチャネル型ＴＦＴにのみ着目し
て作製方法を示す。そのため、図２（Ｃ）、図３（Ａ）
の不純物の導入工程に関する説明は省略した。

【００２２】まず、図１（Ａ）の工程において、基板１
００上に図示しない酸化珪素からなる下地膜上に、プラ
ズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもし
くは多結晶のシリコン膜を３０〜１００ｎｍの厚さに成
膜し、エキシマレーザ光を照射して、多結晶珪素膜を形
成した。なお、非晶質珪素膜の結晶化方法として、ＳＰ
Ｃと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、
熱結晶化とレーザアニールとを用いる方法等を用いるこ
とができる。この結晶化したシリコン膜をパターニング
して、ＴＦＴのソース領域、ドレイン領域、チャネル形
成領域を構成する島状の半導体層１０２を形成する。

【００２３】次に、図１（Ｂ）の工程において、島状の
半導体層を覆う絶縁膜１１７を形成する。この絶縁膜
は、プラズマＣＶＤ法によって、一酸化二窒素（Ｎ₂
Ｏ）とモノシラン（ＳｉＨ₄ ）との混合ガスを原料ガス
にして、厚さ１２０ｎｍに形成した。その後、スパッタ
法でアルミニウム膜を２００〜５００ｎｍの厚さに形成
し、アルミニウム膜の表面に、ヒロックやウィスカーの
発生を防ぐ薄膜１０２を１０〜３０ｎｍの厚さに形成す
る。この薄膜は、陽極酸化によって形成することが好ま
しい。

【００２４】次に、図１（Ｃ）の工程において、パター
ニングして、上面に薄膜１０３を有するゲイト電極１２
０を形成する。

【００２５】この後、しきい値電圧の制御をするために
チャネル領域に１３族または１５族から選ばれた元素を
イオン注入法またはイオンド─ピング法により注入する
工程を加えてもよい。このような技術はチャネルドープ
技術として知られている。また、図１（Ａ）の段階でこ
の工程を加えてもよい。この場合、マイナス側にシフト
したしきい値電圧をプラス側に動かす場合には１３族元
素（代表的にはボロン）を添加し、逆にプラス側にシフ
トしたしきい値電圧をマイナス側に動かす場合には１５
族元素（代表的にはリン）を添加すればよい。

【００２６】次に、図１（Ｄ）の工程において、イオン
ドーピング法によって島状の半導体層１０２にゲイト電
極１２０をマスクにして、リンイオンを自己整合的にド
ーピングをする。この結果、弱いＮ型領域（Ｎ−領域）
１０４、１０５が形成される。

【００２７】次に、図２（Ａ）の工程において、絶縁性
の被膜（酸化珪素膜等）１１８を形成する。この絶縁性
の被膜は、ゲイト電極側面への被覆性が優れていること
が重要である。

【００２８】次に、図２（Ｂ）の工程において、絶縁性
の被膜１１８をドライエッチング法等の手段によって異
方性エッチングする。この結果、ソース／ドレイン領域
の表面は露出され、ゲイト電極の側面にサイドウォール
１１２、１１３が残る。

【００２９】次に、Ｎ型の不純物、例えばＰがイオン注
入またはイオンドーピングにより、トランジスタの領域
に導入される。その結果、島状の半導体膜中にチャネル
領域を挟むようにＮ型領域が形成される。

【００３０】本発明では、ＬＤＤ構造が、ゲイト電極の
側壁に形成されるサイドウォールを使うことにより、非
常に簡単に作製することができる。安価に半導体装置を
得るには、ガラス基板上にＴＦＴを形成するために低温
プロセスである必要があり、このためゲイト電極とし
て、通常のＭＯＳデバイスで使われるポリシリコンの代
わりに低温で形成できる低抵抗な材料が使われる。具体
的には、モリブテン（Ｍｏ）、タングステン（Ｗ）、プ
ラチナ（Ｐｔ）、クロム（Ｃｒ）、チタン（Ｔｉ）、コ
バルト（Ｃｏ）、アルミニウム（Ａｌ）、または、これ
らの内すくなくとも１種類を主成分とする合金が挙げら
れるが、本発明においては、Ａｌを用いることが望まし
い。

【００３１】次に、図３（Ｂ）の工程において、ＫｒＦ
のエキシマレーザを照射することによりアニールして導
入した不純物を活性化する。この時、絶縁性の被膜１１
８は、レーザ光または高熱からゲイト電極を保護する役
目も果している。

【００３２】次に、図３（Ｃ）の工程において、全面に
酸化珪素膜からなる層間絶縁膜１５０を堆積し、これに
コンタクトホールを形成した後、ソース／ドレイン電極
１３１、１３０を形成することにより、基板上にＬＤＤ
構造を有するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴ
を備えた構造が得られる。

【００３３】

【実施例】以下、本発明の実施例を説明するが、本発明
がこの実施例に限定されないことは勿論である。〔実施例１〕本実施例においては、ゲイト電極の上面が
陽極酸化膜で保護され、側面がサイドウォールで保護さ
れている半導体装置の作製工程を図１〜３を用いて詳述
する。

【００３４】まず、絶縁表面を有するガラス基板１００
を用意する。本実施例では、ガラス基板を用いたが、絶
縁表面を有する基板であれば、ガラス基板に限定されな
い。この基板１００上に図示しない酸化珪素からなる２
００ｎｍの厚さの下地膜を形成し、その上に、プラズマ
ＣＶＤ法やＬＰＣＶＤ法によってアモルファスシリコン
膜を３０〜１００ｎｍ、好ましくは５０〜８０ｎｍの厚
さに形成する。そして、５００℃以上、好ましくは８０
０〜９００℃の温度で熱アニールを行い、シリコン膜を
結晶化させる。また、熱アニールによってシリコン膜を
結晶化させる際に、触媒元素を添加することによって、
シリコンの結晶化を促進させてもよい。この結晶化した
シリコン膜をパターニングして、Ｐチャネル型ＴＦＴと
Ｎチャネル型ＴＦＴの島状の半導体層１０２を形成す
る。〔図１（Ａ）〕

【００３５】次に、島状の半導体層を覆う絶縁膜１１７
を形成する。この絶縁膜は、プラズマＣＶＤ法によっ
て、一酸化二窒素（Ｎ₂ Ｏ）とモノシラン（ＳｉＨ₄ ）
との混合ガスを原料ガスにして、１００〜１５０ｎｍ、
ここでは厚さ１２０ｎｍに形成した。その後、スパッタ
法でアルミニウム膜を３００ｎｍの厚さに形成し、アル
ミニウム膜の表面に、ヒロックやウィスカーの発生を防
ぐ陽極酸化膜１０３を１０〜３０ｎｍの厚さに形成す
る。本実施例は、陽極酸化膜で形成したが、ヒロックや
ウィスカーの発生を防ぎ、且つ、後の工程である異方性
エッチングのストッパーの役目を果たす膜であれば特に
限定されない。〔図１（Ｂ）〕

【００３６】その後、パターニングして、上面に薄膜１
０３を有するゲイト電極１２０を形成する。〔図１
（Ｃ）〕

【００３７】次に、イオンドーピング法によって島状の
半導体層１０２にゲイト電極１２０をマスクにして、リ
ンイオンを自己整合的にドーピングをする。ドーピング
ガスはフォスフィン（ＰＨ₂ ）を用いる。この時のドー
ズ量は１×１０¹²〜５×１０¹³原子／ｃｍ² とする。こ
の結果、弱いＮ型領域（Ｎ−領域）１０４、１０５が形
成される。

【００３８】次に、絶縁性の被膜１１８を厚さ２００〜
１０００ｎｍ、ここでは酸化珪素膜を３００ｎｍに形成
する。この絶縁性の被膜は、ゲイト電極側面への被覆性
が優れていることが重要である。〔図２（Ａ）〕

【００３９】その後、絶縁性の被膜１１８をドライエッ
チング法等の手段によって異方性エッチングする。この
結果、ソース／ドレイン領域の表面は露出され、ゲイト
電極の側面にサイドウォール１１２、１１３が残る。ま
た、ゲイト電極の上面は、陽極酸化膜で保護されてい
る。〔図２（Ｂ）〕

【００４０】次に、Ｐチャネル型ＴＦＴがレジストマス
ク１４１により保護され、この状態でＮ型の不純物、例
えばＰがイオン注入またはイオンドーピングにより、ト
ランジスタの領域に導入される。その結果、チャネル領
域１０８ａ、低濃度不純物領域１０７ａ、１０９ａ、高
濃度不純物領域１０６ａ、１１０ａが形成される。〔図
２（Ｃ）〕

【００４１】次に、Ｎチャネル型ＴＦＴがレジストマス
ク１４２により保護され、この状態でＰ型の不純物、例
えばＢがイオン注入またはイオンドーピングにより、ト
ランジスタの領域に導入される。その結果、チャネル領
域１０８ｂ、低濃度不純物領域１０７ｂ、１０９ｂ、高
濃度不純物領域１０６ｂ、１１０ｂが形成される。〔図
３（Ａ）〕

【００４２】次に、レジストマスク１４２が除去され、
エネルギーが３５０ｍＪのＫｒＦのエキシマレーザを照
射することによりアニールして導入した不純物を活性化
する。〔図３（Ｂ）〕

【００４３】次に、全面に層間絶縁膜１５０を堆積し、
これにコンタクトホールを形成した後、ソース／ドレイ
ン電極１３１、１３０を形成する。こうして、基板上に
ＬＤＤ構造を有するＮチャネル型ＴＦＴとＰチャネル型
ＴＦＴを備えた構造が得られる。〔図３（Ｃ）〕

【００４４】このようにして得られたＮチャネル型ＴＦ
ＴとＰチャネル型ＴＦＴとを相補的に組み合わせてＣＭ
ＯＳ回路を形成することができる。このＣＭＯＳ回路を
周辺回路に用い、Ｎチャネル型ＴＦＴを画素マトリクス
回路に用いた素子基板と対向電極４０３を有する対向基
板４０２を貼り合わせた装置の断面図を図４に示す。素
子基板と対向基板の間には、液晶４０５が挟持されてお
り、その液晶を配向させるために配向膜４０１、４０４
が形成されている。

【００４５】また、この装置の素子基板について詳しく
説明する。ＣＭＯＳ回路を用いて、駆動回路（ドライバ
ー回路）やその他のロジック回路（Ｄ／Ａコンバータ、
γ補正回路、メモリ等）を構成する。また、Ｎチャネル
型ＴＦＴを用いて画素マトリクスを構成する。

【００４６】そして、アクティブマトリクス型液晶表示
素子基板を駆動回路とその他のロジック回路と画素マト
リクスとで構成する。こうして作製した素子基板の外観
を図５に示す。図５において、５０１は基板であり、そ
の上には本願発明のＴＦＴからなる画素マトリクス回路
５０２、ソース側駆動回路５０３、ゲイト側駆動回路５
０４、ロジック回路５０５が構成されている。

【００４７】〔実施例２〕本実施例においては、ソース
／ドレイン領域にシリサイドを有する半導体装置の構成
図を図６に示し、その作製方法を以下に詳述する。実施
例１における工程〔図２（Ｂ）〕までは、同様に形成す
る。

【００４８】実施例１における工程により、図２（Ｂ）
と同様の構造が得られたら、全面に適当な金属、例え
ば、チタン、モリブテン、タングステン、白金、パラジ
ウム等の被膜を基板全面に形成する。

【００４９】そして、適切な温度でのアニールやレーザ
ーもしくはフラッシュランプ等でのアニール等によって
この金属膜とソース／ドレイン領域のシリコンとを反応
させてシリサイド層６０６ａ、６１０ａ、６０６ｂ、６
１０ｂを形成する。金属膜は、その他の材料、例えば、
酸化珪素や窒化珪素、あるいはゲイト電極の酸化物層を
構成する酸化アルミニウムや酸化チタン、酸化タンタル
等とは反応しないで、金属状態のままである。このよう
に、基板上にはシリサイドと金属膜とが同時に存在する
が、適当なエッチャントによって、金属膜のみを選択的
にエッチングすることができる。この際に、本発明の特
徴であるゲイト電極の上面に酸化物層が存在することは
重要である。というのは、この酸化物層によって、金属
膜とゲイト電極が直接に反応しないからである。

【００５０】本実施例におけるシリサイド層に用いられ
るシリサイドの種類としては、Tiを用いてTiSi，TiSi
₂ 、Mo用いてMoSi₂ 、Ｗを用いてWSi₂，W(SiAl)₂、TiSi
₂ を用いてTi₇Si₁₂Al₅、Pd₂Si を用いてPd₄SiAl₃を利用
することができる。しかしながら、Tiを用いてTiSiやTi
Si₂ を利用することが、処理温度の問題や、接触抵抗,
シート抵抗の問題から好ましい。

【００５１】次に、全面に層間絶縁膜を堆積し、これに
コンタクトホールを形成した後、ソース／ドレイン電極
を形成する。こうして、図６に示すように、ソース／ド
レイン領域がシリサイド層で形成された構造を有するＮ
チャネル型ＴＦＴとＰチャネル型ＴＦＴを備えた構造が
得られる。

【００５２】〔実施例３〕本実施例においては、ゲイト
電極が複数の積層で形成されている半導体装置の構成図
を図７に示し、その作製方法を以下に詳述する。実施例
１とは、ゲイト電極形成時の工程以外は同じ工程を経て
作製する。本実施例においては、アルミニウム膜を形成
する前に、チタン（Ｔｉ）、または、モリブデン（Ｍ
ｏ）を主成分とする膜を１層設ける構成とする。この工
程により、第１電極であるアルミ電極の下層に第２電極
７０１、７０２が設けられる。こうすることで、４５０
度以上の熱処理により、アルミニウムとシリコンが反応
するのを防ぐことができる。

【００５３】〔実施例４〕図８に示す半導体回路は、実
施例１乃至実施例３で作製されるＴＦＴを用いた三次元
構造の半導体回路の一例を示している。図８は下側にＴ
ＦＴ層、上側にイメージセンサを積層した三次元回路で
ある。

【００５４】図８において、２３は層間絶縁膜であり、
また、２１は光電変換層であり非晶質珪素膜等を用いる
ことができる。その上には上部電極（透明導電膜）２２
が設けられ、光を受光して電気信号に変換する受光部を
構成している。

【００５５】なお、ＴＦＴの作製行程は実施例１乃至実
施例３で既に説明したので省略する。また、三次元回路
を構成するための積層技術は、公知の手段を用いれば良
い。ただし、上側のＴＦＴ層を形成する場合、下層のＴ
ＦＴの耐熱性を考慮する必要がある。

【００５６】例えば、下層を本願発明のＴＦＴで構成
し、上層を従来の低温形成のＴＦＴとする構成でも良
い。また、下層のＴＦＴを耐熱性の高い材料で形成して
おき、上層にも本願発明のＴＦＴを形成する様な構造と
しても良い。また、上層となるイメージセンサは受光部
だけで構成し、下層のＴＦＴで上層の受光部を制御する
構成としても良い。

【００５７】〔実施例５〕本明細書で開示する発明は、
ＴＦＴ（Thin Film Transistor、薄膜トランジスタ）に
代表される半導体装置を利用した電気光学装置に応用す
ることが可能である。電気光学装置としては、液晶表示
装置、ＥＬ（エレクトロルミネッセンス）表示装置、Ｅ
Ｃ（エレクトロクロミックス）表示装置などが挙げられ
る。

【００５８】また、応用商品としてはＴＶカメラ、パー
ソナルコンピュータ、カーナビゲーション、ＴＶプロジ
ェクション、ビデオカメラ等が挙げられる。それら応用
用途の簡単な説明を図１０を用いて行う。

【００５９】図１０（Ａ）はＴＶカメラであり、本体２
００１、カメラ部２００２、表示装置２００３、操作ス
イッチ２００４で構成される。表示装置２００３はビュ
ーファインダーとして利用される。

【００６０】図１０（Ｂ）はパーソナルコンピュータで
あり、本体２１０１、カバー部２１０２、キーボード２
１０３、表示装置２１０４で構成される。表示装置２１
０４はモニターとして利用され、対角十数インチもサイ
ズが要求される。

【００６１】図１０（Ｃ）はカーナビゲーションであ
り、本体２２０１、表示装置２２０２、操作スイッチ２
２０３、アンテナ２２０４で構成される。表示装置２２
０２はモニターとして利用されるが、地図の表示が主な
目的なので解像度の許容範囲は比較的広いと言える。

【００６２】図１０（Ｄ）はＴＶプロジェクションであ
り、本体２３０１、光源２３０２、表示装置２３０３、
ミラー２３０４、２３０５、スクリーン２３０６で構成
される。表示装置２３０３に映し出された画像がスクリ
ーン２３０６に投影されるので、表示装置２３０３は高
い解像度が要求される。

【００６３】図１０（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、接眼部２４０３、操作ス
イッチ２４０４、テープホルダー２４０５で構成され
る。表示装置２４０２に映し出された撮影画像は接眼部
２４０３を通してリアルタイムに見ることができるの
で、使用者は画像を見ながらの撮影が可能となる。

【００６４】以上の様に、本発明の応用範囲は極めて広
く、様々な半導体回路を有する製造品に適用することが
可能である。

【００６５】

【発明の効果】本発明により、大型ガラス基板を用いて
も、複雑な工程を必要としない生産性の高いプロセス
で、ヒロックやウィスカー等からゲイト電極および配線
を保護する構造を得ることができた。また、本発明の
作製工程では、分断工程の必要な陽極酸化工程を用いな
いので、ＴＦＴ素子自身の小型化、パターンの微細化が
可能である。さらに、本発明の作製工程では、ＬＤＤ構
造を簡易に得ることができ、且つ、ゲイト電極や配線が
保護されているため、信頼性が向上した。

【図面の簡単な説明】

【図１】本発明の作製工程図

【図２】本発明の作製工程図

【図３】本発明の作製工程図

【図４】実施例１の断面構造図

【図５】アクティブマトリクス素子基板の外観図

【図６】実施例２の断面構造図

【図７】実施例３の断面構造図

【図８】本発明のＴＦＴを用いた応用例

【図９】従来の作製工程図

【図１０】半導体装置の応用例を示す図。

【符号の説明】

１００ガラス（または石英）基板１０２島状半導体層１０３陽極酸化膜１０４、１０５低濃度不純物領域１０６ａ、１１０ａ高濃度不純物領域（Ｎチャネル
型ＴＦＴ）１０６ｂ、１１０ｂ高濃度不純物領域（Ｐチャネル
型ＴＦＴ）１０７ａ、１０９ａ低濃度不純物領域（Ｎチャネル
型ＴＦＴ）１０７ｂ、１０９ｂ低濃度不純物領域（Ｐチャネル
型ＴＦＴ）１０８チャネル領域１１２、１１３サイドウォール１１７ゲイト絶縁膜１１９アルミニウム膜１２０ゲイト電極１３０ドレイン配線１３１ソース配線１４１、１４２レジスト１５０層間絶縁膜

【手続補正書】

【提出日】平成１０年１月７日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図４】

【図５】

【図３】

【図６】

【図７】

【図８】

【図９】

【図１０】

Claims

【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に、ソース領域
と、ドレイン領域と、前記ソース領域と前記ドレイン領
域の間に形成されているチャネル領域と、前記ソース領
域と前記チャネル領域の間および前記ドレイン領域と前
記チャネル領域の間に低不純物領域が形成され、少なく
とも前記チャネル領域上に形成されたゲイト絶縁膜と、
前記チャネル領域の上方において前記ゲイト絶縁膜上に
形成されたゲイト電極と、前記ゲイト電極の側壁に接し
て第１の絶縁膜と、前記ゲイト電極の上部表面に接して
第２の絶縁膜と、を有していることを特徴とする半導体
装置。
【請求項２】請求項１において、第１の絶縁膜は概略
三角形状であることを特徴とする半導体装置。
【請求項３】請求項１において、第２の絶縁膜は陽極
酸化膜であることを特徴とする半導体装置。
【請求項４】絶縁表面を有する基板上に非単結晶膜を
形成する工程と、前記非単結晶膜上にゲイト絶縁膜を形
成する工程と、前記ゲイト絶縁膜上に導電膜を形成する
工程と、前記導電膜上に保護層を形成する工程と、前記
導電膜をチャネル領域を覆う領域でゲイト電極に形成す
る工程と、第１次不純物ドーピングを行う工程と、前記
ゲイト電極および前記保護層を覆って絶縁膜を形成する
工程と、異方性エッチングを行うことによって、前記絶
縁膜をエッチングし、ゲイト電極側面に概略三角形状の
絶縁膜を残す工程と、第１次不純物ドーピングより高濃
度の第２次不純物ドーピングを行う工程と、を有する半
導体装置の作製方法。
【請求項５】絶縁表面を有する基板上に非単結晶膜を
形成する工程と、前記非単結晶膜上にゲイト絶縁膜を形
成する工程と、前記ゲイト絶縁膜上に導電膜を形成する
工程と、前記導電膜上に保護層を形成する工程と、前記
導電膜をチャネル領域を覆う領域でゲイト電極に形成す
る工程と、不純物ドーピングを行う工程と、前記ゲイト
電極および前記保護層を覆って絶縁膜を形成する工程
と、異方性エッチングを行うことによって、前記絶縁膜
をエッチングし、ゲイト電極側面に概略三角形状の絶縁
膜を残す工程と、ソース／ドレイン領域にシリサイド層
を形成する工程と、を有する半導体装置の作製方法。