JP2561572B2 - 絶縁ゲイト型電界効果トランジスタの作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、作製工程の少ない低コ
ストの絶縁ゲイト型電界効果トランジスタ（以下ＴＦＴ
と記す）の作製方法に関するものである。

【０００２】

【従来の技術】従来、アクティブ型の液晶表示装置の各
画素を駆動する絶縁ゲイト型電界効果トランジスタを作
製するには最低４枚のマスクを必要としていた。マスク
が４枚あると３回のマスク合わせが必要であり、その分
だけ不良の発生する割合が高くなり、歩留りを高くでき
ない原因となっていた。

【０００３】また、ＰＴＦＴとＮＴＦＴを相補型に構成
したＣＭＯＳは、集積回路や液晶表示装置のドライバ回
路に多用されており重要な半導体素子の一つである。ま
た、アクティブ型の液晶表示装置の型式として、図１１
に示すようにＰＴＦＴ（Ｐチャネル型絶縁ゲイト型電界
効果トランジスタ）とＮＴＦＴ（Ｎチャネル型絶縁ゲイ
ト型電界効果トランジスタ）を相補型に構成した素子構
成が提案されている。これは、従来一つのＴＦＴで構成
されていたスイッチング素子をＣＭＯＳ構成の素子（本
明細書では相補型ＴＦＴと記す）で機能させることによ
り従来のＴＦＴを用いたアクティブ型の液晶表示装置の
性能をより高めたものである。

【０００４】

【発明が解決しようとする課題】従来、ＴＦＴを作製し
ようとする際には複雑な作製工程、特にマスク合わせを
多用することに起因する歩留りの悪さが問題であった。
また作成されたＴＦＴにおいてもソース領域とチャネル
形成領域、チャネル形成領域とドレイン領域との接触部
分で生じる抵抗を軽減したいという要望があった。

【０００５】

【課題を解決するための手段】本発明の第１は、透光性
絶縁基板上に設けられた絶縁ゲイト型電界効果トランジ
スタの作製方法であって、前記透光性絶縁基板裏面から
露光を行うに際して、裏面でマスク合わせを行い、かつ
チャネル形成領域をマスクとして用いることによって、
絶縁ゲイト型電界効果トランジスタを形成する工程を有
することを特徴とする絶縁ゲイト型電界効果トランジス
タの作製方法である。

【０００６】透光性絶縁基板としては、ガラス基板が一
般的には用いられているがプラスチック基板や透光性の
フィルムを用いることができる。

【０００７】絶縁ゲイト型電界効果トランジスタとして
は、基板からチャネル形成領域，ゲート絶縁膜，ゲート
電極と構成された絶縁ゲイト型電界効果トランジスタ
（ＴＦＴ）を用いることができる。

【０００８】透光性絶縁基板裏面（以下基板と記す）か
ら露光を行うに際して、裏面でマスク合わせを行い、か
つチャネル形成領域をマスクとして用いるのは、素子間
分離とゲート電極の形成を同時に行う為である。即ち、
裏面で用いるマスクによって素子間分離を行い、チャネ
ル形成領域をマスクとすることによりゲート電極の形成
を行うものである。

【０００９】チャネル形成領域をマスクとして用いるた
めには、チャネル形成領域に対して前記チャネル形成領
域上に設けられたゲート電極の形状が小さくなければな
らない、これは基板裏面から露光を行う際にチャネル形
成領域がマスクとなってゲート電極周囲あるいはゲート
電極周囲に露光のための光が当たらないようにしなけれ
ばならないからである。

【００１０】また透光性絶縁基板上に設けられた絶縁ゲ
イト型電界効果トランジスタの作製方法であって、前記
透光性絶縁基板裏面から絶縁ゲイト型電界効果トランジ
スタを構成する半導体層をマスクとして露光を行い、ゲ
イト電極周囲および上面に設けられたポジ型のレジスト
を選択的に感光させない工程と、前記工程で感光したポ
ジ型のレジストを取り除くことによって、前記感光し取
り除かれるポジ型レジスト周囲あるいは上面に設けられ
た積層物を同時に取り除くことも可能である。

【００１１】この場合透光性絶縁基板としては、ガラス
基板、プラスチック基板、透光性フィルム等の絶縁特性
を有し、かつ透光性を有する材料を用いることができ
る。

【００１２】そしてポジ型のレジストの上面あるいは周
囲に金属または半導体、あるいはその他積層物が設けら
れた状態において、前記ポジ型のレジストをＴＦＴを構
成する半導体層をマスクとして用いることによって選択
的に露光させ、該露光によって露光しなかった部分以外
を現像液で取り除くことによって、この取り除かれた部
分のポジ型レジスト上面あるいは周囲に設けられた金属
または半導体、あるいはその他積層物を選択的に取り除
くことができる。

【００１３】一般にレジストを溶剤で取り除くには、現
像液を用いる方法と剥離液を用いる方法がある。

【００１４】現像液を用いた場合、例えばポジ型のレジ
ストであれば露光した部分のレジストが取り除かれ、ま
たネガ型のレジストであれば露光しなかった部分が取り
除かれる。

【００１５】また、剥離液を用いた場合は、露光の有無
にかかわらず、レジスト全てが取り除かれてしまう。も
ちろん、レジストおよび剥離液の種類を変えることによ
って剥離液を用いた場合においても選択的にレジストを
取り除くことは可能である。

【００１６】従来、レジストを取り除くことによって、
レジストの上面あるいは周囲に設けられた金属や半導体
等の単層または複数層からなる層をこの取り除かれるレ
ジストと同時に取り除くことによって、レジストが設け
られていた部分以外に前記の金属や半導体の層を残す技
術がリフトオフ法として知られている。

【００１７】即ち、基板上にチャネル形成領域、チャネ
ル形成領域、ゲート絶縁膜、ゲート電極と形成された状
態において、ポジ型のレジストを塗布しさらに所望のパ
ターンを用いて、基板裏面より露光を行うことによって
所望のパターンにレジストを形成し、さらにこの際ゲー
ト電極がチャネル形成領域より小さい形状に形成されて
おり、基板裏面から見るとチャネル形成領域によってマ
スクされている状態とすることによって、ゲート電極周
囲に存在しているポジ型レジストを感光させずに残し、
その後に行われる現像工程によって感光したポジ型のレ
ジストを取り除くのである。

【００１８】この半導体層，金属層はソース，ドレイン
領域となる一導電型を有する半導体層とソース，ドレイ
ン電極となるアルミ、クロム等の金属とからなる。

【００１９】この工程においては、チャネル形成領域、
ソース，ドレイン領域を形成する半導体層がマスクとし
て作用する部分に設けられているポジ型のレジストは感
光しないので、このレジスト上面あるいは周囲に設けら
れている金属や半導体の層はリフトオフ工程によって取
り除かれることはない。

【００２０】もちろん、剥離液を用いるならば感光，非
感光を問わずレジストを除去することができるのである
が、本発明においては上記のように選択的にリフトオフ
を行うことによって、ゲート電極周囲にのみポジ型のレ
ジストとその周囲に設けられた半導体と金属の層を残す
ことを特徴とするものである。

【００２１】このゲート電極周囲にのみ充填物（ポジ型
のレジストとその周囲に設けられた金属と半導体からな
る積層物）を残す工程は、後述するようにＰＴＦＴとＮ
ＴＦＴを相補型に設けた相補型ＴＦＴを形成する場合に
非常に重要になる。

【００２２】すなわち、このゲート電極周囲の充填物は
後に必要に応じて剥離液を用いてリフトオフを行い取り
除くことができることが重要なのである。

【００２３】またＰチャネル型の絶縁ゲイト型電界効果
トランジスタのゲート電極と出力の一端とＮチャネル型
の絶縁ゲイト型電界トランジスタのゲート電極と出力端
の一端を接続した相補型トランジスタの作製方法であっ
て、それぞれの絶縁ゲイト型電界効果トランジスタのゲ
ート電極周囲に設けられたポジ型レジストを同時に取り
除くことによって、前記ポジ型レジスト周囲に設けられ
た一導電型を有する半導体層とソース，ドレイン電極と
なる導電体の層を同時に取り除き、Ｐチャネル型の絶縁
ゲイト型電界効果トランジスタとＮチャネル型の絶縁ゲ
イト型電界効果トランジスタとのソース，ドレイン領域
及びゲート電極とソース，ドレイン電極とを同時に形成
することも可能である。

【００２４】Ｐチャネル型の絶縁ゲイト型電界効果トラ
ンジスタ（ＰＴＦＴ）のゲート電極並びに出力の一端と
Ｎチャネル型の絶縁ゲイト型電界トランジスタ（ＮＴＦ
Ｔ）のゲート電極並びに出力端の一端とを接続した相補
型トランジスタは一般にＣＭＯＳと呼ばれている。

【００２５】ＰＴＦＴとＮＴＦＴのゲート電極周囲に設
けられたポジ型のレジストと該レジスト上面あるいは周
囲に設けられたソース，ドレイン領域並びにソース，ド
レイン電極となる一導電型を有する半導体層と金属の層
とを同時に取り除く工程、すなわちリフトオフ工程によ
ってＰＴＦＴとＮＴＦＴのゲート電極部分並びにソー
ス，ドレイン領域の分離形成を同時に行う工程を有する
ものである。

【００２６】本発明の第２は、透光性絶縁基板上に設け
られた絶縁ゲイト型電界効果トランジスタの作製方法で
あって、前記絶縁ゲイト型電界効果トランジスタの上面
あるい透光性絶縁基板裏面からレーザー光を照射するこ
とにより、前記絶縁ゲイト型電界効果トランジスタのソ
ース領域とチャネル形成領域、ドレイン領域とチャネル
形成領域の界面付近においてソース領域あるいはドレイ
ン領域を形成する一導電型を付与する不純物を拡散およ
び活性化させる工程を有することを特徴とする絶縁ゲイ
ト型電界効果トランジスタの作製方法である。

【００２７】本明細書に記載されている発明には、リフ
トオフ工程を用いてＴＦＴを作製する方法に関して記載
されているが、基板裏面から露光を行うに際してチャネ
ル形成領域をマスクとして用いる方法でゲート電極周囲
に充填物としてのレジストを選択的に残し、この残った
レジストを用いてリフトオフする方法でソース，ドレイ
ン領域、ソース，ドレイン電極、ゲート電極を形成する
方法では、ソース領域とチャネル形成領域、チャネル形
成領域とドレイン領域とがサイドコンタクトとなるので
この界面付近での抵抗がＴＦＴの特性に悪影響を及ぼし
てしまうことになる。

【００２８】本発明の第２は、この界面付近にレーザー
光を照射することによって、ソース，ドレイン領域を構
成する一導電型を有する半導体層から一導電型を半導体
に付与する不純物を拡散させ、同時に活性化することに
よってチャネル形成領域のソース，ドレイン領域との界
面付近に一導電型を付与する不純物をライトドープしこ
の部分の抵抗を下げようとする技術に関する。

【００２９】また、この方法をとることによってチャネ
ル形成領域とドレイン領域との界面付近への電界集中を
避けることができ、この電界集中に起因するドレイン領
域からソース領域への逆方向リークの問題等を解決する
ことができる。以下、実施例を示し本明細書に記載され
た発明を詳細に説明する。

【００３０】

【実施例】〔実施例１〕 本実施例は、ＴＦＴを作製する際にマスクを２枚、マス
ク合わせを１回、レジスト塗布を２回、露光照射を２回
の工程で完成することができるＴＦＴの作製方法に関す
るものである。本実施例による方法によれば、従来の半
分以下の工程と手間でＴＦＴを作製することができ工業
上極めて有用である。以下図面を用いて本実施例を詳細
に説明する。

【００３１】図１に本実施例におけるＮＴＦＴの作製工
程を示す。本実施例においては、透光性絶縁基板として
ガラス基板１１を用いる。まずガラス基板１１上に下地
酸化膜として酸化珪素膜１２を１０００〜３０００Å本
実施例においては、２０００Åの厚さに酸素１００％雰
囲気中におけるスパッタリング方によって成膜した。

【００３２】このスパッタリングは、ＲＦマグネトロン
型スパッタ装置を用い、酸素１００％、ＲＦ出力４００
Ｗ、基板温度１５０度、成膜圧力０．５ｐａで行った。
次に、下地酸化珪素膜１２上にＮＴＦＴのチャネル形成
領域となるアモルファスシリコン（ａ−Ｓｉ）膜１３を
５００〜１５００Åの厚さに成膜する。成膜方法として
は、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタリング
法、光ＣＶＤ法等の周知のアモルファスシリコン膜の作
製方法を利用することができる。

【００３３】本実施例においては、１３のアモルファス
シリコン膜の作製にプラズマＣＶＤ法を用いた。作製条
件は、圧力４．０ｐａ、温度２００度でシランと水素の
混合雰囲気中において、１３．５６ＭＨｚの高周波電力
を加え反応ガスを分解し気相化学反応によってアモルフ
ァスシリコン膜の成膜を行なった。

【００３４】この際、プラズマＣＶＤ装置の反応炉に
は、ターボ分子ポンプとロータリーポンプを直列に接続
し大気からの反応炉内への逆流を防ぎ、酸素の混入を極
力抑えた。また、前記排気系とは別系統でクライオポン
プ等の高真空排気系を設け、さらに成膜時の酸素濃度を
低くすることは、後の熱結晶化工程においてその効果が
ある。

【００３５】また、後にこのチャネル形成領域となる半
導体層を選択的にオーバエッチングする際にエッチング
しやすくするために、この半導体層の下に殆ど半導体と
しては機能しないアルゴン雰囲気中におけるスパッタリ
ングによって成膜したアモルファスシリコン半導体層を
設けることは有用である。

【００３６】このアルゴン１００％雰囲気中におけるス
パッタリングによって成膜したアモリファスシリコン層
は、熱アニールを行なっても結晶化せず、従来は半導体
として全く機能しない（絶縁物に近い）ため用いられる
ことがなかったが、シリコン半導体を選択的にエッチン
グするために、このチャネル形成領域となるシリコン半
導体層とエッチングレートのほぼ等しいアルゴン雰囲気
中でのスパッタリングによって成膜されたアモルファス
シリコン半導体層を用いて見かけ上シリコン半導体層の
厚さを厚くすることは効果がある。

【００３７】また、このアルゴン雰囲気中でのスパッタ
リングによって成膜されたアモルファスシリコンは良く
光を吸収するので（見ためは真っ黒である）後の工程に
おいて、チャネル形成領域となる半導体層をマスクとし
て透光性基板の裏面からの露光を行なう際の補助マスク
として用いることもできるという別の効果も有する。

【００３８】尚、上記のアルゴン雰囲気中におけるスパ
ッタリングによって得たシリコンのスパッタ膜の代わり
に窒化珪素膜を用いてもよい。

【００３９】前記アモルファスシリコン膜の成膜後、不
活性気体雰囲気中において、４５０度から８００度の温
度で１時間から７２時間の熱アニールを行なった。この
熱アニールは、アモルファスシリコンを結晶化させ、結
晶性シリコン（図面にはＳｉ膜と記載されている）を得
るためである。この結晶性シリコンについては後に記述
するが、この熱アニール工程によっていわゆるＰ−Ｓｉ
またはμＣ−Ｓｉ（マイクロクリスタルシリコン）また
は微結晶シリコン半導体を得てもよい。

【００４０】また、熱アニール方法以外にはレーザーア
ニールなどの結晶化の手段を用いることができる。

【００４１】アニール時間も生産性の許す限りなるべく
長い時間で行なった方が安定した効果が得られるが、ア
ニール温度が高ければ短い時間でもよい。

【００４２】本発明の構成においては、この熱アニール
の前後にマスク合わせを必要とする工程が存在しないと
いう大きな特徴がある。よって、ガラスが変形しない温
度範囲であれば、一般に問題となっているガラス基板の
加熱工程前後における縮みの問題を全く考慮しなくても
よい。例えば、必要以上に大きなガラス基板上にアモル
ファスシリコン膜を設け、熱アニールにより十分に結晶
化させ、良質な結晶化シリコンを得て、しかる後十分冷
却させ、所定の寸法に切断すれば、低コストでガラス基
板上に設けられた大面積の結晶性シリコン膜を得ること
ができる。

【００４３】本明細書中における結晶性シリコン膜にお
いては、この珪素膜の下の基板表面にアモルファスの酸
化珪素膜が形成されているため、この熱処理で特定の核
が存在せず、全体が均一に加熱アニールされる。即ち、
成膜時はアモルファス構造を有し、また水素は単に混入
しているのみである。

【００４４】このアニールにより、珪素膜はアモルファ
ス構造から秩序性の高い状態に移り、その一部は結晶状
態を呈する。特にシリコンの成膜時に比較的秩序性の高
い領域は特に結晶化をして結晶状態となろうとする。し
かしこれらの領域間に存在する珪素により互いの結合が
なされるため、珪素同志は互いにひっぱりあう。結晶と
してもレーザラマン分光により測定すると、単結晶の珪
素のピーク５２１ｃｍ^−１より低周波側にシフトしたピ
ークが観察される。それの見掛け上の粒径は半値巾から
計算すると、５０〜５００Åとマイクロクリスタルのよ
うになっているが、実際はこの結晶性の高い領域は多数
あってクラスタ構造を有し、その各クラスタ間は互いに
珪素同志で結合（アンカリング）がされたセミアモルフ
ァス構造の被膜を形成させることができた。

【００４５】結果として、この被膜は実質的にグレイン
バウンダリ（ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度（μｈ）＝１０〜２００ｃｍ
^２／Ｖｓｅｃ、電子移動度（μｅ）＝１５〜３００ｃｍ
^２／Ｖｓｅｃが得られる。

【００４６】他方、上記の如く中温でのアニールではな
く、９００〜１２００℃の温度での高温アニールにより
被膜を多結晶化すると、核からの固相成長により被膜中
の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等
の不純物が多くなり、結晶中の移動度は大きいが、ＧＢ
でのバリア（障壁）を作ってそこでのキャリアの移動を
阻害してしまう。そして結果としては１０ｃｍ^２／Ｖｓ
ｅｃ以上の移動度がなかなか得られないのが実情であ
る。

【００４７】即ち、本発明の実施例ではかくの如く、セ
ミアモルファスまたはセミクリスタル構造を有するシリ
コン半導体を用いている。

【００４８】前述の熱アニール工程によって作製された
結晶化または結晶性シリコン１３上にＴＦＴのゲイト絶
縁膜となる酸化珪素膜１４を酸化珪素膜１２と同様な作
製条件によって１０００Åの厚さに形成する。以上の工
程によって図１（Ａ）の形状を得た。

【００４９】さらに、周知の蒸着法等によってゲイト電
極となるアルミ層１５を２０００〜３０００Åの厚さに
成膜する。本実施例においては、電極としてアルミを用
いるが、高濃度に一導電型を付与する不純物を添加した
Ｓｉも用いることができ、その他、Ｃｒ、ＳｉＭｏまた
はそれらの合金等を用いてもよい。さらに、ゲイト電極
とソース、ドレイン電極の材料を変えることも作製工程
によっては有用である。

【００５０】以上の工程において、フォトマスクを用い
たパターニングを一切行なっておらず、成膜法、アニー
ル法に注意すれば何ら絶縁不良、不要なコンタクト等が
発生する余地のないことが本発明の特徴である。

【００５１】このガラス基板１１上に積層された酸化珪
素膜１２、結晶性シリコン膜１３、酸化珪素膜１４、ア
ルミの層１５からなる積層を水素雰囲気中において、２
５０度から４００度の温度範囲において３０分〜６０分
水素熱アニールし酸化珪素膜と結晶性シリコン膜（Ｓｉ
膜）１３との界面特性を向上させた。具体的には、７×
１０^１０ｅＶ^−１ｃｍ^−２程度の界面準位密度を実現し
た。また、この水素熱アニールはデバイス完成後に行な
ってもよい。

【００５２】本実施例において用いられるマスクについ
て図６を用いて説明する。図６に本実施例において用い
られる２枚のフォトマスクであるマスク１７１、１８１
とそのマスクを設置する位置関係を示す。

【００５３】図６における斜線部分は、マスクが重なる
部分を示すものであり、実施例においてはこの部分がチ
ャネル形成領域となる。

【００５４】この第１のマスクであるマスク１７１は、
このマスクの形に露光のための光を遮断するためのマス
クであり、第２のマスクであるマスク１８１はこのマス
クの形に露光のための光を通すためのマスクである。

【００５５】すなわち、第１のマスク１７１はマスクの
形に非感光させるためのマスクであり、第２のマスクで
ある１８１はマスクの形に感光させるためのマスクであ
る。

【００５６】また、第１のマスク１７１はパターニング
しようとする積層（酸化珪素膜や珪素半導体膜やアルミ
等の金属からなる）上に設けられたレジスト上に設けら
れ、用いられるのに対して、第２のマスク１８１は基板
裏面においてマスク合わせを行い使用されることが特徴
である。

【００５７】本実施例においては、最初に島状の積層
（酸化珪素膜、シリコン半導体層、酸化珪素膜、アルミ
の層からなる）を図２（Ａ）に示すように形成するため
のポジ型のレジストを所定の形状に感光させるために第
１のマスク１７１を用い、素子間分離を行なうために第
２のマスク１８１を用いる。

【００５８】第１のマスク１７１を用いて感光させるレ
ジストは、ポジ型でもネガ型でもよいが本実施例におい
てはポジ型を用いた。

【００５９】本実施例において、第２のマスクである１
８１を基板裏面に位置合わせを行い基板裏面から露光の
ための光照射を行うことが重要である。すなわち、透光
性絶縁基板上に設けられた絶縁ゲイト型電界効果トラン
ジスタの作製方法であって、前記透光性絶縁基板裏面か
ら露光を行うに際して、裏面でマスク合わせを行い、か
つチャネル形成領域をマスクとして用いる工程を適用す
ることで、絶縁ゲイト型電界効果トランジスタを形成す
るのである。

【００６０】マスク合わせは、図６に示すような位置関
係で行った。この際、第２のマスクであるマスク１８１
を基板裏面からマスク合わせするのが重要である。

【００６１】前述した第１のマスク１７１を用いて形成
されたポジ型のレジストを用いて一連のパターニングを
行った。本実施例においては、アルミのみをエッチング
できる適当なエッチング方法である５％硝酸を混合した
リン酸系のエッチング溶液を用いてアルミをエッチング
し、異方性ドライエッチング法によって酸化珪素膜、結
晶性シリコン半導体膜をエッチングした。

【００６２】次に必要に応じ残ったポジ型のレジスト１
６を除去する。この残ったポジ型のレジストはマスク１
７１の形状に残っているものである。

【００６３】さらにゲート電極となるアルミの層１５と
ゲート絶縁膜となる酸化珪素膜１４を選択的にオーバー
エッチングし図２（Ｂ）の形状を得た。この場合、アル
ミ１５はウエットエッチングで酸化珪素膜１４は異方性
ドライエッチングを用いたが、適当なエッチング方法を
選択すればよい。本実施例においては、アルミのみをエ
ッチングできる適当なエッチング方法である５％硝酸を
混合したリン酸系のエッチング溶液を用いてアルミでで
きたゲイト電極１５の周囲を０．１μｍから１μｍ程度
オーバーエッチングし、さらにゲイト絶縁膜となる酸化
珪素膜１４も適当なエッチング方法により選択的にオー
バーエッチングし図２（Ｂ）の形状を得た。

【００６４】つぎにポジ型のレジスト１７１を再び塗布
し一般のレジスト工程を経て、しかる後に基板裏面から
第２のマスクであるマスク１８１のマスク合わせを行い
図３の（Ｂ）に示すように基板裏面から露光を行いマス
ク１８１の形にポジ型のレジスト１７１を感光させた。

【００６５】この露光の際、ゲート電極となるアルミの
層１５と酸化珪素膜１４の周囲はオーバーエッチングさ
れているのでその周囲に存在しているポジ型のレジスト
１７１は、チャネル形成領域となる結晶性シリコン半導
体膜１３がマスクとなり感光しない。よってこの工程に
おいて、マスク１８１によってマスクされる部分とチャ
ネル形成領域となる結晶性シリコン膜（Ｓｉ膜）１３に
よってマスクされる部分が露光されず残ることになる。

【００６６】本発明の構成において、ポジ型のレジスト
を用いる理由は上記に述べたように露光されない部分を
作ることにより、マスクを用いたのと同様な工程を行う
ためである。

【００６７】このようにして図４（Ａ）の形状を得る。
さらに本実施例においては、チャネル形成領域を異方性
ドライエッチングでオーバーエッチングし、図４（Ｂ）
の形状を得た。このオーバーエッチングは、必要に応じ
て行われるもので、チャンネル形成領域においてゲート
電極から電界が印可されない部分における寄生抵抗を減
らすために行われるものである。

【００６８】また、この工程で酸素，窒素，炭素の何れ
かまたはその複数を含む気体中に図４（Ｂ）の形状でさ
らし、チャネル形成領域の周囲に酸素，窒素，炭素の何
れかまたはその複数を含む薄膜を形成することは、ソー
ス領域とチャネル形成領域、チャネル形成領域とドレイ
ン領域との界面付近にバンドギャップの山を設けること
によって界面付近における電界集中に起因する逆方向リ
ークやスローリークの問題を解決する手段として有用で
ある。

【００６９】もちろん、酸素，窒素，炭素の何れかまた
はその複数を含む気体はエネルギーを与えて活性化して
もよい。

【００７０】図４（Ｂ）の形状を得たらプラズマＣＶＤ
法に代表される低温成膜技術を用いてＮ型の導電型を有
する珪素半導体層を形成する。また、ＰＴＦＴを作製す
るのであればＰ型の導電型を有する半導体層をここで成
膜すればよい。

【００７１】本実施例においては、プラズマＣＶＤ方を
用いてｎ^＋μＣ−Ｓｉ層（マイクロクリスタルシリコ
ン）１８、即ちリン、砒素等のＮ型の導電型を付与する
不純物を高濃度に添加したμＣ−Ｓｉ半導体層またはア
モルファスシリコン半導体層を１８として形成した。

【００７２】このｎ^＋μＣ−Ｓｉ層１８の成膜条件は、 成膜圧力 ４．０ｐａ ＲＦパワー １００〜２００Ｗ 成膜温度 １５０〜２００度 成膜ガス Ｈ_２：ＳｉＨ_４＝５０：１（ＰＨ_３１％
添加） である。 この成膜は、２００度以下の低温（基板温度）で行える
成膜方法を用いることが望ましい。なせならば、レジス
トに対して高温を加えるとレジストが変質してしまい、
溶剤によって剥離することが困難になるからである。

【００７３】さらに、アルミを蒸着法等により２０００
〜３０００Åの厚さに成膜し、図５（Ａ）に示すように
ｎ^＋μＣ−Ｓｉ層１８、アルミの層１９を形成した。

【００７４】この状態において周知のパターニング工程
であるリフトオフ法を用いて．５（Ａ）の形状を得、Ｎ
ＴＦＴを完成させた。このリフトオフ法による方法は、
レジストを取り除く剥離液を用いてレジストを取り除く
ことによって、レジスト上に成膜された薄膜も一緒に取
り除いてしまう方法である。

【００７５】この場合即ち図４（Ｂ）等においては、側
面のｎ^＋μＣ−Ｓｉ層１８、アルミの層１９がかなり厚
くなっているが、実際にはミクロンオーダー以下の厚さ
であるのでレジストの剥離液中において超音波をかけれ
ば簡単にレジスト部分は剥離し、図５（Ｂ）の形状を得
ることができる。

【００７６】上記のリフトオフ工程において、ソース，
ドレイン領域と電極の分離形成、ゲート電極の形成を同
時に行うことができる。

【００７７】以上の工程によって図５（Ｂ）に示すよう
にソース電極１０１、ゲイト電極１５、ドレイン電極１
０２、ゲート絶縁膜である酸化珪素膜１４、チャネル形
成領域１３からなるＮＴＦＴを得た。また、１０３はｎ
^＋μＣ−Ｓｉからなるソース領域、１０４はｎ^＋μＣ−
Ｓｉからなるドレイン領域である。

【００７８】以上の如く本実施例においては、裏面から
マスク合わせを行い露光をし、さらにリフトオフ工程を
用いることによって２枚のマスクと１回のマスク合わ
せ、２回のレジストの塗布、２回の露光工程でＮＴＦＴ
を作製することができる。

【００７９】本実施例における方法でＴＦＴを作製する
と、図５（Ｂ）に示すようにソース領域とチャネル形成
領域、チャネル形成領域とドレイン領域との接触部分が
サイドコンタクトになるのでこの部分における抵抗が問
題となりＴＦＴの特性に悪影響が生じてしまう場合があ
る。

【００８０】このような場合、完成後のＴＦＴ即ち図４
（Ｂ）の状態において上面からレーザー光を照射してソ
ース，ドレイン領域を構成する一導電型を有する半導体
中の一導電型を付与する不純物をチャネル形成領域に拡
散，活性化させ、不要な抵抗を軽減させる方法が有効で
ある。

【００８１】特に本実施例において作製されたＴＦＴ
は、ソース，ドレイン領域さらにはチャネル形成領域の
オーバーエッチングの仕方によってはチャネル形成領域
が完成後表面に露出するので、このレーザー照射による
アニールは有効である。

【００８２】上記においては、ＴＦＴの上面からレーザ
ー光を照射してアニールを行ったが、基板の裏面からレ
ーザー光を照射する方法も有効である。この方法によれ
ば、一導電型を付与する不純物の拡散，活性化とチャネ
ル形成領域の活性化すなわち結晶化を同時に行えるとい
う特徴を有する。

【００８３】ここで用いるレーザーは、エキシマレーザ
ー，Ａｒレーザー等を使用することができる。

【００８４】また、ＴＦＴ完成後に水素熱アニールを行
いチャネル形成領域とゲート電極との界面の界面準位を
下げデバイスとしての特性を高めることが行われる。こ
の水素熱アニールの方法は、２５０度〜４００度の温度
である水素雰囲気中において３０分〜６０分行われるも
のである。。

【００８５】本実施例においては珪素（シリコン）半導
体を用いたが、他の半導体を使用できることはいうまで
もない。また、本発明の構成は液晶電気光学装置の画素
駆動ＴＦＴのみならず、シリコンのモノシリック集積回
路及び３次元集積回路の作製に適用できるものである。

【００８６】なお本明細書における図面は作製工程を概
念的に表現したものであり、図面の記載によって寸法等
を制限されるものではない。

【００８７】〔実施例２〕 本実施例においては、ＰＴＦＴとＮＴＦＴを相補型に構
成した相補型ＴＦＴを作製するものである。本実施例に
おいて相補型ＴＦＴを作製するには３枚のマスクと４回
の露光と３回のレジスト塗布を必要とするものであり、
従来に比べて半分以下の工程で相補型のＴＦＴを作製す
るものである。

【００８８】以下図７を用いて本実施例の作製工程を説
明する。本実施例においては、まず透光性絶縁基板とし
てガラス基板３１を用い、実施例１と同様な方法により
下地酸化珪素膜３２、チャネル形成領域となるアモルフ
ァス珪素半導体層３３を成膜し、熱アニールにより実施
例１と同様に結晶性シリコン膜を得た。

【００８９】さらに、ゲート酸化膜となる酸化珪素膜３
４、ゲート電極となるアルミの層３５を成膜し、図７
（Ａ）の形状を得た。

【００９０】さらにポジ型のレジストを塗布し図１０に
示す第１のマスク４１を用いて図７（Ｂ）に示すように
ポジ型のレジスト３６を形成した。

【００９１】本実施例において用いられる，マスクの形
状とその配置方法を図１０に示す。図１０において、４
１は第１のマスクであり、４２は第２のマスクであり、
４３は第３のマスクである。この内、４１と４３はこの
マスクの形に露光のための光を遮断する形式のマスクで
ありパターニングをしようとする層の上に設けられたレ
ジストをこのマスクのパターンに非感光させるため、レ
ジスト上に設けられるものである。

【００９２】４２のマスクすなわち第２のマスクは図１
０に示すマスクの形である凸型に露光のための光が透過
するような形式のマスクである。またこのマスクは基板
裏面にマスク合わせさせられ基板裏面からの露光に対し
て作用する。

【００９３】上記の第１のマスク４１を用いてポジ型の
レジストを図７（Ｂ）のように形成する。この図７
（Ｂ）は図１０を紙面下の方から見た断面図に相当す
る。

【００９４】図７（Ｂ）の形状において、実施例１と同
様に適当なエッチング方法、本実施例においては、アル
ミ３５に対しては５％硝酸を混合したリン酸系のエッチ
ング溶液を用い、酸化珪素３４，結晶性シリコン膜３３
は異方性ドライエッチングを用いてエッチングした。各
層の厚さや成膜法は実施例１と同様である。

【００９５】この状態で実施例１と同様にゲート電極と
なるアルミの層３５１，３５２とゲート酸化膜となる酸
化珪素膜３４１，３４２をオーバーエッチングし図７
（Ｃ）の形状を得た。オーバーエッチングするのは０．
１〜０．５μｍ程度である。

【００９６】この工程は、後にこのオーバーエッチング
された部分にポジ型のレジストを残し、ゲート電極周囲
をレジストで覆うために必要な工程である。

【００９７】この際、第１のマスクを用いることによっ
て形成された第１に塗布されたポジ型のレジスト（図７
（Ｃ）の３６）は取り除いてしまってもよい。本実施例
においては、この後の工程において塗布されるポジ型の
レジストを平滑にするために取り除いた。

【００９８】さらにポジ型のレジスト３７を塗布する工
程により図７（Ｄ）の形状を得た。この状態において、
第２のマスクである図１０の４２に示すマスクを図１０
に示した位置関係に基板裏面においてマスク合わせをし
基板裏面から露光を行った（図８（Ａ））。

【００９９】その結果、チャネル形成領域となる結晶性
シリコン（珪素）層３３１，３３２がマスクとなり、こ
の部分に遮光された部分のポジ型のレジスト３７は感光
されないので現象液で取り除かれず残ることになる。

【０１００】この工程によって本明細書のおける発明の
構成である「 透光性絶縁基板上に設けられた絶縁ゲイ
ト型電界効果トランジスタの作製方法であって、前記透
光性絶縁基板裏面から絶縁ゲイト型電界効果トランジス
タを構成する半導体層をマスクとして露光を行い、ゲイ
ト電極周囲および上面に設けられたポジ型のレジストを
選択的に感光させない工程と、前記工程で感光したポジ
型のレジストを取り除くことによって、前記感光し取り
除かれるポジ型レジスト周囲あるいは上面に設けられた
積層物を同時に取り除く」という工程を実現するもので
ある。

【０１０１】さらにチャンネル形成領域３３１，３３２
を選択的に異方性ドライエッチングによってオーバーエ
ッチングすることによって図８（Ｂ）の形状を得た。こ
の際のチャネル形成領域のオーバーエッチングは、チャ
ネル形成領域における寄生抵抗を減らすためである。こ
れは、ゲート電極よりもチャネル形成領域の方が大き過
ぎるとチャネル形成領域にゲート電極からの電界が印加
されない部分が生じ、この部分の抵抗が問題となるから
である。

【０１０２】図８（Ｂ）の状態において、左側のＴＦＴ
が露出することになるので、まずこのＴＦＴから作製す
るこの図８の状態において、右側のＴＦＴは、完全にポ
ジ型のレジスト３７に覆われているので右側のＴＦＴは
左側のＴＦＴの成膜工程の影響を受けないという特徴を
有する。

【０１０３】本実施例においては、左側のＴＦＴをＮＴ
ＦＴ、右側のＴＦＴをＰＴＦＴとして相補型のＴＦＴを
構成することとする。図８（Ｂ）の状態において、左側
のＮＴＦＴを作製するためにＮ型の珪素半導体３７１を
実施例１と同様な方法を用いることによって、プラズマ
ＣＶＤ法によって作製した。さらにアルミの層３８１を
実施例１と同様にして成膜することによって図８（Ｃ）
の形状を得た。

【０１０４】この図８（Ｃ）の状態において基板裏面か
ら露光することによって、図８（Ｃ）における左側のＴ
ＦＴすなわちＮＴＦＴ部分以外のポジ型のレジスト３７
がガラス基板３１，酸化珪素膜３２を透過した露光のた
めの光によって感光する。そして、現象液によって感光
したポジ型レジストを除去すると、図８（Ｄ）の形状を
得る。ただし、図８（Ｄ）においては、右側のＴＦＴで
あるＰＴＦＴのチャネル形成領域を左側のＮＴＦＴと同
様にオーバーエッチングした後の形状が示してある。

【０１０５】この図８（Ｄ）において、ＮＴＦＴ３０１
のゲート電極３５１の周囲とＰＴＦＴとなる３０２のゲ
ート電極３５２の上面並びに周囲にポジ型のレジスト３
６が残っているのは、３０１においては、Ｎ型の半導体
層３７１とチャネル形成領域となる結晶性シリコンの層
３３１が基板裏面からの露光に際してのマスクとなるか
らであり、３０２においては、チャネル形成領域となる
結晶性シリコンの層３３２が基板裏面からの露光に際し
マスクとなるからである。

【０１０６】つぎに、右側のＰＴＦＴを作製するために
Ｐ型の導電型を有するシリコン半導体層３７２を成膜す
る。成膜方法は、ＮＴＦＴのＮ型の導電型を有するシリ
コン半導体層を成膜する方法と同様な方法において、成
膜ガスをＰ型の導電型を付与する元素を含む反応性気
体、例えばＢ_２Ｈ_６をＰＨ_３の代わりに用いて成膜し
た。

【０１０７】そしてアルミの層３８２を蒸着等の適当な
方法により成膜しさらにポジ型のレジスト３９を全面に
塗布し図９（Ａ）の状態を得た。

【０１０８】その後第３のマスクを図１０に示す位置関
係でポジ型のレジスト３９上に設け、上面から露光し露
光した部分を現象液で取り除いた。そして露出したアル
ミの層３８２とＰ型の半導体層３７２をエッチングによ
り取り除くことによって図９（Ｂ）の形状を得た。この
状態において剥離液を用いて全てのレジストを取り除く
とゲート電極周囲ではリフトオフが行われソース，ドレ
イン領域とソース，ドレイン電極の分離形成、そしてゲ
ート電極の形成が同時に行われ、図９（Ｃ）にあるよう
にドレイン部分がコンタクトした相補型のＴＦＴが完成
する。

【０１０９】図９（Ｃ）は、本実施例に作製した相補型
ＴＦＴの完成図である。図９（Ｃ）において、３１１は
ＮＴＦＴのソース電極、３１２はＮＴＦＴのソース領
域、３３１はＮＴＦＴのチャネル形成領域、３４１はＮ
ＴＦＴのゲート絶縁膜、３５１はＮＴＦＴのゲート電
極、３０３はＮＴＦＴのドレイン領域、３０４はＮＴＦ
Ｔのドレイン電極、３０６はＰＴＦＴのドレイン領域、
３０５はＰＴＦＴのドレイン電極、３３２はＰＴＦＴの
チャネル形成領域、３４２はＰＴＦＴのゲート絶縁膜、
３５２はＰＴＦＴのゲート電極、３０７はＰＴＦＴのソ
ース電極、３０８はＰＴＦＴのソース領域である。そし
てＮＴＦＴのドレイン電極である３０６とＰＴＦＴのド
レイン領域である３０４がしっかりコンタクトしている
ことがわかる。このコンタクト部分は図１０において斜
線で示されるマスク４２とマスク４３の重なる部分に相
当する。また図１０を見れば判るように第１のマスクで
あるマスク４１を用いることによって両方のＴＦＴのゲ
ート電極同士はつながれている。

【０１１０】このＰＴＦＴとＮＴＦＴとのゲート電極周
囲に設けられているポジ型のレジストを同時に取り除く
ことによって、リフトオフ工程を行い同時に完成するこ
とが大きな特徴である。このことによって、従来は別々
の工程によって作製されていたＰＴＦＴとＮＴＦＴを同
時に作製することができる。

【０１１１】以上の如くして本実施例においてはＮＴＦ
ＴとＰＴＦＴを相補型に形成したＣＭＯＳ構成を有する
相補型ＴＦＴを作製した。さらに必要に応じて、実施例
１において述べたレーザーアニールを行ってもよい。

【０１１２】本実施例において作製した相補型ＴＦＴも
珪素（シリコン）半導体を用いたが、他の半導体を使用
できることはいうまでもない。また、本発明の構成は液
晶電気光学装置の画素駆動ＴＦＴや周辺ドライバ回路の
みならず、シリコンのモノシリック集積回路及び３次元
集積回路の作製に適用できるものである。

【０１１３】

【発明の効果】本発明の構成である、透光性絶縁基板裏
面からマスク合わせを行い、この際にチャネル形成領域
となる半導体層を同時にマスクとて用いることにより、
素子間分離を行うための露光工程と自己整合的にソー
ス，ドレイン部分を形成するために必要なゲート電極周
囲に充填物としてのポジ型のレジストを残すための露光
工程を同時に行うことができ、工程の簡略化を計ること
がでた。

【０１１４】さらに本発明の構成である選択的にレジス
トを感光させ、ゲート電極周辺部分以外のレジストを取
り除くことによって、ゲート電極周辺部分以外において
リフトオフを行い、相補型のＴＦＴを作製する際に必要
な工程を実現できた。

【０１１５】さらに、相補型に構成されたＰＴＦＴとＮ
ＴＦＴのゲート電極周囲のレジストを同時に取り除くこ
とによって、ＰＴＦＴとＮＴＦＴを同時に形成すること
ができ、少ない工程で相補型ＴＦＴを形成することがで
きた。

【０１１６】さらに、デバイス完成後のレーザーアニー
ルによってデバイスの完成度を高めることができた。

【図面の簡単な説明】

【図１】 実施例１の作製工程を示した図である。

【図２】 実施例１の作製工程を示した図である。

【図３】 実施例１の作製工程を示した図である。

【図４】 実施例１の作製工程を示した図である。

【図５】 実施例１の作製工程を示した図である。

【図６】 実施例１において用いたマスクとその配置関
係を示した図である。

【図７】 実施例２の作製工程を示した図である。

【図８】 実施例２の作製工程を示した図である。

【図９】 実施例２の作製工程を示した図である。

【図１０】 実施例２において用いたマスクとその配置
関係を示した図である

【図１１】 従来提案されている相補型ＴＦＴを用いた
回路の例を示す。

【符号の説明】

１１，３１ ガラス基板 １２，３２ 下地酸化珪素膜 １３，３３ 珪素膜 １４，３４ 酸化珪素膜 １５，３５ アルミの層 １６，３６，３７ ３９，１７１ ポジ型のレジスト １７ 実施例１で用いるり第１のマスク １７１ ポジ型のレジスト １８１ 実施例１で用いる第２のマスク １８ ｎ^＋μｃ−Ｓｉ １９ アルミの層 ３３１ ＮＴＦＴのチャネル形成領域 ３４１ ＮＴＦＴのゲート絶縁膜 ３５１ ＮＴＦＴのゲート電極 ３５２ ＰＴＦＴのチャネル形成領域 ３４２ ＰＴＦＴのゲート絶縁膜 ３５２ ＰＴＦＴのゲート電極 ３３２ ＰＴＦＴのチャネル形成領域 ４２ 基板裏面において用いられる第２のマスク ３７１ ｎ^＋μｃ−Ｓｉ ３８１ アルミの層 ３８２ アルミの層 ３７２ Ｐ^＋μｃ−Ｓｉ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 透光性絶縁基板上に設けられた絶縁ゲイ
   ト型電界効果トランジスタの作製方法であって、前記透
   光性絶縁基板裏面から露光を行うに際して、前記透光性
   絶縁基板裏面においてマスク合わせを行い、かつチャネ
   ル形成領域をマスクとして用いる工程を有することを特
   徴とする絶縁ゲイト型電界効果トランジスタの作製方
   法。