JP3374455B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3374455B2 JP3374455B2 JP19989593A JP19989593A JP3374455B2 JP 3374455 B2 JP3374455 B2 JP 3374455B2 JP 19989593 A JP19989593 A JP 19989593A JP 19989593 A JP19989593 A JP 19989593A JP 3374455 B2 JP3374455 B2 JP 3374455B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- amorphous silicon
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
造方法に関する。
ス基板上に形成したアモルファスシリコン薄膜を、レー
ザアニールすることにより、ポリ化してポリシリコン薄
膜とすることがある。この場合、レーザアニールにより
溶融したアモルファスシリコン薄膜がガラス基板側から
凝固してポリ化する。また、イオン注入後のポリシリコ
ン薄膜をレーザアニールして活性化することもあるが、
この場合もレーザアニールにより溶融したポリシリコン
薄膜がガラス基板側から凝固する。
ニールにより溶融したアモルファスシリコン薄膜等から
なる半導体薄膜がガラス基板側から凝固するので、半導
体薄膜中に存在する不純物がその表面層に集中して残留
することになる。この結果、このような構造の半導体薄
膜を備えた薄膜トランジスタでは、半導体薄膜の膜質が
良くなく、オン電流、オフ電流、しきい値電圧等の電気
的特性が劣化するという問題があった。この発明の目的
は、半導体薄膜の膜質を良くすることのできる薄膜トラ
ンジスタの製造方法を提供することにある。
成された半導体薄膜をレーザアニールした後、窒素雰囲
気中で熱処理を施してから前記半導体薄膜の表面層を該
表面層に集中した不純物と共に除去するようにしたもの
である。
面層に集中した不純物と共に除去することになるので、
半導体薄膜の膜質を良くすることができる。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの製造方法について説明する。
上面にSiH4とH2との混合ガスを用いたプラズマCV
Dにより水素化アモルファスシリコン薄膜2を堆積す
る。この場合、水素化アモルファスシリコン薄膜2の膜
厚が目的とする膜厚よりもある程度厚くなるようにす
る。例えば、目的とする膜厚が500Å程度であるなら
ば、プラス100Åの600Å程度とする。また、堆積
条件としては、ガラス基板1の温度を200〜350℃
程度望ましくは250℃程度とし、10〜20SCCM
程度のSiH4とその10倍程度のH2との混合ガスを用
いる。すると、水素化アモルファスシリコン薄膜2の水
素含有量は10〜20atomic%程度となる。次
に、後の工程でエキシマレーザ照射により高エネルギを
与えたとき水素が突沸して欠陥が生じるのを回避するた
めに、脱水素処理を行う。この場合、窒素雰囲気中にお
いて450℃程度の温度で1時間程度の熱処理を行い、
水素含有量が3atomic%以下望ましくは1ato
mic%以下となるようにする。
アモルファスシリコン薄膜3のソース・ドレイン形成領
域3a以外の領域に対応する部分の上面にフォトレジス
ト膜4を形成する。次に、このフォトレジスト膜4をマ
スクとしてアモルファスシリコン薄膜3のソース・ドレ
イン形成領域3aにリンイオンやボロンイオン等のイオ
ンを注入してイオン注入領域5を形成する。この後、フ
ォトレジスト膜4を除去する。
基板温度200〜400℃で波長308nmのXeCl
エキシマレーザをエネルギ密度250〜350mJ/c
m2程度、パルス幅50nsec程度で照射すると、ア
モルファスシリコン薄膜3がポリ化してポリシリコン薄
膜6になると同時にイオン注入領域5が活性化される。
この場合、レーザアニールにより溶融したアモルファス
シリコン薄膜3がガラス基板1側から凝固することによ
り、アモルファスシリコン薄膜3中に存在する不純物7
がポリシリコン薄膜6の表面層に集中する。このとき、
ガラス基板1の温度を200〜400℃とすると、凝固
速度は室温の場合の60〜30%に低減するので、結晶
粒径の増大と共に不純物の表面層への一層の集中化を図
ることができる。なお、波長308nmのXeClエキ
シマレーザのほかに、波長248nmのKrF、波長1
93nmのArF、波長175nmのArCl、波長3
53nmのXeF等のエキシマレーザを用いてもよいこ
とはもちろんである。また、エキシマレーザ照射を複数
回行えば、不純物の表面層への集中をより確実となすこ
とができる。
するために、窒素雰囲気中において500℃程度の温度
で熱処理を行うと、図4(A)に示すように、ポリシリ
コン薄膜6の表面に自然酸化膜8が形成される。次に、
1%フッ酸に1分間程度浸し、エッチングを行う。する
と、自然酸化膜8が数秒間程度で除去され、この後ポリ
シリコン薄膜6の表面層が100Å程度除去される。こ
の状態を図4(B)に示す。このように、ポリシリコン
薄膜6の表面層を100Å程度除去しているので、ポリ
シリコン薄膜6の表面層に集中して残留している不純物
7も同時に除去されることになる。なお、ポリシリコン
薄膜6の膜質を安定化するために、窒素雰囲気中ではな
く、酸素雰囲気中において500〜600℃程度の温度
で熱処理を行ってもよい。この場合、窒素雰囲気中での
熱処理の場合よりもエッチング時間を短縮することがで
きるので、ガラス基板1に与えるダメージを少なくする
ことができる。また、エッチングはドライエッチングで
あってもよい。
り、不要な部分のポリシリコン薄膜6を除去する。この
状態では、ポリシリコン薄膜6の中央部はチャネル領域
6aとされ、その両側は活性化イオン注入領域からなる
ソース・ドレイン領域6bとされている。次に、図6に
示すように、全表面に酸化シリコン膜と窒化シリコン膜
とからなるゲート絶縁膜9を形成する。すなわち、まず
全表面にスパッタにより酸化シリコン膜を堆積し、次い
でこの酸化シリコン膜の表面にSiH4とNH3とN2と
からなる混合ガスを用いたプラズマCVDにより窒化シ
リコン膜を堆積する。プラズマCVDにより窒化シリコ
ン膜を堆積する場合、ガラス基板1の温度を250℃程
度とし、SiH4を30SCCM程度とし、NH3を60
SCCM程度とし、N2を390SCCM程度とし、出
力600W程度、圧力0.5Torr程度で行うと、同
時にポリシリコン薄膜6が水素化されてそのダングリン
グボンドが減少する。このように、ポリシリコン薄膜6
上にプラズマCVDによりゲート絶縁膜9を堆積するの
と同時にポリシリコン薄膜6を水素化してそのダングリ
ングボンドを減らしているので、ゲート絶縁膜9の堆積
とポリシリコン薄膜6の水素化を一度のプラズマCVD
で同時に行うことができ、したがって独自の水素化工程
を省略することができ、ひいては製造工程数を少なくす
ることができる。次に、チャネル領域6aに対応する部
分のゲート絶縁膜9の上面にCrからなるゲート電極1
0を形成する。
リコン等からなる層間絶縁膜11を形成する。次に、ソ
ース・ドレイン領域6bに対応する部分の層間絶縁膜1
1およびゲート絶縁膜9にコンタクトホール12を形成
する。次に、図7に示すように、コンタクトホール12
を介してソース・ドレイン領域6bと接続されるAlか
らなるソース・ドレイン電極13を層間絶縁膜11の上
面にパターン形成する。かくして得られた電界効果型の
薄膜トランジスタでは、オン電流、オフ電流、しきい値
電圧等の電気的特性が向上し、移動度も80cm2/V
・sec以上であり、ポリシリコン薄膜6の膜質が極め
て良好であることが確認された。
より水素化アモルファスシリコン薄膜2を堆積した後脱
水素処理を行っているが、これに限定されるものではな
く、例えばLPCVDにより水素を含有しないアモルフ
ァスシリコン薄膜を堆積するようにしてもよい。この場
合、LPCVDにより水素を含有しないアモルファスシ
リコン薄膜を堆積する際のガラス基板1の温度を500
〜600℃程度とし、ポリ化および活性化するためのエ
キシマレーザのエネルギ密度を400mJ/cm2程度
とする。したがって、この場合には脱水素処理を行う必
要はないが、ガラス基板1の温度を500〜600℃程
度と比較的高温とすることになるので、基板温度の昇温
に時間が余計にかかることになる。また、ガラス基板1
の温度を600℃程度とした場合には、アモルファスシ
リコン薄膜ではなくポリシリコン薄膜が直接堆積される
ことになるが、その後のエキシマレーザ照射によりその
結晶粒径が成長し、したがってポリシリコン薄膜の結晶
構造を良くすることができる。
一度のエキシマレーザ照射で同時に行っているが、これ
は別々に行ってもよい。要は、ゲート絶縁膜9を形成す
る前に、レーザアニールによってポリシリコン薄膜の表
面層に集中した不純物を除去することができればよい。
このとき、ポリシリコン薄膜の膜質を安定化するための
熱処理を行った場合には、ポリシリコン薄膜の表面に形
成された自然酸化膜も除去される。
MOS構造の薄膜トランジスタに適用した場合について
説明したが、通常のMOS構造の薄膜トランジスタと比
較して、耐圧の向上等を図って高信頼化したLDD構造
の薄膜トランジスタにも適用することができる。例え
ば、図8と同一名称部分には同一の符号を付した図9に
示すLDD構造の薄膜トランジスタでは、ポリシリコン
薄膜6の中央部をチャネル領域6aとされ、その両側を
イオン濃度の低いソース・ドレイン領域6bとされ、さ
らにその両側をイオン濃度の高いソース・ドレイン領域
6cとされた構造となっている。このLDD構造の薄膜
トランジスタを製造する場合には、例えば図2に示すよ
うな状態において、イオン濃度の低いソース・ドレイン
領域6bおよびイオン濃度の高いソース・ドレイン領域
6cを形成すべき部分に低濃度のイオンを注入し、次い
でフォトレジスト膜4を除去し、次いでイオン濃度の高
いソース・ドレイン領域6cを形成すべき部分以外の部
分の上面に別のフォトレジスト膜を形成し、この別のフ
ォトレジスト膜をマスクとしてイオン濃度の高いソース
・ドレイン領域6cを形成すべき部分に高濃度のイオン
を注入するようにすればよい。
プゲート型のコプラナ構造の薄膜トランジスタに適用し
た場合について説明したが、スタガ構造やバックゲート
型のコプラナまたはスタガ構造の薄膜トランジスタにも
適用し得ることはもちろんである。バックゲート型の場
合、ガラス基板の上面にゲート電極およびゲート絶縁膜
を形成し、その上にアモルファスシリコン薄膜を堆積
し、このアモルファスシリコン薄膜をポリ化してポリシ
リコン薄膜とする。また、ポリシリコン薄膜の水素化処
理は、ポリシリコン薄膜上にパッシベーション膜(絶縁
膜)をプラズマCVDにより堆積する際に同時に行うこ
とができる。
ば、半導体薄膜の表面層を該表面層に集中した不純物と
共に除去しているので、半導体薄膜の膜質を良くするこ
とができ、ひいてはオン電流、オフ電流、しきい値電圧
等の電気的特性を向上することができる。
の製造に際し、ガラス基板の上面に水素化アモルファス
シリコン薄膜を堆積した状態の断面図。
後のアモルファスシリコン薄膜のソース・ドレイン形成
領域にイオンを注入した状態の断面図。
ーザを照射することにより、アモルファスシリコン薄膜
をポリ化すると同時にイオン注入領域を活性化した状態
の断面図。
処理により、ポリシリコン薄膜の表面に自然酸化膜を形
成した状態の断面図、(B)は同薄膜トランジスタの製
造に際し、エッチングにより、ポリシリコン薄膜の表面
層を除去した状態の断面図。
より、不要な部分のポリシリコン薄膜を除去した状態の
断面図。
膜およびゲート電極を形成した状態の断面図。
をおよびコンタクトホールを形成した状態の断面図。
レイン電極を形成した状態の断面図。
用した場合の図8同様の断面図。
Claims (2)
- 【請求項1】 基板上に形成された半導体薄膜をレーザ
アニールした後、窒素雰囲気中で熱処理を施してから前
記半導体薄膜の表面層を該表面層に集中した不純物と共
に除去することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項2】 前記半導体薄膜は前記レーザアニール前
アモルファスシリコン薄膜であって、前記レーザアニー
ルにより該アモルファスシリコン薄膜をポリ化すること
を特徴とする請求項1記載の薄膜トランジスタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19989593A JP3374455B2 (ja) | 1993-07-20 | 1993-07-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19989593A JP3374455B2 (ja) | 1993-07-20 | 1993-07-20 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0738113A JPH0738113A (ja) | 1995-02-07 |
JP3374455B2 true JP3374455B2 (ja) | 2003-02-04 |
Family
ID=16415394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19989593A Expired - Lifetime JP3374455B2 (ja) | 1993-07-20 | 1993-07-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3374455B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7153729B1 (en) | 1998-07-15 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
US7294535B1 (en) | 1998-07-15 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
US7282398B2 (en) * | 1998-07-17 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same |
US7084016B1 (en) | 1998-07-17 | 2006-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
US6559036B1 (en) | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7524728B2 (en) * | 2004-11-08 | 2009-04-28 | Sanyo Electric Co., Ltd. | Thin film transistor manufacturing method and organic electroluminescent display device |
US20230332124A1 (en) | 2020-08-24 | 2023-10-19 | Novozymes A/S | Oral care composition comprising a fructanase |
-
1993
- 1993-07-20 JP JP19989593A patent/JP3374455B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0738113A (ja) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6251712B1 (en) | Method of using phosphorous to getter crystallization catalyst in a p-type device | |
JP3539821B2 (ja) | 半導体装置の作製方法 | |
US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3134910B2 (ja) | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 | |
JP3444047B2 (ja) | 半導体装置の製造方法 | |
JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3557565B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
JP3181901B2 (ja) | 薄膜トランジスタ | |
JP3602463B2 (ja) | トランジスタの作製方法 | |
JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP2001094108A (ja) | 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法 | |
JPH11243212A (ja) | 半導体装置およびその作製方法 | |
KR19990081207A (ko) | 박막 트랜지스터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |