JP3369530B2 - 薄膜トランジスタの作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）およびその作製方法に関するものである。本発明
によって作製される薄膜トランジスタは、ガラス等の絶
縁基板上、単結晶シリコン等の半導体基板上、いずれに
も形成される。特に本発明は、熱アニールによる結晶
化、活性化を経て作製される薄膜トランジスタに関す
る。

【０００２】

【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。

【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。

【０００４】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能で、例えば、アクティブマ
トリクス方式の液晶表示装置においては、アクティブマ
トリクス部分のみならず、周辺回路（ドライバー等）を
もＣＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリ
シック構造を有するものが知られている。このような理
由から、最近は結晶性シリコンを使用したＴＦＴの研究
開発が盛んである。

【０００５】

【発明が解決しようとする課題】結晶性シリコンを得る
方法の１つとして、レーザーもしくはそれと同等な強光
を照射することによってアモルファスシリコンを結晶化
させる方法が挙げられるが、レーザーの出力の不安定性
や極めて短時間のプロセスであることに由来する不安定
性のために量産実用化の目処がついていない。

【０００６】現在、実用的に採用できると考えられる方
法は、熱によってアモルファスシリコンを結晶化させる
方法である。この方法では、バッチ間のばらつきが少な
い結晶シリコンを得ることができる。しかし、問題がな
いわけではない。

【０００７】通常、結晶性シリコンを得るには６００℃
程度の温度での長時間のアニールか、もしくは１０００
℃以上の高温でのアニールが必要であった。後者の方法
を採用すれば選択できる基板が石英に限られ、基板コス
トが非常に高くなった。前者の方法では基板選択の余地
は拡がるが、別な問題がある。

【０００８】安価な無アルカリガラス基板（コーニング
社７０５９番等）を採用した場合の従来のＴＦＴの作製
プロセスは、概ね以下のような流れである。 （１）アモルファスシリコン膜の成膜 （２）アモルファスシリコン膜の結晶化（６００℃以
上、２４時間以上） （３）ゲイト絶縁膜の成膜 （４）ゲイト電極の形成 （５）ドーピング不純物の導入（イオン注入もしくはイ
オンドーピング法による） （６）ドーピング不純物の活性化（６００℃以上、２４
時間以上） （７）層間絶縁物の形成 （８）ソース、ドレイン電極の形成

【０００９】ここで、特に問題となるのは（２）と
（６）のプロセスである。多くの無アルカリガラスの歪
み温度が６００℃近辺（コーニング７０５９の場合は５
９３℃）であるので、このような温度での処理は、基板
のちぢみやソリの問題となる。最初のアニールプロセス
である（２）の段階では、まだ、パターニングがされて
いないから基板の収縮はそれほど大きな問題とはならな
かい。しかし、（６）の段階では、回路のパターニング
がされているため、基板が収縮すると、以後のマスクあ
わせができなくなり、歩留りの低下の大きな原因とな
る。そこで、（２）のプロセス温度は、基板の歪み温度
以下でおこなうことが望まれる一方、（６）のプロセス
をより低温（好ましくはガラスの歪み温度より５０℃以
上低い温度、さらに好ましくは、（２）の最高熱処理温
度よりも５０℃以上低い温度）でおこなうことが望まれ
ている。

【００１０】そのためには、例えば、前述のようなレー
ザー等を用いる方法も考えられるが、レーザーの不安定
性に加えて、レーザーの照射される部分（ソース、ドレ
イン領域）とレーザーの照射されない部分（活性領域＝
ゲイト電極の下の領域）との間で温度上昇の違いから応
力が発生し、信頼性が低下することが観測された。

【００１１】このため、レーザー等を採用することは量
産的には困難であった。一方、その他の方法としても有
効な方法は見出せないのが現状であった。本発明はこの
ような困難な課題に対して解答を与えんとするものであ
る。本発明は、量産性を維持しつつ、上記の問題点を解
決することを課題とする。

【００１２】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。

【００１３】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１×１０¹⁷ｃｍ^-3以上、
好ましくは５×１０¹⁸ｃｍ^-3以上存在することが必要で
あることがわかった。

【００１４】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、特に
活性領域として利用する場合には、十分な信頼性および
特性を得るためにこれらの触媒材料の濃度は合計して１
０²⁰ｃｍ^-3を越えないことが望まれる。一方、ソース、
ドレイン等には比較的多量に存在しても、さして問題と
ならないことが明らかになった。

【００１５】本発明人は、この触媒元素の効果に着目
し、これを利用することによって上記の問題を解決でき
ることを見出した。本発明におけるＴＦＴの作製プロセ
スは、概ね以下のようなものである。 （１） アモルファスシリコン膜の成膜 （１）'触媒元素の導入（イオン注入もしくはイオンド
ーピング法による） （２） アモルファスシリコン膜の結晶化（６００℃以
下、８時間以内） （３） ゲイト絶縁膜の成膜 （４） ゲイト電極の形成 （５） ドーピング不純物の導入（イオン注入もしくは
イオンドーピング法による） （５）'触媒元素を有する物質のシリコン膜への成膜 （６） ドーピング不純物の活性化（６００℃以下、８
時間以内） （７） 層間絶縁物の形成 （８） ソース、ドレイン電極の形成

【００１６】あるいは、 （１） アモルファスシリコン膜の成膜 （１）'触媒元素の導入（イオン注入もしくはイオンド
ーピング法による） （２） アモルファスシリコン膜の結晶化（６００℃以
下、８時間以内） （３） ゲイト絶縁膜の成膜 （４） ゲイト電極の形成 （５） ドーピング不純物の導入（イオン注入もしくは
イオンドーピング法による） （５）'触媒元素の導入（イオン注入もしくはイオンド
ーピング法による） （６） ドーピング不純物の活性化（６００℃以下、８
時間以内） （７） 層間絶縁物の形成 （８） ソース、ドレイン電極の形成

【００１７】これらの工程において、（５）および
（５）'はその順序を逆転させることも可能である。ま
た、（１）'の工程は、「触媒元素を有する被膜等をア
モルファスシリコン膜の上、もしくは下に密着する工
程」に置き換えてもよい。触媒元素の濃度を精密に制御
するという意味からはイオン注入法等の手段が望ましい
が、工程を単純化し、設備投資を抑制するという観点か
らは、得られるＴＦＴの特性が許せば、このような工程
を採用してもよい。

【００１８】本発明において、上記工程（１）'によっ
てアモルファスシリコン膜に導入された触媒元素は、そ
の結晶化を著しく促進させ、また、（５）'によって主
としてソース、ドレイン領域に導入された触媒元素は、
その領域の再結晶化を著しく促進する。そのため、結晶
化、活性化のためには、６００℃以下、典型的には５５
０℃以下の温度で十分であり、また、アニール時間も８
時間以内、典型的には４時間以内で十分である。特に、
イオン注入法やイオンドーピング法によって最初から均
等に触媒元素が分布している場合には、極めて結晶化が
進行しやすかった。

【００１９】本発明においては、いずれのプロセスを採
用しても、活性領域の上にゲイト電極が存在するので、
（５）'の工程で活性領域にじかに触媒元素が密着した
り、注入されたりすることはない。そのため、活性領域
と不純物領域において触媒元素の濃度を変えることが可
能である。例えば、活性領域に添加される触媒元素の濃
度を比較的小さくすることによってＴＦＴの特性及び信
頼性に与える悪影響を極力少なくし、また、不純物領域
に添加される触媒元素の濃度を比較的大きくして、活性
化の温度を低下させることによって、基板の収縮やソリ
を抑制し、歩留りを上げることができる。また、そのた
めにＴＦＴの信頼性、特性が損なわれることはほとんど
ない。

【００２０】さらに、本発明においては、触媒元素の作
用のために、通常の熱アニールによっては結晶化しない
１００ｎｍ以下の薄いアモルファスシリコン膜も結晶化
する。ＴＦＴの段差部におけるゲイト絶縁膜のピンホー
ルや絶縁不良、ゲイト電極の断線等を防止する観点から
は、結晶シリコン膜の厚さは、１００ｎｍ以下、好まし
くは５０ｎｍ以下が要求されていた。従来はレーザー結
晶化以外の方法では実現できなかったが、本発明によっ
て低温においても熱アニールによって実現できた。この
ことが歩留りのさらなる向上に寄与することは言うまで
もない。以下に実施例を用いて、より詳細に本発明を説
明する。

【００２１】

【実施例】〔実施例１〕図１に本実施例の作製工程の断
面図を示す。まず、基板（コーニング７０５９）１０上
にスパッタリング法によって厚さ２００ｎｍの酸化珪素
の下地膜１１を形成した。さらに、プラズマＣＶＤ法に
よって、厚さ５０〜１５０ｎｍ、例えば１５０ｎｍの真
性（Ｉ型）のアモルファスシリコン膜１２を堆積した。
そして、このアモルファスシリコン膜にイオン注入法に
よって、１×１０¹³〜５×１０¹⁴ｃｍ^-2、例えば５×１
０¹³ｃｍ^-2のドーズ量でニッケルイオンを注入した。こ
の結果、アモルファスシリコン膜中には、５×１０¹⁸ｃ
ｍ^-3程度の濃度でニッケルが存在した。（図１（Ａ））

【００２２】これを窒素雰囲気中、５５０℃で４時間ア
ニールして結晶化させた。アニール後、シリコン膜をパ
ターニングして、島状シリコン領域１３を形成し、さら
に、スパッタリング法によって厚さ１００ｎｍの酸化珪
素膜１４をゲイト絶縁膜として堆積した。スパッタリン
グには、ターゲットとして酸化珪素を用い、スパッタリ
ング時の基板温度は２００〜４００℃、例えば２５０
℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴ
ン／酸素＝０〜０．５、例えば０．１以下とした。

【００２３】引き続いて、減圧ＣＶＤ法によって、厚さ
３００〜８００ｎｍ、例えば６００ｎｍのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極１５を形成した。（図１（Ｂ））

【００２４】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば、２×１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不
純物領域１６ａ、１６ｂが形成された。（図１（Ｃ））

【００２５】次に、不純物領域上の酸化珪素膜１４をエ
ッチングして、不純物領域１６を露出させ、スパッタリ
ング法によって、平均的に厚さ０．５〜２０ｎｍ、例え
ば２ｎｍの珪化ニッケル膜（化学式ＮｉＳｉ_x 、０．４
≦ｘ≦２．５、例えば、ｘ＝２．０）１７を図に示すよ
うに全面に形成した。２ｎｍ程度の厚さでは膜は連続的
なものではなく、どちらかというと粒子の集合体の様相
を呈していたが、本実施例では問題はない。（図１
（Ｄ））

【００２６】その後、窒素雰囲気中、４８０℃（先の結
晶化の際のアニール温度よりも７０℃低い）で４時間ア
ニールすることによって、不純物を活性化させた。この
とき、先にＮ型不純物領域１６ａおよび１６ｂにはその
上に被着した珪化ニッケル膜からニッケルが拡散するの
で、このアニールによって再結晶化が容易に進行した。
こうして不純物領域１６ａ、１６ｂを活性化した。

【００２７】続いて、厚さ６００ｎｍの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線１９ａ、１９
ｂを形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールをおこなった。以上の工程によっ
て薄膜トランジスタが完成した。（図１（Ｅ））

【００２８】得られたＴＦＴの活性領域（ゲイト電極の
下）におけるニッケルの濃度は、２次イオン質量分析
（ＳＩＭＳ）法によって分析したところ、１×１０¹⁸〜
５×１０¹⁸ｃｍ^-3程度で、また、不純物領域１６におけ
る濃度は、１×１０¹⁹〜５×１０¹⁹ｃｍ^-3程度であっ
た。

【００２９】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。まず、基板（コーニング７０５９）２
０上にスパッタリング法によって厚さ２００ｎｍの酸化
珪素の下地膜２１を形成した。さらに、プラズマＣＶＤ
法によって、厚さ５０〜１５０ｎｍ、例えば１５０ｎｍ
の真性（Ｉ型）のアモルファスシリコン膜２２、さらに
スパッタリング法によって、厚さ２０ｎｍの酸化珪素膜
２３を堆積した。そして、このアモルファスシリコン膜
にイオン注入法によって、５×１０¹³ｃｍ^-2のドーズ量
でニッケルイオンを注入した。（図２（Ａ））次に、こ
のアモルファスシリコン膜を窒素雰囲気中、５５０℃、
８時間アニールして結晶化させた。その後、このシリコ
ン膜をパターニングして、島状シリコン領域２４を形成
した。

【００３０】さらに、テトラ・エトキシ・シラン（Ｓｉ
（ＯＣ₂ Ｈ₅ ）₄ 、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶
縁膜として、厚さ１００ｎｍの酸化珪素２５を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ₂ ＨＣｌ₃ ）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。

【００３１】引き続いて、スパッタリング法によって、
厚さ３００〜８００ｎｍ、例えば６００ｎｍのタンタル
膜を堆積した。タンタルの代わりにチタンやタングステ
ン、モリブテン、シリコンでもよい。但し、後の活性化
に耐えられるだけの耐熱性が必要である。なお、この酸
化珪素２５とタンタル膜の成膜工程は連続的におこなう
ことが望ましい。そして、タンタル膜をパターニングし
て、ＴＦＴのゲイト電極２６を形成した。さらに、この
タンタル配線の表面を陽極酸化して、表面に酸化物層２
７を形成した。陽極酸化は、酒石酸の１〜５％エチレン
グリコール溶液中でおこなった。得られた酸化物層の厚
さは２００ｎｍであった。（図２（Ｂ））

【００３２】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃ ）を用い、加速電圧を８０ｋＶとした。ドーズ量は２
×１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不純物領域２
８ａ、２８ｂが形成された。このとき、陽極酸化物のた
めに、ゲイト電極２６と不純物領域２８とはオフセット
状態となっている。（図２（Ｃ））

【００３３】さらに、今度はイオン注入によって、シリ
コン領域にゲイト電極をマスクとしてニッケルイオンを
注入した。ドーズ量は１×１０¹⁴〜２×１０¹⁵ｃｍ^-2、
例えば５×１０¹⁴ｃｍ^-2とした。この結果、Ｎ型の不純
物領域２８ａ、２８ｂのニッケルの濃度は、５×１０¹⁹
ｃｍ^-3程度になった。（図２（Ｄ））

【００３４】その後、窒素雰囲気中、４５０℃で４時間
アニールすることによって、不純物を活性化させた。こ
のとき、Ｎ型不純物領域２８ａおよび２８ｂにはニッケ
ルイオンが注入されているので、このアニールによって
再結晶化が容易に進行した。こうして不純物領域２８
ａ、２８ｂを活性化した。

【００３５】続いて、層間絶縁物として厚さ２００ｎｍ
の酸化珪素膜２９をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線３０ａ、３０
ｂを形成した。以上の工程によって半導体回路が完成し
た。（図２（Ｅ））

【００３６】作製された薄膜トランジスタの電界効果移
動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ² ／Ｖ
ｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの
電圧を印加したときのリーク電流は１０^-13 Ａ以下であ
った。

【００３７】

【発明の効果】本発明は、例えば、４００〜５５０℃と
いうような低温、かつ、４時間という短時間でアモルフ
ァスシリコンの結晶化およびシリコン中のドーピング不
純物の活性化をおこなうことによって、スループットを
向上させることができる。加えて、従来、６００℃以上
のプロセスを採用した場合にはガラス基板の縮みが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消でき
た。

【００３８】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの半導体
回路（マトリクス回路等）を切りだすことによって単価
を大幅に低下させることができる。これを液晶ディスプ
レーに応用した場合には、量産性の向上と特性の改善が
図られる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】 実施例１の作製工程断面図を示す。

【図２】 実施例２の作製工程断面図を示す。

【符号の説明】

１０・・・基板 １１・・・下地絶縁膜（酸化珪素） １２・・・アモルファスシリコン膜 １３・・・島状シリコン領域 １４・・・ゲイト絶縁膜（酸化珪素） １５・・・ゲイト電極（燐ドープされたシリコン） １６・・・ソース、ドレイン領域 １７・・・触媒元素を含んだ被膜（珪化ニッケル） １８・・・層間絶縁物（酸化珪素） １９・・・金属配線・電極（窒化チタン／アルミニウ
ム）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−56912（ＪＰ，Ａ) 特開 平２−140915（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/265 H01L 21/336

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 基板上にアモルファスシリコン膜を形成
   し、 前記アモルファスシリコン膜にアモルファスシリコンの
   結晶化を促進する金属元素を添加し、 前記アモルファスシリコン膜を結晶化し、 前記結晶化されたシリコン膜の一部分に不純物を導入し
   て不純物領域を形成し、 前記不純物領域に前記金属元素添加し、 前記不純物領域を活性化することを特徴とする薄膜トラ
   ンジスタの作製方法。
2. 【請求項２】 基板上にアモルファスシリコン膜を形成
   し、 前記アモルファスシリコン膜にアモルファスシリコンの
   結晶化を促進する金属元素を添加し、 前記アモルファスシリコン膜を結晶化し、 前記結晶化されたシリコン膜上にゲート絶縁膜を形成
   し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記ゲート電極をマスクとして前記結晶化されたシリコ
   ン膜に不純物を導入して不純物領域を形成し、 前記ゲート電極をマスクとして前記不純物領域に前記金
   属元素を添加し、 前記不純物領域を活性化することを特徴とする薄膜トラ
   ンジスタの作製方法。
3. 【請求項３】 基板上にアモルファスシリコン膜を形成
   し、 前記アモルファスシリコン膜に結晶化を促進する金属元
   素を添加し、 前記アモルファスシリコン膜を結晶化し、 前記結晶化されたシリコン膜の一部分に不純物を導入し
   て不純物領域を形成し、 前記不純物領域に前記金属元素を有する物質を密着して
   形成し、 前記不純物領域を活性化することを特徴とする薄膜トラ
   ンジスタの作製方法。
4. 【請求項４】 基板上にアモルファスシリコン膜を形成
   し、 前記アモルファスシリコン膜に結晶化を促進する金属元
   素を添加し、 前記アモルファスシリコン膜を結晶化し、 前記結晶化されたシリコン膜上にゲート絶縁膜を形成
   し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記ゲート電極をマスクとして前記結晶化されたシリコ
   ン膜に不純物を導入して不純物領域を形成し、 前記ゲート電極をマスクにして、前記ゲート絶縁膜をエ
   ッチングし、前記不純物領域の表面を露出させ、 前記不純物領域に前記金属元素を有する物質を密着して
   形成し、 前記不純物領域を活性化することを特徴とする薄膜トラ
   ンジスタの作製方法。
5. 【請求項５】 請求項１乃至４のいずれか一において、
   前記不純物領域を活性化する温度は前記アモルファスシ
   リコン膜を結晶化する温度より低いことを特徴とする薄
   膜トランジスタの作製方法。
6. 【請求項６】 請求項５において、前記不純物領域を活
   性化する温度は前記アモルファスシリコン膜を結晶化す
   る温度より５０℃以上低いことを特徴とする薄膜トラン
   ジスタの作製方法。
7. 【請求項７】 請求項１乃至６のいずれか一において、
   前記金属元素は、ニッケル、鉄、コバルト、白金のいず
   れかであることを特徴とする薄膜トランジスタの作製方
   法。