JP2005057098A - 薄膜トランジスタの製造方法および薄膜トランジスタ - Google Patents
薄膜トランジスタの製造方法および薄膜トランジスタ Download PDFInfo
- Publication number
- JP2005057098A JP2005057098A JP2003287296A JP2003287296A JP2005057098A JP 2005057098 A JP2005057098 A JP 2005057098A JP 2003287296 A JP2003287296 A JP 2003287296A JP 2003287296 A JP2003287296 A JP 2003287296A JP 2005057098 A JP2005057098 A JP 2005057098A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- source
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】基板1上にゲート電極3とこれを覆うゲート絶縁膜5を形成した後、複数の異なるガスの反応エネルギーを利用する反応性熱CVD法によって、多結晶性の半導体薄膜からなるチャネル層7を成膜する。次に、同様の熱CVD法によって不純物を含有する多結晶性の半導体薄膜からなるソース・ドレイン層11を成膜する。ソース・ドレイン層11をパターニングすることによってソース領域11aおよびドレイン領域11bを形成する。
【選択図】図1
Description
図1は、薄膜トランジスタの製造方法の第1実施形態を示す断面工程図である。以下、この図面に基づいて第1実施形態の製造方法を説明する。
図3は、薄膜トランジスタの製造方法の第2実施形態を示す断面工程図である。以下、この図面に基づいて第2実施形態の製造方法を説明する。
Claims (5)
- 複数の異なるガスの反応エネルギーを利用する反応性熱CVD法によって、多結晶性の半導体薄膜からなるチャネル層と、不純物を含有する多結晶性の半導体薄膜からなるソース・ドレイン層とを絶縁性の基板上に積層成膜する工程と、
少なくとも前記ソース・ドレイン層をパターニングすることによってソース領域およびドレイン領域を形成する工程とを行う
ことを特徴とする薄膜トランジスタの製造方法。 - 請求項1記載の薄膜トランジスタの製造方法において、
前記絶縁性の基板上に前記チャネル層を成膜した後、前記ソース・ドレイン層を成膜する
ことを特徴とする薄膜トランジスタの製造方法。 - 請求項1記載の薄膜トランジスタの製造方法において、
前記チャネル層を成膜した後、当該チャネル層におけるチャネル部の両脇のみに前記ソース・ドレイン層の不純物と同じ導電型の不純物を導入して低濃度領域を形成する工程を行う
ことを特徴とする薄膜トランジスタの製造方法。 - 基板上に、ゲート電極、ゲート絶縁膜、チャネル層、およびソース・ドレイン層がこの順に積層されてなる薄膜トランジスタにおいて、
前記チャネル層およびソース・ドレイン層が、多結晶性の半導体薄膜で構成されている
ことを特徴とする薄膜トランジスタ。 - 請求項4記載の薄膜トランジスタにおいて、
前記ゲート電極の両脇上における前記チャネル層には、前記ソース・ドレイン層の不純物と同じ導電型の不純物が当該ソース・ドレイン層よりも低濃度で導入された低濃度領域が設けられている
ことを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287296A JP2005057098A (ja) | 2003-08-06 | 2003-08-06 | 薄膜トランジスタの製造方法および薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287296A JP2005057098A (ja) | 2003-08-06 | 2003-08-06 | 薄膜トランジスタの製造方法および薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057098A true JP2005057098A (ja) | 2005-03-03 |
Family
ID=34366309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287296A Pending JP2005057098A (ja) | 2003-08-06 | 2003-08-06 | 薄膜トランジスタの製造方法および薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057098A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010098101A1 (ja) * | 2009-02-27 | 2012-08-30 | 株式会社アルバック | トランジスタ、トランジスタの製造方法及びその製造装置 |
-
2003
- 2003-08-06 JP JP2003287296A patent/JP2005057098A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010098101A1 (ja) * | 2009-02-27 | 2012-08-30 | 株式会社アルバック | トランジスタ、トランジスタの製造方法及びその製造装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4420032B2 (ja) | 薄膜半導体装置の製造方法 | |
JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2001332741A (ja) | 薄膜トランジスタの製造方法 | |
JP4188330B2 (ja) | 半導体素子の製造方法 | |
US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
JP2008252108A (ja) | 半導体装置 | |
JP2006024887A (ja) | 半導体装置及びその製造方法 | |
JP4729881B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
US7851282B2 (en) | Method for forming thin film devices for flat panel displays | |
KR100667066B1 (ko) | 박막트랜지스터 제조 방법 | |
JP2005057098A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JPH08340122A (ja) | 薄膜半導体装置 | |
JP4222966B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4547857B2 (ja) | トランジスタの製造方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP3173758B2 (ja) | 半導体装置およびその作製方法 | |
US20070004112A1 (en) | Method of forming thin film transistor and method of repairing defects in polysilicon layer | |
JP3445573B2 (ja) | 半導体装置 | |
JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JP2004241504A (ja) | 半導体装置の製造方法 | |
JP2005051011A (ja) | トランジスタを備えた装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Effective date: 20081031 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |