JP4337555B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4337555B2 JP4337555B2 JP2004007902A JP2004007902A JP4337555B2 JP 4337555 B2 JP4337555 B2 JP 4337555B2 JP 2004007902 A JP2004007902 A JP 2004007902A JP 2004007902 A JP2004007902 A JP 2004007902A JP 4337555 B2 JP4337555 B2 JP 4337555B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明はこのような事情に鑑みてなされたもので、液相プロセスによって形成された絶縁膜と半導体膜との間で良好な界面を形成できるようにした半導体装置の製造方法、及び、係る半導体装置を備えた電子機器を提供することを目的とする。
ここで水素ブロック膜としては、アルミニウムを含む金属材料や、シリコン等の半導体材料を用いることができる。
なお、本方法をトランジスタの製造方法に適用する場合には、上記配線層がソース電極又はドレイン電極を含む構成とすることができる。またこの場合、上記複数の絶縁膜がゲート絶縁膜及び層間絶縁膜を含む構成とすることができる。この際、本発明の半導体装置の製造方法では、上記ゲート絶縁膜と層間絶縁膜との間にゲート電極を形成する工程を含むことができる。
また、本発明の電子機器は、上述した方法により製造された半導体装置を備えたことを特徴とする。これにより、高性能な電子機器を提供することが可能となる。
本例ではまず、図1(a)に示すように、基板10の上に下地保護膜10aを形成する。基板10としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板を使用することができる。下地保護膜10aは、基板中に含まれるナトリウム等の可動のイオンが後述の半導体膜中に混入しないようにする働きをもつ。下地保護膜10aは酸化シリコン膜,窒化シリコン膜,酸窒化シリコン膜等の絶縁性物質からなる。
このような半導体膜11は、APCVD法、LPCVD法、PECVD法等のCVD法、あるいはスパッタ法や蒸着法などのPVD法によって形成することができる。
次に、堆積した半導体膜11の結晶化を行う。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
次に、TFTの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはLOCOS法、フィールドシールド法、STI法などを使用することもできる。この素子分離工程により、基板10上には、図1(c)に示すような所定形状の多結晶半導体膜11aが形成される。
次に、図1(d)に示すように、液相法を用いて、半導体膜11aを覆うように基板全面にTFTのゲート絶縁膜12を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液(ポリシラザンを含む液体材料)を基板上にスピンコートし、処理温度を100℃として5分間、プリベークを行なう。その後、処理温度を350℃としてWET O2雰囲気下で260分間、熱処理を行なう。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。以上により、酸化シリコン膜からなるゲート絶縁膜12が形成される。
次に、図1(e)に示すように、ゲート絶縁膜12の上にゲート配線膜13を形成する。ゲート配線膜13の形成は、スパッタ法、CVD法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。
次に、図2(a)に示すように、ゲート配線膜13をパターニングしてゲート電極を含むゲート配線13aを形成する。
次に、図2(b)に示すように、ゲート配線13aをマスクとして半導体膜11aに不純物イオン注入を行い、ソース領域11s及びドレイン領域11dを形成する。このとき、ゲート電極13aがイオン注入のマスクとなっているので、チャンネル領域11aはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(PH3)やジボラン(B2H6)等の注入不純物元素の水素化物を用いることができる。
続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や300℃以上の炉で加熱する(低温熱処理)方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
次に、図2(c)に示すように、ゲート絶縁膜12及びゲート配線13aを覆うように、基板全面に層間絶縁膜14を形成する。この層間絶縁膜14の形成方法は、ゲート絶縁膜12の形成方法と同様である。すなわち、ポリシラザンをキシレンに混合した塗布液(ポリシラザンを含む液体材料)を基板上にスピンコートし、処理温度を100℃として5分間、プリベークを行なう。その後、処理温度を350℃としてWET O2雰囲気下で260分間、熱処理を行なう。
次に、図2(d)に示すように、層間絶縁膜14およびゲート絶縁膜12のソース部分,ドレイン部分に対応する位置に、それぞれコンタクトホールH1,コンタクトホールH2を開孔する。
次に、図3(a)に示すように、層間絶縁膜14の表面及びコンタクトホールH1,H2の内壁を覆うように、水素ブロック膜15を堆積する。ここで水素ブロック膜15は、ゲート絶縁膜12及び層間絶縁膜14中に含まれる水蒸気H2Oや酸素O2等(特に水分)を、後述のアニール工程(熱処理工程)において分解し、且つ、分解によって生成された水素イオンや水素ラジカル等をゲート絶縁膜12中に閉じ込める働きをもつものである。このような水素ブロック膜15としては、化学的に活性な金属材料或いは半導体材料を用いることができる。係る金属材料としては、例えば、アルミニウム、マグネシウム、あるいはアルミニウムとマグネシウムとの合金、アルミニウムまたはマグネシウムを含む合金、またはアルミニウムまたはマグネシウムの窒化物または酸化物などを使用することができる。また、係る半導体材料としては、アモルファスシリコンや多結晶シリコン等を使用することができる。本例では、水素ブロック層15をアルミニウム等の金属膜とする。
係る金属膜15と後述のアニールとの組み合わせにより、ゲート絶縁膜12及び層間絶縁膜14中の構造欠陥や、ゲート絶縁膜12と多結晶半導体膜11aとの界面における欠陥準位を減少させることが可能となる。欠陥準位が減少する理由としては、上記金属膜15の触媒的な作用によって生成した水素ラジカル、ヒドロキシラジカル、水素イオン、ヒドロキシアニオン等の種々の化学種により、膜中や膜界面に存在するダングリングボンドが終端されるためと考えられる。
以上のようなアニール工程を行うことにより、ゲート絶縁膜12の絶縁耐圧、電荷密度の良好な特性を保ったまま、半導体膜11aとゲート絶縁膜12との界面の欠陥準位密度を低減させることができる。
次に、図3(b)に示すように、金属膜15をパターニングしてソース電極を含むソース配線(配線層)15s、及びドレイン電極を含むドレイン配線(配線層)15dを形成する。このように前工程で使用した金属膜15をそのままソース配線15s,ドレイン配線15dの全部又は一部に使用することで、改めて導電材料を成膜する手間を省き、工程を簡略化することができる。しかし本工程では、前述の金属膜15を完全に除去して、新たにソース配線及びドレイン配線を形成することも可能である。こうすることで、配線膜として最適な材料を選択できるようになる。
なお、ソース電極15s,ドレイン電極15dの上には、必要に応じて、酸化シリコン,窒化シリコン,PSG等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ(半導体装置)1が製造される。
また上記実施形態では、ゲート絶縁膜12と層間絶縁膜14の双方をポリシラザン焼成膜としたが、どちらか一方の絶縁膜をポリシラザン焼成膜以外の膜(例えばCVD膜やPVD膜)とすることも可能である。すなわち、本発明では、半導体膜と水素ブロック膜との間に配置される複数の絶縁膜のうち、少なくとも1層の絶縁膜がポリシラザン焼成膜であればよい。
また上記実施形態では、本発明の半導体装置の製造方法をトップゲート型のトランジスタの製造方法に適用した例を示したが、本発明はこれに限らず、本発明をボトムゲート型のトランジスタの製造方法に適用することも可能である。
次に、本発明の電子機器について説明する。
図4は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、筐体の内部或いは表示部1301に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号1302は操作ボタン1302、符号1303は受話口、符号1304は送話口を示している。
上記各実施の形態の半導体装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。
Claims (9)
- 基板に半導体膜を形成する工程と、上記半導体膜の上にゲート絶縁膜及び層間絶縁膜を含む複数の絶縁膜を形成する工程と、上記層間絶縁膜の上に、上記複数の絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックし、シリコンからなる水素ブロック膜を形成する工程と、上記複数の絶縁膜をアニールする工程とを備え、
上記複数の絶縁膜の形成工程では、少なくとも上記ゲート絶縁膜を、ポリシラザンを含む液体材料を用いて液相法により形成することを特徴とする、半導体装置の製造方法。 - 上記半導体膜の形成工程が、当該半導体膜を結晶化させる工程を含むことを特徴とする、請求項1記載の半導体装置の製造方法。
- 上記水素ブロック膜をパターニングして配線層を形成する工程を含むことを特徴とする、請求項1又は2に記載の半導体装置の製造方法。
- 上記水素ブロック膜を除去し、上記層間絶縁膜の上に配線層を形成する工程を含むことを特徴とする、請求項1又は2に記載の半導体装置の製造方法。
- 上記配線層がソース電極又はドレイン電極を含むことを特徴とする、請求項3又は4記載の半導体装置の製造方法。
- 上記ゲート絶縁膜と層間絶縁膜との間にゲート電極を形成する工程を含むことを特徴とする、請求項1記載の半導体装置の製造方法。
- 上記複数の絶縁膜の形成工程では、上記複数の絶縁膜を全てポリシラザンを含む液体材料を用いて液相法により形成することを特徴とする、請求項1〜6のいずれかの項に記載の半導体装置の製造方法。
- 上記アニールを水素雰囲気下で行なうことを特徴とする、請求項1〜7のいずれかの項に記載の半導体装置の製造方法。
- 上記複数の絶縁膜がSOG膜であることを特徴とする、請求項1〜8のいずれかの項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007902A JP4337555B2 (ja) | 2004-01-15 | 2004-01-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004007902A JP4337555B2 (ja) | 2004-01-15 | 2004-01-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203543A JP2005203543A (ja) | 2005-07-28 |
JP4337555B2 true JP4337555B2 (ja) | 2009-09-30 |
Family
ID=34821421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004007902A Expired - Fee Related JP4337555B2 (ja) | 2004-01-15 | 2004-01-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4337555B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5172178B2 (ja) * | 2007-03-15 | 2013-03-27 | 三菱電機株式会社 | 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法 |
-
2004
- 2004-01-15 JP JP2004007902A patent/JP4337555B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005203543A (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6995053B2 (en) | Vertical thin film transistor | |
US20050236622A1 (en) | Electronic device and method of manufacturing the same | |
KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
JP2010206161A (ja) | 成膜方法および半導体装置の製造方法 | |
US6825069B2 (en) | System and method for fabricating a transistor by a low temperature heat treatment process | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
JP2005236186A (ja) | 半導体装置とその製造方法並びに電子機器 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
US6887745B2 (en) | Polysilicon thin film transistor and method of forming the same | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2003174036A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JP4123410B2 (ja) | 半導体素子の製造方法 | |
JP4547857B2 (ja) | トランジスタの製造方法 | |
JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
JP2005277371A (ja) | 半導体装置の製造方法 | |
US20050082533A1 (en) | Method of manufacturing transistor, transistor, circuit board, electro-optical device and electronic apparatus | |
KR20030057655A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2004014644A (ja) | トランジスタの製造方法、該トランジスタを用いた集積回路及び電気光学装置、並びに該電気光学装置を搭載した電子機器 | |
JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2004349581A (ja) | 薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
JP2001053278A (ja) | 薄膜トランジスタおよびこれを用いた表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |