JP2877129B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JP2877129B2 JP2877129B2 JP5915297A JP5915297A JP2877129B2 JP 2877129 B2 JP2877129 B2 JP 2877129B2 JP 5915297 A JP5915297 A JP 5915297A JP 5915297 A JP5915297 A JP 5915297A JP 2877129 B2 JP2877129 B2 JP 2877129B2
- Authority
- JP
- Japan
- Prior art keywords
- inert gas
- silicon dioxide
- silicon
- mass number
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】アクティブマトリックス液晶
ディスプレイパネル、密着型イメージセンサ等の入出力
装置、携帯機機器等に用いる薄膜トランジスタおよびそ
の製造方法に関する。
ディスプレイパネル、密着型イメージセンサ等の入出力
装置、携帯機機器等に用いる薄膜トランジスタおよびそ
の製造方法に関する。
【０００２】
【従来の技術】ガラス基板上に薄膜トランジスタ（ＴＦ
Ｔ）を形成する代表的な技術として、水素化アモルファ
スシリコンＴＦＴ技術、および多結晶シリコンＴＦＴ技
術が知られている。アモルファスシリコンＴＦＴは作製
プロセス最高温度３００℃程度であり、移動度１ｃｍ2
／Ｖｓｅｃ程度のキャリア移動度である。多結晶シリコ
ンＴＦＴは、例えば石英基板を用いてＬＳＩと類似した
１０００℃程度の高温プロセスを用いることで、キャリ
ア移動度３０〜１００ｃｍ2／Ｖｓｅｃ程度の性能を得
ることができる。キャリア移動度がこのように高い場
合、たとえばＴＦＴを液晶ディスプレイに応用したとき
に、各画素を駆動する画素ＴＦＴと同時に、周辺駆動回
路部までもが同一ガラス基板上に同時に形成することが
できるので、低コスト化、小型化できる利点がある。
Ｔ）を形成する代表的な技術として、水素化アモルファ
スシリコンＴＦＴ技術、および多結晶シリコンＴＦＴ技
術が知られている。アモルファスシリコンＴＦＴは作製
プロセス最高温度３００℃程度であり、移動度１ｃｍ2
／Ｖｓｅｃ程度のキャリア移動度である。多結晶シリコ
ンＴＦＴは、例えば石英基板を用いてＬＳＩと類似した
１０００℃程度の高温プロセスを用いることで、キャリ
ア移動度３０〜１００ｃｍ2／Ｖｓｅｃ程度の性能を得
ることができる。キャリア移動度がこのように高い場
合、たとえばＴＦＴを液晶ディスプレイに応用したとき
に、各画素を駆動する画素ＴＦＴと同時に、周辺駆動回
路部までもが同一ガラス基板上に同時に形成することが
できるので、低コスト化、小型化できる利点がある。
【０００３】ところが、多結晶シリコンＴＦＴ技術にお
いて、上述のような高温プロセスを用いる場合、アモル
ファスシリコンＴＦＴのプロセスで用いることができる
安価な低軟化点ガラスを用いることができない。そこで
多結晶シリコンＴＦＴプロセスの温度の低減が必要にな
っており、レーザ結晶化技術、ゲート絶縁膜の低温形成
技術、および低温での良好な絶縁膜−シリコン界面形成
技術が研究・開発されている。
いて、上述のような高温プロセスを用いる場合、アモル
ファスシリコンＴＦＴのプロセスで用いることができる
安価な低軟化点ガラスを用いることができない。そこで
多結晶シリコンＴＦＴプロセスの温度の低減が必要にな
っており、レーザ結晶化技術、ゲート絶縁膜の低温形成
技術、および低温での良好な絶縁膜−シリコン界面形成
技術が研究・開発されている。
【０００４】特に、ゲート絶縁膜の低温形成技術とし
て、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法（減
圧化学気相成長法）等による二酸化シリコン膜の形成手
段の開発が盛んである。従来のＬＳＩプロセスで用いら
れる熱酸化膜に比べ、上述のガラス基板の使用が可能な
６００℃程度以下と低温で形成される二酸化シリコン膜
には、次のような課題がある。
て、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法（減
圧化学気相成長法）等による二酸化シリコン膜の形成手
段の開発が盛んである。従来のＬＳＩプロセスで用いら
れる熱酸化膜に比べ、上述のガラス基板の使用が可能な
６００℃程度以下と低温で形成される二酸化シリコン膜
には、次のような課題がある。
【０００５】即ち図７中（ａ）で示したゲート絶縁膜と
してのバルク性能には、残留ストレス、ダングリングボ
ンド、不純物等に起因した欠陥準位の低減、および絶縁
耐圧の向上が求められている。
してのバルク性能には、残留ストレス、ダングリングボ
ンド、不純物等に起因した欠陥準位の低減、および絶縁
耐圧の向上が求められている。
【０００６】また、図７中（ｂ）で示したチャネルを構
成するシリコン活性層との界面性能には、清浄化不足、
プラズマダメージ等に起因した界面準位の低減が求めら
れている。
成するシリコン活性層との界面性能には、清浄化不足、
プラズマダメージ等に起因した界面準位の低減が求めら
れている。
【０００７】また、図７中（ｃ）で示した段差被覆性に
ついては、島状に形成された半導体層の被覆性の確保が
求められている。
ついては、島状に形成された半導体層の被覆性の確保が
求められている。
【０００８】これらの問題を解決すべく、特開平３−１
２０８７１、特開平３−２４１８７３には、放電ガスと
して酸素とアルゴンの混合ガスを用いたスパッタ法を用
いることによって、絶縁耐圧が向上しプラズマダメージ
を抑制する方法が開示されている。ところが、スパッタ
による方法は成膜前駆体がほぼ垂直に基板に入射するた
め、段差被覆性に乏しいという問題があった。
２０８７１、特開平３−２４１８７３には、放電ガスと
して酸素とアルゴンの混合ガスを用いたスパッタ法を用
いることによって、絶縁耐圧が向上しプラズマダメージ
を抑制する方法が開示されている。ところが、スパッタ
による方法は成膜前駆体がほぼ垂直に基板に入射するた
め、段差被覆性に乏しいという問題があった。
【０００９】また、特開平３−１９３４０には、プラズ
マＣＶＤにおけるヘリウム希釈率を経時的に小さくして
いくことにより、半導体−絶縁膜界面では良好な界面
を、界面から離れるにしたがって成膜速度を増加させる
という方法が開示されている。
マＣＶＤにおけるヘリウム希釈率を経時的に小さくして
いくことにより、半導体−絶縁膜界面では良好な界面
を、界面から離れるにしたがって成膜速度を増加させる
という方法が開示されている。
【００１０】特開平３−１０８３１９には、半導体薄膜
の形成と絶縁膜の形成を同一反応容器内で行うことによ
って、良好な界面を形成する方法が開示されている。
の形成と絶縁膜の形成を同一反応容器内で行うことによ
って、良好な界面を形成する方法が開示されている。
【００１１】一方、アイイーイーイーエレクトロンデバ
イスレターズ第１５巻（１９９４年）第２号第６９頁
（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴ
ＴＥＲＳ， Ｖｏｌ．１５（１９９４）， Ｎｏ．２，
ｐａｇｅ ６９）記載のＨｉｇｈ ｐｅｒｆｏｒｍａ
ｎｃｅ ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉ
ｃｏｎ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ
ｆａｂｒｉｃａｔｅｄｕｓｉｎｇ ｒｅｍｏｔｅ ｐ
ｌａｓｍａ ＣＶＤ ｏｆ ＳｉＯ2， （Ｍ． Ｓｅ
ｋｉｙａ， ｅｔ ａｌ．）では、低温での良好な絶縁
膜−シリコン界面を形成することができる二酸化シリコ
ン膜のリモートプラズマＣＶＤ法を提案している。ガス
の分解、成膜前駆体の形成反応を補助するプラズマ形成
領域を、基板位置から離すことによって絶縁膜を形成す
る半導体表面へのプラズマ衝撃を抑制し、良好な半導体
−絶縁膜界面を形成するというものである。
イスレターズ第１５巻（１９９４年）第２号第６９頁
（ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴ
ＴＥＲＳ， Ｖｏｌ．１５（１９９４）， Ｎｏ．２，
ｐａｇｅ ６９）記載のＨｉｇｈ ｐｅｒｆｏｒｍａ
ｎｃｅ ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉ
ｃｏｎ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ
ｆａｂｒｉｃａｔｅｄｕｓｉｎｇ ｒｅｍｏｔｅ ｐ
ｌａｓｍａ ＣＶＤ ｏｆ ＳｉＯ2， （Ｍ． Ｓｅ
ｋｉｙａ， ｅｔ ａｌ．）では、低温での良好な絶縁
膜−シリコン界面を形成することができる二酸化シリコ
ン膜のリモートプラズマＣＶＤ法を提案している。ガス
の分解、成膜前駆体の形成反応を補助するプラズマ形成
領域を、基板位置から離すことによって絶縁膜を形成す
る半導体表面へのプラズマ衝撃を抑制し、良好な半導体
−絶縁膜界面を形成するというものである。
【００１２】ところが、これらの方法によれば良好な界
面を形成できる反面、絶縁耐圧が低く素子の信頼性の確
保やしきい値電圧の低減を狙ったゲート絶縁膜の薄膜化
が困難であるという問題があった。
面を形成できる反面、絶縁耐圧が低く素子の信頼性の確
保やしきい値電圧の低減を狙ったゲート絶縁膜の薄膜化
が困難であるという問題があった。
【００１３】
【発明が解決しようとする課題】即ち本発明は、スパッ
タ法に代表される指向性が高く段差被覆に適さない物理
的気相成長法よりも、段差被覆性に優れた化学的気相成
長（ＣＶＤ）法、特にプラズマＣＶＤ法を用いて、残
留ストレス、ダングリングボンド、不純物等に起因した
欠陥準位の低減、および絶縁耐圧の向上、清浄化不
足、プラズマダメージ等に起因した界面準位の低減、
島状に形成された半導体層の被覆性の確保、を同時に達
成する薄膜トランジスタおよびその製造方法を提供する
ことを目的とする。
タ法に代表される指向性が高く段差被覆に適さない物理
的気相成長法よりも、段差被覆性に優れた化学的気相成
長（ＣＶＤ）法、特にプラズマＣＶＤ法を用いて、残
留ストレス、ダングリングボンド、不純物等に起因した
欠陥準位の低減、および絶縁耐圧の向上、清浄化不
足、プラズマダメージ等に起因した界面準位の低減、
島状に形成された半導体層の被覆性の確保、を同時に達
成する薄膜トランジスタおよびその製造方法を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】本発明は、ゲート絶縁膜
として二酸化シリコン膜を有する薄膜トランジスタにお
いて、この二酸化シリコン膜中に少なくとも２種類の不
活性ガス原子が含まれ、二酸化シリコン膜とシリコン活
性層との界面近傍には質量数の小さい不活性ガス原子が
含まれ、これよりも質量数の大きな不活性ガス原子が二
酸化シリコン膜とゲート電極との界面近傍に含まれるこ
とを特徴とする薄膜トランジスタに関する。
として二酸化シリコン膜を有する薄膜トランジスタにお
いて、この二酸化シリコン膜中に少なくとも２種類の不
活性ガス原子が含まれ、二酸化シリコン膜とシリコン活
性層との界面近傍には質量数の小さい不活性ガス原子が
含まれ、これよりも質量数の大きな不活性ガス原子が二
酸化シリコン膜とゲート電極との界面近傍に含まれるこ
とを特徴とする薄膜トランジスタに関する。
【００１５】本発明において、シリコン活性層とは薄膜
トランジスタのチャンネルおよびソースドレイン領域が
形成される結晶質シリコン層である。
トランジスタのチャンネルおよびソースドレイン領域が
形成される結晶質シリコン層である。
【００１６】この薄膜トランジスタのゲート絶縁膜は、
シリコン化合物、酸素およびキャリアガスを含む混合ガ
スを用いて、ＣＶＤ法により二酸化シリコン膜を基板の
シリコン活性層の表面に成膜する製造方法において、前
記キャリアガスとして少なくとも２種類の不活性ガスを
用いて、成膜初期には用いられる不活性ガスの中で質量
数の小さい（好ましくは最も小さい）不活性ガスを用
い、これよりも質量数の大きな不活性ガスを成膜の終期
に用いることで形成することができる。ＣＶＤ法として
は、特にプラズマＣＶＤ法が好ましい。
シリコン化合物、酸素およびキャリアガスを含む混合ガ
スを用いて、ＣＶＤ法により二酸化シリコン膜を基板の
シリコン活性層の表面に成膜する製造方法において、前
記キャリアガスとして少なくとも２種類の不活性ガスを
用いて、成膜初期には用いられる不活性ガスの中で質量
数の小さい（好ましくは最も小さい）不活性ガスを用
い、これよりも質量数の大きな不活性ガスを成膜の終期
に用いることで形成することができる。ＣＶＤ法として
は、特にプラズマＣＶＤ法が好ましい。
【００１７】即ちこの方法によれば、ＣＶＤ法を採用す
ることにより段差被覆性が良い。また、プラズマＣＶＤ
を用いても、シリコン活性層との界面近傍の絶縁膜形成
時には軽い原子もしくはイオンの衝突に限られるため、
プラズマダメージの発生が抑制され良好な界面が形成さ
れる。ゲート電極界面の近傍の絶縁膜形成においては、
より質量が大きくエネルギーを持った原子、イオンを成
長表面に供給することによって、粒子の衝突による膜の
緻密化を図ることができるので絶縁耐圧に優れた膜とな
る。即ち本発明によれば、シリコン活性層との界面の状
態が良好であると同時に、絶縁耐圧性にも優れた薄膜ト
ランジスタを得ることができる。
ることにより段差被覆性が良い。また、プラズマＣＶＤ
を用いても、シリコン活性層との界面近傍の絶縁膜形成
時には軽い原子もしくはイオンの衝突に限られるため、
プラズマダメージの発生が抑制され良好な界面が形成さ
れる。ゲート電極界面の近傍の絶縁膜形成においては、
より質量が大きくエネルギーを持った原子、イオンを成
長表面に供給することによって、粒子の衝突による膜の
緻密化を図ることができるので絶縁耐圧に優れた膜とな
る。即ち本発明によれば、シリコン活性層との界面の状
態が良好であると同時に、絶縁耐圧性にも優れた薄膜ト
ランジスタを得ることができる。
【００１８】ここで、前記二酸化シリコン膜を少なくと
も２層以上の層の積層構造として、シリコン活性層と接
する層には質量数の最も小さい不活性ガス原子が含ま
れ、ゲート電極と接する層にはシリコン活性層と接する
層に含まれる不活性原子より質量数の大きな不活性ガス
原子が含まれるようにすることができる。このような二
酸化シリコン膜を形成するには、供給する不活性ガスの
種類を成膜途中で切り替えたり、最初に供給していた不
活性ガスに加えて途中から質量数の大きな不活性ガスを
供給することで行うことができる。
も２層以上の層の積層構造として、シリコン活性層と接
する層には質量数の最も小さい不活性ガス原子が含ま
れ、ゲート電極と接する層にはシリコン活性層と接する
層に含まれる不活性原子より質量数の大きな不活性ガス
原子が含まれるようにすることができる。このような二
酸化シリコン膜を形成するには、供給する不活性ガスの
種類を成膜途中で切り替えたり、最初に供給していた不
活性ガスに加えて途中から質量数の大きな不活性ガスを
供給することで行うことができる。
【００１９】また、前記二酸化シリコン膜を二酸化シリ
コン膜とシリコン活性層との界面近傍には質量数の最も
小さい不活性ガス原子が含まれ、これよりも質量数の大
きな不活性ガス原子が、シリコン活性層との界面からゲ
ート電極との界面に向かって連続的に濃度が大きくなる
ように形成することもできる。このような二酸化シリコ
ン膜の形成は、成膜時に質量数の大きな不活性ガスの供
給量を徐々に増加させることで行うことができる。
コン膜とシリコン活性層との界面近傍には質量数の最も
小さい不活性ガス原子が含まれ、これよりも質量数の大
きな不活性ガス原子が、シリコン活性層との界面からゲ
ート電極との界面に向かって連続的に濃度が大きくなる
ように形成することもできる。このような二酸化シリコ
ン膜の形成は、成膜時に質量数の大きな不活性ガスの供
給量を徐々に増加させることで行うことができる。
【００２０】不活性ガスとして、前記の質量数の最も小
さいガスとしてヘリウムを用い、それよりも質量数の大
きいガスとしてアルゴンを用いることが最も好ましい。
さいガスとしてヘリウムを用い、それよりも質量数の大
きいガスとしてアルゴンを用いることが最も好ましい。
【００２１】さらに本発明は、少なくとも表面が絶縁体
である基板上に、シリコン活性層を形成する工程と、前
記シリコン活性層の表面に、シリコン化合物、酸素およ
びキャリアガスとして第１の不活性ガスを含む混合ガス
を用いて、ＣＶＤ法により第１の二酸化シリコン層を成
膜する工程と、前記シリコン活性層の薄膜トランジスタ
のチャネルおよびソースドレイン領域となる領域を残
し、前記第１の二酸化シリコン層をチャネル、ソースド
レイン領域となる領域より小さくなるように同時にエッ
チングする工程と、前記第１の二酸化シリコン層と前記
シリコン活性層を覆う第２の二酸化シリコン層を、シリ
コン化合物、酸素およびキャリアガスとして前記第１の
不活性ガスより質量数の大きい第２の不活性ガスを含む
混合ガスを用いて、ＣＶＤ法により形成する工程とを有
する薄膜トランジスタの製造方法に関する。
である基板上に、シリコン活性層を形成する工程と、前
記シリコン活性層の表面に、シリコン化合物、酸素およ
びキャリアガスとして第１の不活性ガスを含む混合ガス
を用いて、ＣＶＤ法により第１の二酸化シリコン層を成
膜する工程と、前記シリコン活性層の薄膜トランジスタ
のチャネルおよびソースドレイン領域となる領域を残
し、前記第１の二酸化シリコン層をチャネル、ソースド
レイン領域となる領域より小さくなるように同時にエッ
チングする工程と、前記第１の二酸化シリコン層と前記
シリコン活性層を覆う第２の二酸化シリコン層を、シリ
コン化合物、酸素およびキャリアガスとして前記第１の
不活性ガスより質量数の大きい第２の不活性ガスを含む
混合ガスを用いて、ＣＶＤ法により形成する工程とを有
する薄膜トランジスタの製造方法に関する。
【００２２】この方法によれば、第１の二酸化シリコン
膜により活性層との界面性能を確保でき、緻密に成膜さ
れた第２の二酸化シリコン層により絶縁耐圧を向上させ
ることができると同時に、段差被覆性の極めて良いＴＦ
Ｔを提供することができる。
膜により活性層との界面性能を確保でき、緻密に成膜さ
れた第２の二酸化シリコン層により絶縁耐圧を向上させ
ることができると同時に、段差被覆性の極めて良いＴＦ
Ｔを提供することができる。
【００２３】
［実施形態１］本発明の実施の形態を図を用いて以下に
記述する。図１は本発明を示す薄膜トランジスタの断面
構造である。ガラス基板１６上に、ソース・ドレイン領
域１４およびチャネル領域１５からなるシリコン活性層
が設けられ、その上にゲート絶縁膜として二酸化シリコ
ン膜（Ｉ）１２および二酸化シリコン膜（ＩＩ）１３が
形成され、その上にゲート電極１１が設けられている。
記述する。図１は本発明を示す薄膜トランジスタの断面
構造である。ガラス基板１６上に、ソース・ドレイン領
域１４およびチャネル領域１５からなるシリコン活性層
が設けられ、その上にゲート絶縁膜として二酸化シリコ
ン膜（Ｉ）１２および二酸化シリコン膜（ＩＩ）１３が
形成され、その上にゲート電極１１が設けられている。
【００２４】ここでゲート絶縁膜中に含まれる不活性ガ
ス濃度は、図２に示すように二酸化シリコン膜（Ｉ）中
と二酸化シリコン膜（ＩＩ）中とで異なり、シリコン活
性層であるチャネル領域に接する二酸化シリコン膜
（Ｉ）中ではＨｅ濃度が高く、チャネル領域からより上
方に位置する二酸化シリコン膜（ＩＩ）中ではＨｅに比
べ質量数の大きなＡｒの濃度が高い。
ス濃度は、図２に示すように二酸化シリコン膜（Ｉ）中
と二酸化シリコン膜（ＩＩ）中とで異なり、シリコン活
性層であるチャネル領域に接する二酸化シリコン膜
（Ｉ）中ではＨｅ濃度が高く、チャネル領域からより上
方に位置する二酸化シリコン膜（ＩＩ）中ではＨｅに比
べ質量数の大きなＡｒの濃度が高い。
【００２５】本形態は以下のようなフローにしたがって
作製できる。十分な洗浄を施されたガラス基板上に、Ｌ
ＰＣＶＤ法によってａ−Ｓｉ薄膜を膜厚１００ｎｍ形成
する。波長３０８ｎｍ、ＸｅＣｌエキシマレーザを上記
ａ−Ｓｉ薄膜に照射することによって所望の結晶性を有
する多結晶シリコン薄膜を形成する。照射強度、照射回
数は任意に設定可能であるが、膜のアブレーションを引
き起こすことが無く、十分な結晶化が可能な４００ｍＪ
／ｃｍ2程度の強度で５ｓｈｏｔｓ／場所程度の照射回
数であることが望ましい。
作製できる。十分な洗浄を施されたガラス基板上に、Ｌ
ＰＣＶＤ法によってａ−Ｓｉ薄膜を膜厚１００ｎｍ形成
する。波長３０８ｎｍ、ＸｅＣｌエキシマレーザを上記
ａ−Ｓｉ薄膜に照射することによって所望の結晶性を有
する多結晶シリコン薄膜を形成する。照射強度、照射回
数は任意に設定可能であるが、膜のアブレーションを引
き起こすことが無く、十分な結晶化が可能な４００ｍＪ
／ｃｍ2程度の強度で５ｓｈｏｔｓ／場所程度の照射回
数であることが望ましい。
【００２６】ガラス基板上に多結晶シリコン薄膜を形成
した後フォトレジストを用いたリソグラフィによってマ
スクを形成し、ソース・ドレイン領域となる領域にリン
またはボロンをイオン注入する。イオン注入の代わりに
質量分離をしないでリンまたはボロンの水素化物等を同
時に注入するイオンドーピング法を用いることができ
る。不純物イオンの注入後は６００℃での１０時間ほど
の熱処理を経て、不純物が活性化されソース・ドレイン
領域の低抵抗化を図ることができる。
した後フォトレジストを用いたリソグラフィによってマ
スクを形成し、ソース・ドレイン領域となる領域にリン
またはボロンをイオン注入する。イオン注入の代わりに
質量分離をしないでリンまたはボロンの水素化物等を同
時に注入するイオンドーピング法を用いることができ
る。不純物イオンの注入後は６００℃での１０時間ほど
の熱処理を経て、不純物が活性化されソース・ドレイン
領域の低抵抗化を図ることができる。
【００２７】次にフォトリソグラフィとドライエッチン
グにより薄膜トランジスタのチャネル／ソース・ドレイ
ン領域を島状にパターン化する。
グにより薄膜トランジスタのチャネル／ソース・ドレイ
ン領域を島状にパターン化する。
【００２８】次に十分な洗浄と表面に存在する自然酸化
膜を除去した後、プラズマＣＶＤ法によって二酸化シリ
コン膜（Ｉ）と二酸化シリコン膜（ＩＩ）を連続して形
成する。
膜を除去した後、プラズマＣＶＤ法によって二酸化シリ
コン膜（Ｉ）と二酸化シリコン膜（ＩＩ）を連続して形
成する。
【００２９】二酸化シリコン膜（Ｉ）はシラン（ＳｉＨ
4）と酸素（Ｏ2）を原料ガスとして用い、シラン、酸素
のキャリアガスとしてＨｅを用いた。二酸化シリコン膜
（ＩＩ）は同様にシラン（ＳｉＨ4）と酸素（Ｏ2）を原
料ガスとして用い、シラン、酸素のキャリアガスとして
はＡｒを用いた。
4）と酸素（Ｏ2）を原料ガスとして用い、シラン、酸素
のキャリアガスとしてＨｅを用いた。二酸化シリコン膜
（ＩＩ）は同様にシラン（ＳｉＨ4）と酸素（Ｏ2）を原
料ガスとして用い、シラン、酸素のキャリアガスとして
はＡｒを用いた。
【００３０】このとき用いたプラズマＣＶＤ装置は図５
に示すように、ＲＦ電源５１、上部電極５２、メッシュ
電極５３、シランインジェクタ５４、基板ホルダ５６、
排気バルブ５７、ガスライン５８からなり、基板ホルダ
上に基板５５を装着し成膜を行う。ガス種５９はシラン
および酸素を原料ガスとし、キャリアガスとしてＨｅ、
Ａｒを用いることが可能である。この装置は、Ｈｅをシ
ラン、酸素のキャリアガスとして二酸化シリコン膜
（Ｉ）を所望の厚さ堆積し、連続してキャリアガスをＨ
ｅからＡｒにきりかえることが可能な機構を有する。
に示すように、ＲＦ電源５１、上部電極５２、メッシュ
電極５３、シランインジェクタ５４、基板ホルダ５６、
排気バルブ５７、ガスライン５８からなり、基板ホルダ
上に基板５５を装着し成膜を行う。ガス種５９はシラン
および酸素を原料ガスとし、キャリアガスとしてＨｅ、
Ａｒを用いることが可能である。この装置は、Ｈｅをシ
ラン、酸素のキャリアガスとして二酸化シリコン膜
（Ｉ）を所望の厚さ堆積し、連続してキャリアガスをＨ
ｅからＡｒにきりかえることが可能な機構を有する。
【００３１】酸素のプラズマ放電は上部電極とメッシュ
電極との間で発生し、メッシュ電極を通して活性酸素ラ
ジカルと不活性ガスラジカルが基板表面に供給され、シ
ランガスと反応し二酸化シリコン膜が形成される。この
ときメッシュ電極にバイアスをかけることによって、プ
ラズマ中の荷電イオンの基板への供給を制御することが
可能である。酸素とシランのキャリアガスを独立して変
更することも可能である。
電極との間で発生し、メッシュ電極を通して活性酸素ラ
ジカルと不活性ガスラジカルが基板表面に供給され、シ
ランガスと反応し二酸化シリコン膜が形成される。この
ときメッシュ電極にバイアスをかけることによって、プ
ラズマ中の荷電イオンの基板への供給を制御することが
可能である。酸素とシランのキャリアガスを独立して変
更することも可能である。
【００３２】本実施の形態では同時にＨｅからＡｒへ変
更したが、シランのキャリアガスはＨｅを用い、酸素の
キャリアガスのみをＨｅからＡｒに変更することでも同
様の効果が得られる。
更したが、シランのキャリアガスはＨｅを用い、酸素の
キャリアガスのみをＨｅからＡｒに変更することでも同
様の効果が得られる。
【００３３】［実施形態２］図３は本発明の薄膜トラン
ジスタの異なる実施形態を示す断面構造である。ガラス
基板３６上に、ソース・ドレイン領域３４およびチャネ
ル領域３５からなるシリコン活性層が設けられ、その上
にゲート絶縁膜として二酸化シリコン膜３２が形成さ
れ、その上にゲート電極３１が設けられている。
ジスタの異なる実施形態を示す断面構造である。ガラス
基板３６上に、ソース・ドレイン領域３４およびチャネ
ル領域３５からなるシリコン活性層が設けられ、その上
にゲート絶縁膜として二酸化シリコン膜３２が形成さ
れ、その上にゲート電極３１が設けられている。
【００３４】この薄膜トランジスタは図４に示すように
ゲート絶縁膜の二酸化シリコン膜中に含まれる不活性ガ
スＡｒ濃度がチャネル界面からゲート電極界面に向かっ
て増加することを特徴としている。
ゲート絶縁膜の二酸化シリコン膜中に含まれる不活性ガ
スＡｒ濃度がチャネル界面からゲート電極界面に向かっ
て増加することを特徴としている。
【００３５】本形態は以下のようなフローにしたがって
作製できる。十分な洗浄を施されたガラス基板上に、プ
ラズマＣＶＤ法によってａ−Ｓｉ：Ｈ薄膜を膜厚７０ｎ
ｍ形成する。４００℃での２０分間の脱水素処理を経た
後、波長２４８ｎｍ、ＫｒＦエキシマレーザを上記ａ−
Ｓｉ：Ｈ薄膜に照射することによって所望の結晶性を有
する多結晶シリコン薄膜を形成する。照射強度、照射回
数は任意に設定可能であるが、膜のアブレーションを引
き起こすことが無く、十分な結晶化が可能な４００ｍＪ
／ｃｍ2程度の強度で５ｓｈｏｔｓ／場所程度の照射回
数であることが望ましい。脱水素処理と同時に６００℃
での固相成長を行うことによって平均２００ｎｍ程度の
結晶粒を形成した後、レーザ照射することによって照射
強度の低減とレーザ結晶化後の均一性の向上を図ること
も可能である。
作製できる。十分な洗浄を施されたガラス基板上に、プ
ラズマＣＶＤ法によってａ−Ｓｉ：Ｈ薄膜を膜厚７０ｎ
ｍ形成する。４００℃での２０分間の脱水素処理を経た
後、波長２４８ｎｍ、ＫｒＦエキシマレーザを上記ａ−
Ｓｉ：Ｈ薄膜に照射することによって所望の結晶性を有
する多結晶シリコン薄膜を形成する。照射強度、照射回
数は任意に設定可能であるが、膜のアブレーションを引
き起こすことが無く、十分な結晶化が可能な４００ｍＪ
／ｃｍ2程度の強度で５ｓｈｏｔｓ／場所程度の照射回
数であることが望ましい。脱水素処理と同時に６００℃
での固相成長を行うことによって平均２００ｎｍ程度の
結晶粒を形成した後、レーザ照射することによって照射
強度の低減とレーザ結晶化後の均一性の向上を図ること
も可能である。
【００３６】ガラス基板上に多結晶シリコン薄膜を形成
した後フォトレジストを用いたリソグラフィによってマ
スクを形成し、ソース・ドレイン領域となる領域にリン
またはボロンをイオン注入する。イオン注入の代わりに
質量分離をしないでリンまたはボロンの水素化物等を同
時に注入するイオンドーピング法を用いることができ
る。不純物イオンの注入後は６００℃での１０時間ほど
の熱処理を経て、不純物が活性化されソース・ドレイン
領域の低抵抗化を図ることができる。上記不純物の導入
をレーザ結晶化前に行うことも可能であり、そうするこ
とによって６００℃の活性化処理を省略することもでき
る。
した後フォトレジストを用いたリソグラフィによってマ
スクを形成し、ソース・ドレイン領域となる領域にリン
またはボロンをイオン注入する。イオン注入の代わりに
質量分離をしないでリンまたはボロンの水素化物等を同
時に注入するイオンドーピング法を用いることができ
る。不純物イオンの注入後は６００℃での１０時間ほど
の熱処理を経て、不純物が活性化されソース・ドレイン
領域の低抵抗化を図ることができる。上記不純物の導入
をレーザ結晶化前に行うことも可能であり、そうするこ
とによって６００℃の活性化処理を省略することもでき
る。
【００３７】次にフォトリソグラフィとドライエッチン
グにより薄膜トランジスタのチャネル／ソース・ドレイ
ン領域を島状にパターン化する。
グにより薄膜トランジスタのチャネル／ソース・ドレイ
ン領域を島状にパターン化する。
【００３８】次に十分な洗浄と表面に存在する自然酸化
膜を除去した後、プラズマＣＶＤ法によってゲート絶縁
膜を形成する。ゲート絶縁膜はシラン（ＳｉＨ4）と酸
素（Ｏ2）を原料ガスとして用い、シランのキャリアガ
スとしてＨｅを用いた。酸素のキャリアガスとしてはＡ
ｒを用い、成膜初期には０ｓｃｃｍ、成膜終了時には２
００ｓｃｃｍになるように連続してＡｒ流量を増やし
た。このとき用いたプラズマＣＶＤ装置は、実施形態１
で用いた装置と同じ図５に示す装置である。
膜を除去した後、プラズマＣＶＤ法によってゲート絶縁
膜を形成する。ゲート絶縁膜はシラン（ＳｉＨ4）と酸
素（Ｏ2）を原料ガスとして用い、シランのキャリアガ
スとしてＨｅを用いた。酸素のキャリアガスとしてはＡ
ｒを用い、成膜初期には０ｓｃｃｍ、成膜終了時には２
００ｓｃｃｍになるように連続してＡｒ流量を増やし
た。このとき用いたプラズマＣＶＤ装置は、実施形態１
で用いた装置と同じ図５に示す装置である。
【００３９】［実施形態３］次に、本発明の異なる実施
の形態を図６を用いて説明する。
の形態を図６を用いて説明する。
【００４０】図６（ａ）および（ｂ）に示すように、絶
縁体であるガラス基板６１（これはＣＶＤまたはスパッ
タで形成された酸化シリコン膜、窒化シリコン膜がオー
バーコートされていることが望ましい。）上に、アモル
ファスシリコン膜をＬＰＣＶＤ法により６０ｎｍ堆積し
たのち、ＫｒＦエキシマレーザを照射し多結晶シリコン
膜６２を形成する。多結晶シリコン膜の形成方法は、Ｘ
ｅＣｌ、ＸｅＦエキシマレーザ照射による方法や、固相
成長法によることも可能である。
縁体であるガラス基板６１（これはＣＶＤまたはスパッ
タで形成された酸化シリコン膜、窒化シリコン膜がオー
バーコートされていることが望ましい。）上に、アモル
ファスシリコン膜をＬＰＣＶＤ法により６０ｎｍ堆積し
たのち、ＫｒＦエキシマレーザを照射し多結晶シリコン
膜６２を形成する。多結晶シリコン膜の形成方法は、Ｘ
ｅＣｌ、ＸｅＦエキシマレーザ照射による方法や、固相
成長法によることも可能である。
【００４１】次に、図６（ｃ）に示すように第１の二酸
化シリコン膜６３を２０ｎｍ堆積する。このとき図５に
示すようなプラズマＣＶＤ装置を用い、シランと酸素の
希釈ガスはＨｅを用いた。
化シリコン膜６３を２０ｎｍ堆積する。このとき図５に
示すようなプラズマＣＶＤ装置を用い、シランと酸素の
希釈ガスはＨｅを用いた。
【００４２】次にフォトリソグラフィとエッチング工程
により図６（ｄ）に示すような構造を形成した。同図
（ｈ）は横方向の側面から見た図である。このとき、下
部シリコン層に比べ上部二酸化シリコン層のエッチング
レートが高くなる条件でエッチングを施すことによっ
て、シリコンの島状形状に比べ二酸化シリコンの島状形
状が小さくなるようにする。そうすることにより、島端
部に急峻な段差が形成されず、次の絶縁膜による段差の
被覆性が向上する。
により図６（ｄ）に示すような構造を形成した。同図
（ｈ）は横方向の側面から見た図である。このとき、下
部シリコン層に比べ上部二酸化シリコン層のエッチング
レートが高くなる条件でエッチングを施すことによっ
て、シリコンの島状形状に比べ二酸化シリコンの島状形
状が小さくなるようにする。そうすることにより、島端
部に急峻な段差が形成されず、次の絶縁膜による段差の
被覆性が向上する。
【００４３】次に、第２の二酸化シリコン膜６４を８０
ｎｍ形成する。このときシラン、酸素の希釈ガスとして
Ａｒを用いることによって、耐圧の高い緻密な膜を得
た。ゲート電極としてＡｌ／ｎ+Ｓｉ（６５）を形成
し、図６（ｅ）の構造を形成する。同図（ｉ）は横方向
の側面から見た図である。
ｎｍ形成する。このときシラン、酸素の希釈ガスとして
Ａｒを用いることによって、耐圧の高い緻密な膜を得
た。ゲート電極としてＡｌ／ｎ+Ｓｉ（６５）を形成
し、図６（ｅ）の構造を形成する。同図（ｉ）は横方向
の側面から見た図である。
【００４４】次に、ゲート電極のパターニング形状に合
わせてゲート絶縁膜を除去し、露出したシリコン層に所
望の不純物、例えばリンもしくはボロンを自己整合的に
イオン注入し、図６（ｆ）の構造を形成する。同図
（ｊ）は、横方向の側面から見た図である。不純物の注
入手段としては、水素を同時に注入するイオンドーピン
グ法を用いることも可能である。不純物の活性化は再度
レーザを照射、もしくは６００℃程度の熱処理で行うこ
とができる。
わせてゲート絶縁膜を除去し、露出したシリコン層に所
望の不純物、例えばリンもしくはボロンを自己整合的に
イオン注入し、図６（ｆ）の構造を形成する。同図
（ｊ）は、横方向の側面から見た図である。不純物の注
入手段としては、水素を同時に注入するイオンドーピン
グ法を用いることも可能である。不純物の活性化は再度
レーザを照射、もしくは６００℃程度の熱処理で行うこ
とができる。
【００４５】最後に、層間絶縁膜６６を形成し、コンタ
クトホールを形成しＡｌで電極配線６７を形成して薄膜
トランジスタを完成する。この構造の薄膜トランジスタ
は、段差被覆性が特に優れる。
クトホールを形成しＡｌで電極配線６７を形成して薄膜
トランジスタを完成する。この構造の薄膜トランジスタ
は、段差被覆性が特に優れる。
【００４６】これまでの実施形態においては、ＨｅとＡ
ｒの組み合わせを述べてきたが、Ａｒの代わりにネオ
ン、クリプトン、キセノン、ラドン等の不活性ガスでも
同様の効果が得られる。また、誘電率が大きくなっても
問題のない場合は窒素、Ｎ2Ｏ等のガスをＡｒの代わり
に導入することも可能である。
ｒの組み合わせを述べてきたが、Ａｒの代わりにネオ
ン、クリプトン、キセノン、ラドン等の不活性ガスでも
同様の効果が得られる。また、誘電率が大きくなっても
問題のない場合は窒素、Ｎ2Ｏ等のガスをＡｒの代わり
に導入することも可能である。
【００４７】
【実施例】基板温度３００℃、成膜圧力１３３Ｐａ、ガ
ス流量：酸素２５ｓｃｃｍ、シラン６ｓｃｃｍ、ＲＦ電
力５０Ｗで、図５に示すプラズマＣＶＤ装置を用いて二
酸化シリコン膜の成膜を行った。このときの成膜条件お
よび膜中の不活性ガス濃度は次の通りである。
ス流量：酸素２５ｓｃｃｍ、シラン６ｓｃｃｍ、ＲＦ電
力５０Ｗで、図５に示すプラズマＣＶＤ装置を用いて二
酸化シリコン膜の成膜を行った。このときの成膜条件お
よび膜中の不活性ガス濃度は次の通りである。
【００４８】実施例１：シラン、酸素を共に２００ｓｃ
ｃｍのＨｅで希釈して５０ｎｍ厚に二酸化シリコン膜を
成膜後、２００ｓｃｃｍのＡｒに変更しさらに５０ｎｍ
厚に二酸化シリコン膜を連続して成膜した。分析した結
果、基板に接している側の二酸化シリコン膜中には濃度
９×１０19ｃｍ-3のＨｅ原子が含まれ、一方表面側の二
酸化シリコン膜中には濃度９×１０19ｃｍ-3のＡｒ原子
が含まれていた。
ｃｍのＨｅで希釈して５０ｎｍ厚に二酸化シリコン膜を
成膜後、２００ｓｃｃｍのＡｒに変更しさらに５０ｎｍ
厚に二酸化シリコン膜を連続して成膜した。分析した結
果、基板に接している側の二酸化シリコン膜中には濃度
９×１０19ｃｍ-3のＨｅ原子が含まれ、一方表面側の二
酸化シリコン膜中には濃度９×１０19ｃｍ-3のＡｒ原子
が含まれていた。
【００４９】実施例２：シランは常に２００ｓｃｃｍの
Ｈｅで希釈し、酸素を０〜２００ｓｃｃｍのＡｒで希釈
（次第に増加）して膜厚１００ｎｍの二酸化シリコン膜
を成膜した。分析した結果、膜の全体に含まれるＨｅ原
子は５×１０19ｃｍ-3より少ない程度の濃度であり、一
方Ａｒ原子は、基板側から表面側にかけて０から約７×
１０19ｃｍ-3まで徐々に濃度が増大するように含まれて
いた。
Ｈｅで希釈し、酸素を０〜２００ｓｃｃｍのＡｒで希釈
（次第に増加）して膜厚１００ｎｍの二酸化シリコン膜
を成膜した。分析した結果、膜の全体に含まれるＨｅ原
子は５×１０19ｃｍ-3より少ない程度の濃度であり、一
方Ａｒ原子は、基板側から表面側にかけて０から約７×
１０19ｃｍ-3まで徐々に濃度が増大するように含まれて
いた。
【００５０】比較例１：シラン、酸素を共に２００ｓｃ
ｃｍのＨｅで希釈して膜厚１００ｎｍの二酸化シリコン
膜を成膜した。膜中のＨｅ原子濃度は９×１０19ｃｍ-3
であった。
ｃｍのＨｅで希釈して膜厚１００ｎｍの二酸化シリコン
膜を成膜した。膜中のＨｅ原子濃度は９×１０19ｃｍ-3
であった。
【００５１】比較例２：シラン、酸素を共に２００ｓｃ
ｃｍのＡｒで希釈して膜厚１００ｎｍの二酸化シリコン
膜を成膜した。膜中のＡｒ原子濃度は９×１０19ｃｍ-3
であった。
ｃｍのＡｒで希釈して膜厚１００ｎｍの二酸化シリコン
膜を成膜した。膜中のＡｒ原子濃度は９×１０19ｃｍ-3
であった。
【００５２】結果を表１に示す。絶縁耐圧、界面準位密
度はシリコンウエハ上に形成した結果であり、段差被覆
性はガラス基板上に形成した段差上に成膜した後、ＳＥ
Ｍにより観察した結果を示す。
度はシリコンウエハ上に形成した結果であり、段差被覆
性はガラス基板上に形成した段差上に成膜した後、ＳＥ
Ｍにより観察した結果を示す。
【００５３】
【表１】
【００５４】
【発明の効果】本発明によれば、スパッタ法に代表され
る指向性が高く段差被覆に適さない物理的気相成長法よ
りも、段差被覆性に優れた化学的気相成長（ＣＶＤ）
法、特にプラズマＣＶＤ法を用いて、残留ストレス、
ダングリングボンド、不純物等に起因した欠陥準位の低
減、および絶縁耐圧の向上、清浄化不足、プラズマダ
メージ等に起因した界面準位の低減、島状に形成され
た半導体層の被覆性の確保、を同時に達成する薄膜トラ
ンジスタおよびその製造方法を提供することができる。
そして、本発明ではゲート絶縁膜を低温で形成できるの
で、安価な低融点ガラスを基板に用いることが可能にな
り基板コストが１／１０以下、プロセスのスループット
が３倍に向上する。性能的には１０００℃程度の高温成
膜による二酸化シリコン膜と同等の性能を確保できる。
る指向性が高く段差被覆に適さない物理的気相成長法よ
りも、段差被覆性に優れた化学的気相成長（ＣＶＤ）
法、特にプラズマＣＶＤ法を用いて、残留ストレス、
ダングリングボンド、不純物等に起因した欠陥準位の低
減、および絶縁耐圧の向上、清浄化不足、プラズマダ
メージ等に起因した界面準位の低減、島状に形成され
た半導体層の被覆性の確保、を同時に達成する薄膜トラ
ンジスタおよびその製造方法を提供することができる。
そして、本発明ではゲート絶縁膜を低温で形成できるの
で、安価な低融点ガラスを基板に用いることが可能にな
り基板コストが１／１０以下、プロセスのスループット
が３倍に向上する。性能的には１０００℃程度の高温成
膜による二酸化シリコン膜と同等の性能を確保できる。
【図１】本発明の実施形態の１例である。
【図２】図１の実施形態の各膜中における不活性ガス濃
度を示した図である。
度を示した図である。
【図３】本発明の実施形態の１例である。
【図４】図３の実施形態の各膜中における不活性ガス濃
度を示した図である。
度を示した図である。
【図５】本発明においてゲート絶縁膜を成膜するために
用いられる装置の１例である。
用いられる装置の１例である。
【図６】本発明の製造方法の１例である。
【図７】従来の薄膜トランジスタを示した図である。
１１ ゲート電極 １２ 二酸化シリコン膜（Ｉ） １３ 二酸化シリコン膜（ＩＩ） １４ ソース・ドレイン領域 １５ チャネル領域 １６ ガラス基板 ３１ ゲート電極 ３２ 二酸化シリコン膜 ３４ ソース・ドレイン領域 ３５ チャネル領域 ３６ ガラス基板 ５１ ＲＦ電源 ５２ 上部電極 ５３ メッシュ電極 ５４ シランインジェクタ ５５ 基板 ５６ 基板ホルダ ５７ 排気バルブ ５８ ガスライン ５９ ガス種 ６１ ガラス基板 ６２ シリコン膜 ６３ 第１の二酸化シリコン膜 ６４ 第２の二酸化シリコン膜 ６５ ゲート電極 ６６ 層間絶縁膜 ６７ 配線金属 ７１ ゲート電極 ７２ ソース・ドレイン電極 ７３ 層間絶縁膜 ７４ ゲート絶縁膜 ７５ ソース・ドレイン領域 ７６ チャネル領域 ７７ ガラス基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 義信 東京都港区芝五丁目７番１号 日本電気 株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/316 H01L 21/336
Claims (8)
- 【請求項１】 ゲート絶縁膜として二酸化シリコン膜を
有する薄膜トランジスタにおいて、 この二酸化シリコン膜中に少なくとも２種類の不活性ガ
ス原子が含まれ、二酸化シリコン膜とシリコン活性層と
の界面近傍には質量数の小さい不活性ガス原子が含ま
れ、これよりも質量数の大きな不活性ガス原子が二酸化
シリコン膜とゲート電極との界面近傍に含まれることを
特徴とする薄膜トランジスタ。 - 【請求項２】 前記二酸化シリコン膜は少なくとも２層
以上の層の積層構造を有し、シリコン活性層と接する層
には前記不活性ガス原子の中で質量数の最も小さい不活
性ガス原子が含まれ、ゲート電極と接する層にはこの質
量数の最も小さい不活性ガス原子よりも質量数の大きな
不活性ガス原子が含まれることを特徴とする請求項１記
載の薄膜トランジスタ。 - 【請求項３】 前記二酸化シリコン膜は、二酸化シリコ
ン膜とシリコン活性層との界面近傍には前記不活性ガス
原子の中で質量数の最も小さい不活性ガス原子が含ま
れ、これよりも質量数の大きな不活性ガス原子がシリコ
ン活性層との界面からゲート電極との界面に向かって連
続的に濃度が大きくなるように含まれることを特徴とす
る請求項１記載の薄膜トランジスタ。 - 【請求項４】 前記の質量数の最も小さい不活性ガスが
ヘリウムであり、これよりも質量数の大きな不活性ガス
がアルゴンである請求項２または３に記載の薄膜トラン
ジスタ。 - 【請求項５】 シリコン化合物、酸素およびキャリアガ
スを含む混合ガスを用いて、ＣＶＤ法により二酸化シリ
コン膜を基板のシリコン活性層の表面に成膜する薄膜ト
ランジスタのゲート絶縁膜の製造方法において、 前記キャリアガスとして少なくとも２種類の不活性ガス
を用いて、成膜初期には質量数の最も小さい不活性ガス
を用い、これよりも質量数の大きな不活性ガスを成膜の
終期に用いることを特徴とする薄膜トランジスタのゲー
ト絶縁膜の製造方法。 - 【請求項６】 前記キャリアガスとして少なくとも２種
類の不活性ガスを用いて、成膜初期には質量数の最も小
さい不活性ガスを用い、これよりも質量数の大きな不活
性ガスの供給量を徐々に増加させることを特徴とする請
求項５記載の薄膜トランジスタのゲート絶縁膜の製造方
法。 - 【請求項７】 前記の質量数の最も小さい不活性ガスが
ヘリウムであり、それよりも質量数の大きな不活性ガス
がアルゴンである請求項５または６に記載の薄膜トラン
ジスタのゲート絶縁膜の製造方法。 - 【請求項８】 少なくとも表面が絶縁体である基板上
に、シリコン活性層を形成する工程と、 前記シリコン活性層の表面に、シリコン化合物、酸素お
よびキャリアガスとして第１の不活性ガスを含む混合ガ
スを用いて、ＣＶＤ法により第１の二酸化シリコン層を
成膜する工程と、 前記シリコン活性層の薄膜トランジスタのチャネルおよ
びソースドレイン領域となる領域を残し、前記第１の二
酸化シリコン層をチャネルおよびソースドレイン領域と
なる領域より小さくなるように同時にエッチングする工
程と、 前記第１の二酸化シリコン層と前記シリコン活性層を覆
う第２の二酸化シリコン層を、シリコン化合物、酸素お
よびキャリアガスとして前記第１の不活性ガスより質量
数の大きい第２の不活性ガスを含む混合ガスを用いて、
ＣＶＤ法により形成する工程とを有することを特徴とす
る薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5915297A JP2877129B2 (ja) | 1997-03-13 | 1997-03-13 | 薄膜トランジスタおよびその製造方法 |
| US09/033,609 US5998838A (en) | 1997-03-03 | 1998-03-03 | Thin film transistor |
| US09/451,867 US6258638B1 (en) | 1997-03-03 | 1999-12-01 | Method of manufacturing thin film transistor |
| US09/900,007 US6444508B1 (en) | 1997-03-03 | 2001-07-09 | Method of manufacturing thin film transistor |
| US10/231,045 US6703267B2 (en) | 1997-03-03 | 2002-08-30 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5915297A JP2877129B2 (ja) | 1997-03-13 | 1997-03-13 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256553A JPH10256553A (ja) | 1998-09-25 |
| JP2877129B2 true JP2877129B2 (ja) | 1999-03-31 |
Family
ID=13105102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5915297A Expired - Fee Related JP2877129B2 (ja) | 1997-03-03 | 1997-03-13 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877129B2 (ja) |
-
1997
- 1997-03-13 JP JP5915297A patent/JP2877129B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256553A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5106136B2 (ja) | 半導体装置の作製方法 | |
| US5998838A (en) | Thin film transistor | |
| US6673126B2 (en) | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| US6846728B2 (en) | Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film | |
| WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
| US6444507B1 (en) | Fabrication process for thin film transistors in a display or electronic device | |
| JP2000228360A (ja) | 半導体薄膜の製造方法 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JP2001189275A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000208422A (ja) | 積層膜形成方法及び薄膜製造装置 | |
| JPH1092745A (ja) | 結晶半導体の製造方法および製造装置 | |
| JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
| JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP4337555B2 (ja) | 半導体装置の製造方法 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |