JPH03292741A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置の製造方法に関わり、特に、
大粒径Ｓｉ膜の形成方法、及び絶縁ゲート型電界効果ト
ランジスタあるいはＴＦＴ　（Ｔｈｉｎ　　Ｆｉｌｍ　
　Ｔｒａｎｓｉｓｔｏｒ）のゲート絶縁膜の形成方法に
関する。

［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に、結晶方位の
揃った結晶粒径の大きな多結晶シリコン薄膜、あるいは
単結晶シリコン薄膜を形成する方法は、　５ＯＩ（Ｓｉ
ｌｉｃｏｎ　　Ｏｎ　　　Ｉｎ５ｕｌａｔｏｒ）技術と
して知られている。（参考文献　ＳＯＩ構造形成技術、
産業図書）、　大きく分類すると、再結晶化法、エピタ
キシャル法、絶縁層埋め込み法、貼り合わせ法という方
法がある。

再結晶化法は、レーザーアニールあるいは電子ビームア
ニールによりシリコンを溶融再結晶化させる方法と、溶
融する温度までは昇温させずに固相成長させる固相成長
法の２つに分類される。比較的低温で再結晶化できると
いう点で固相成長法が優れている。５５０℃の低温熱処
理にもかかわらずシリコン薄膜の結晶粒が成長したとい
う結果も報告されている。（参考文献　ＩＥＥＥ　　Ｅ
ｌｅｃｔｒｏｎ　　Ｄｅｖｉｃｅ　　Ｌｅｔｔｅｒｓ、
ｖｏｌ、ＥＤＬ−８，Ｎｏ、８．ｐ３６１．Ａｕｇｕｓ
ｔ　　１９８７）。　　さらに近年、Ｓ○工あるいは、
三次元ＩＣや、大型液晶表示パネルや、高速で高解像度
の密着型イメージセンサ等へのニズが高まるにつれて、
低温で良質のゲート絶縁膜を形成する技術が重要となっ
てきた。熱酸化法は、９００〜１２００℃程度の高温プ
ロセスであるため、　（１）安価なガラス基板上に素子
を形成できない、（２）不純物の横拡散、（３）三次元
ＩＣでは下層部の素子に悪影響（不純物の拡散など）を
与える（４）　ｐｏｌｙ−Ｓｉの熱酸化膜は絶縁耐圧が
不十分で界面準位密度が大きい等の問題がある。現在、
ＣＶＤ法や、光ＣＶＤ法や、プラズマＣＶＤ法などでゲ
ート酸化膜を形成する技術が検討されている。

［発明が解決しようとする課題］ しかしながら、従来の固相成長法では、非晶質シリコン
膜を堆積させた後、−旦大気中に取り出してから固相成
長工程にはいっていた。従って非晶質シリコン膜表面に
は結晶成長の妨げとなる酸素やその他の不純物が吸着し
ており充分に結晶成長していなかった。

また、従来のゲート酸化膜形成方法では、やはりシリコ
ン膜表面が一旦大気にさらされるので、従来プロセスで
形成された界面にはコンタミネーションが付着し、界面
準位密度の大きな界面となってしまい、ＴＰＴを作成し
た場合には、ＯＮ電流が少なく、サブシュレシュホルド
領域の立ち上がりが鈍い。

本発明は、この様な問題点を解決し、結晶粒径の大きな
シリコン膜を簡単な固相成長法によって形成し、さらに
界面準位密度の小さな酸化膜界面を作成して非常に優れ
た特性を有するＴＰＴを実現することを目的としている
。

［課題を解決するための手段］ 本発明の薄膜半導体装置の製造方法は、゛（１）絶縁基
板上に非晶質半導体薄膜を成膜し、該非晶質半導体薄膜
を大気中に取り出すことなく連続して熱処理することに
より固相成長させ、さらに大気中に取り出すことなく連
続でゲート酸化膜を形成する工程と、該ゲート酸化膜と
前記固相成Ｓｉ膜をフォト１工程で島状にパターニング
する工程と、前記島状にパターニングされた固相成長Ｓ
ｉ膜の端面を酸化させる工程を少なくとも含むことを特
徴とする薄膜半導体装置の製造方法。

（２）特許請求の範囲第１項記載の薄膜半導体装置の製
造方法において、プラズマＣＶＤ装置のチェンバー内に
絶縁基板を設置しモノシラン（ＳＩＨ４）あるいはジシ
ラン（Ｓｉ２Ｈ６）あるいはトノシラン（Ｓｉ３Ｈ８）
を少なくとも含む混合ガスを導入し、グロー放電分解に
よりａ−Ｓｉ：Ｈ（水素化非晶質シリコン）膜を堆積す
る工程と、その後前記混合ガスを排気した後前記チェン
バー内を大気圧に戻すことなく真空のまま、もしくは窒
素ガスあるいはヘリウムガスあるいはアルゴンガス等の
不活性ガスに置換し、６００℃〜７００℃に徐々に昇温
して前記ａ−Ｓｉ：Ｈ膜を固相成長させて固相成長Ｓｉ
膜を形成させる工程と、続いて前記不活性ガスを排気し
た後、前記チェンバー内に酸素ガスを導入しグロー放電
することにより前記固相成長Ｓｉ膜表面を酸化させてゲ
ート酸化膜を形成する工程と、フォトリソグラフィ法に
より該ゲート酸化膜と前記固相成長Ｓｉ膜を連続でエツ
チングしてフォト１工程で島状にパターニングする工程
と、続いて、再びプラズマＣＶＤ装置１ヲ用い、島状に
パターニングされた前記固相成長Ｓｉ膜の端面をプラズ
マ酸化法によって酸化させる工程を上記の順序で連続し
て行なう工程を少なくとも含むことを特徴とする。

［実施例コ 第１図（８）に於て、１−１は非晶質絶縁基板である０
石英基板あるいはガラス基板などが用いられる。ＳｉＯ
２で覆われたＳｉ基板を用いることもある０石英基板あ
るいはＳｉＯ２で覆われたＳｉ基板を用いる場合は１２
００℃の高温プロセスにも耐えることができるが、ガラ
ス基板を用いる場合は軟化温度が低いために約６００℃
以下の低温プロセスに制限される。また、ガラス基板は
、酸化膜あるいは窒化膜でコーティングして基板からの
不純物のしみだしを防止して用いられることもある。は
じめに非晶質絶縁基板１−１上にａ−Ｓｉ膜１−２を堆
積させる。該ａ−Ｓｉ膜１−２は一様で、微小な結晶子
は含まれておらず結晶成長の核が全く存在しないことが
望ましい、堆積方法としてはＥＢ　（Ｅｌｅｃｔｒｏｎ
　　Ｂｅａｍ）蒸着法やスパッタ法やＣＶＤ法や光ＣＶ
Ｄ法やプラズマＣＶＤ法がある。プラズマＣＶＤ法は、
光起電力素子や、フォトダイオードや、感光ドラムなど
を作製する場合によく用いられる方法である。

ａ−９ｉ：Ｈ膜を堆積させるには、シランガス（ＳｉＨ
４）をヘリウムガス（Ｈ８）あるいは水素ガス（Ｈ２）
で適した温度に希釈し、高周波電圧を印加して、分解堆
積させる。プラズマＣＶＤ法の場合は、基板温度が５０
０℃以下でも成膜できる。

前記シランガスの代わりにジシランガスあるいはトリシ
ランガスを用いると、さらに低い基板温度でも成膜する
ことが可能となる。また、デボ直前に水素プラズマある
いはアルゴンプラズマ処理を行えば、基板表面の清浄化
と成膜を連続的に行うことができる。第２図にプラズマ
ＣＶＤ装置のチェンバーの断面模式図を示す、２−１は
チェンバ２−２は高周波電源、２−３は基板ホルダー２
−４は基板を示している。

ａ−Ｓｉ：Ｈ膜の成膜が終わったら、成膜にもちいたシ
ランなどの反応ガスを排気し、チェンバー内を真空に引
く、このときの到達真空度は少なくとも１ｘｌＯ−５Ｔ
ｏｒｒ以下であることが望ましい。

つづいて、チェンバー内の基板ホルダー２−３を徐々に
加熱して、前記ａ−Ｓｉ：Ｈ膜１−２を固相成長させる
。このときの加熱温度は６００℃または７００℃を上限
とする。この様な低温アニールでは選択的に、結晶成長
の活性化エネルギーの小さな結晶方位を持つ結晶粒のみ
が成長し、しかもゆっくりと大きく成長する。第１図（
ｂ）において１−３は固相成長Ｓｉ膜を示している。ま
た第２図の２−１で示した前記チェンバー内は窒素ガス
やヘリウムガスやアルゴンガス等の不活性ガス雰囲気で
もよい。ａ−Ｓｉ：Ｈ膜からの水素放出が急激にならな
いように昇温速度ｖｕＰはなるべく小さくするのが望ま
しい、固相成長終了後、降温速度Ｖｄｏｗｎはｖ、Ｐよ
りも小さいほうがよい。

第３ＣＵ（８）に固相成長アニール昇温カーブを示す、
縦軸はアニール温度、横軸は時間を示している。水素の
放出を徐々に行なうために４５０℃程度の温度でしばら
くの時間保持してアニールしてもよい。その昇温カーブ
を第３図（ｂ）に示す。

続いて、固相成長Ｓｉ膜を大気にさらすことなく連続し
て酸化膜を形成する。前工程で固相成長が終わったらチ
ェンバー内を再び真空にひく、真空度が約１ｘｌＯ−６
Ｔｏｒｒ以下程度になったところでチェンバー内に酸素
ガスを導入する。そして高周波電力を印加して酸素プラ
ズマを発生させ、前記固相成長Ｓｉ膜１−３の表面をプ
ラズマ酸化させ、ゲート酸化膜１−４を形成する。前記
チェンバー内圧は０．１〜ＩＴｏｒｒ程度の酸素雰囲気
とし、基板温度は室温から５００℃程度とする。

２００℃程度でも充分である。高周波電力は１００Ｗ〜
１００ＯＷの範囲で印加する。ゲート酸化膜１−４はプ
ラズマ酸化法ばかりではなく、Ｎ２゜ガスとシランガス
の混合ガスをグロー放電分解させるプラズマＣＶＤ法で
堆積させて作成してもよい、ゲート酸化膜１−４形成後
、約５００℃以下のアニールにより前記ゲート酸化膜１
−４を緻密化させてもよい。

次に前記ゲート酸化膜１−４をフォトリソグラフィ法に
よりパターニングし、続いて固相成長Ｓｉ膜をエツチン
グして第１図（ｄ）に示すように島状にする。成膜後、
この工程で初めて基板が大気に取り出される。

次に第１図（ｅ）に示されるように、島状にパターニン
グされた固相成長Ｓｉ膜の端面をプラズマ酸化法によっ
て酸化し、端面酸化膜１−５を形成する。プラズマ酸化
にはプラズマＣＶＤ装置を用いる。プラズマ酸化法につ
いては以前に述べたのでここでは説明を省略する。端面
酸化膜１−５の形成方法としてはプラズマ酸化法の他に
熱酸化法あるいは高圧酸化法などの方法も可能である。

後に述べるように、プラズマ酸化を用いるとゲート電極
の形成も連続で行なうことが出来る。

プラズマ酸化が終わったらプラズマＣＶＤ装置のチェン
バー内を真空に引き、連続してリンあるイハボロンをド
ープしたｄｏｐｅｄ　　ａ−Ｓｉ：Ｈ膜１−６を第１図
（ｆ）に示されるように堆積させる。リンをドープする
場合はフォスフインガス（Ｐ　Ｈ３）とシランガスとの
混合ガス、ボロンをドープする場合はジボランガス（Ｂ
　２Ｈ６）とシランガスとの混合ガスをそれぞれグロー
放電分解することによって成膜する。成膜条件の詳細は
ここでは省略するが不純物の濃度は０．１〜１０％程度
が望ましい。ｄｏｐｅｄ　　ａ−Ｓｉ：Ｈ膜の成膜が終
わったところでチェンバー内を窒素ガス等の不活性ガス
に置換し、基板を６００℃程度に加熱し固相成長させる
と非常に低抵抗なＳｉ膜となる。ただしこの固相成長は
やらなくてもよい。

次にフォトリソグラフィ法により前記ｄｏｐｅｄａ−Ｓ
ｉ：Ｈ膜１−６をパターニングしてゲート電極とし第１
図（ｇ）に改めて１−６として示す。

続いて第１図（ｈ）に示すように、前記ゲート電極１−
６をマスクとして不純物をイオン注入し、自己整合的に
ソース領域１−７およびドレイン領域１−８を形成する
。前記不純物としては、Ｎｃｈトランジスタを作製する
場合はＰ＋あるいはＡｓ２を用い、Ｐｃｂｔ−ランジス
タを作製する場合はＢ＋等を用いる。不純物添加方法と
しては、イオン注入法の他に、レーザードーピング法あ
るいはプラズマドーピング法などの方法がある。１９で
示される矢印は不純物のイオンビームを表している。前
記非晶質絶縁基板１−１として石英基板を用いた場合に
は熱拡散法を使うことができる。

不純物濃度は、ｌＸ１０１５から１×１０２°ｃｍ−３
程度とする。

続いて第１図（ｉ）に示されるように、層間絶縁膜１−
１０を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千へから数μｍ程度が普通である
。窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプ
ラズマＣＶＤ法などが簡単である。反応には、アンモニ
アガス（ＮＨ３）とシランガスと窒素ガスとの混合ガス
、あるいはシランガスと窒素ガスとの混合ガスなどを用
いる。

ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンを導入すると、ゲート酸化膜界面などに存
在するダングリングボンドなどの欠陥が不活性化される
。この様な水素化工程は、層間絶縁膜１−１０を積層す
る前におこなってもよい。

次に第１図（ｊ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、コンタクト電
極を形成しソース電極１−１１およびドレイン電極１−
１２とする。該ソース電極及びドレイン電極は、アルミ
ニュウムなどの金属材料で形成する。この様にして薄膜
トランジスタが形成される。

［発明の効果コ 従来の固相成長法では、例えばａ−Ｓｉ膜を堆積した後
固相成長アニールするためにチェンバーから大気に取り
出してからアニール炉に再び設置していた。このように
前記ａ−Ｓｉ膜は大気にさらされてから固相成長すると
いう工程であった。

従ってａ−Ｓｉ膜表面は酸素をはじめ結晶成長を妨げる
ような不純物によって汚染されており、Ｓｉ膜の結晶粒
径を大きくさせたり結晶性を改善させるために数十から
数百時間という長いアニール時間が必要であった。

さらに、従来の固相成長法を用いた薄膜トランジスタの
製造方法では、ゲート酸化膜を形成するために、ａ−Ｓ
ｉ：Ｈ膜を固相成長させた後チェンバーから取り出して
いたので、固相成長Ｓｉ膜の表面が一旦大気にさらされ
ていた。従って、表面には様々なコンタミネーションが
付着して汚染されていた。この様にして形成されたゲー
ト酸化膜界面は界面準位密度が大きくトランジスタ特性
を劣化させる原因となっていた。さらに、素子の信頼性
や特性の安定性を低下させる原因ともなっていた。

本発明によれば、ａ−Ｓｉ：Ｈ膜の成膜と固相成長さら
にゲート酸化膜界面を同一チェンバー内で連続して処理
することが出来る。従ってａ−Ｓｉ：Ｈ膜の固相成長に
要する時間が短縮され数時間のアニールで結晶粒径の大
きな優れた結晶性の固相成長Ｓｉ膜が得られる。ざら、
に非常に清浄なゲート酸化膜界面が形成されるので界面
の界面順位密度が低減し、信頼性の高い素子の実現が可
能となる。

従来ゲート絶縁膜が適していなかったために、固相成長
された良好なＳｉ膜を用いてＴＰＴを作製しても充分な
絶縁耐圧や、良好な特性が得られていなかったが、本発
明により、非常に優れた固相成長ＴＰＴを実現すること
が可能となる。

数十〜数百℃の基板温度で堆積可能なので、軟化温度の
低いガラス基板を用いることもできる。

低温で熱酸化ＳｉＯ２膜に近い特性を有するゲート絶縁
膜を得ることができるので、ＳＯＩ技術の発展に大きく
寄与するものである。フォトリソグラフィ工程数はまっ
たく増えない、６００℃以下の低温のプロセスでも作製
が可能なので、価格が安くて耐熱温度が低いガラス基板
をもちいることができる。優れたシリコン薄膜が得られ
るのにかかわらずコストアップとはならない。

ｄｏｐｅｄ　　ａ−Ｓｉ：Ｈ膜を固相成長させると、短
時間のアニールでより大きな結晶粒径に成長することが
知られている。ゲート電極としてｄｏｐｅｄ　　ａ−５
ｉ：Ｈ膜を固相成長させた低抵抗のＳｉ膜を用いるので
ゲート配線抵抗がきわめて小さくなる。

本発明によって得られたゲート絶縁膜と大粒径多結晶シ
リコン薄膜を用いて薄膜トランジスタを作成すると、優
れた特性が得られる。従来に比べて、薄膜トランジスタ
のＯＮ電流は増大しＯＦＦ電流は小さくなる。またスレ
ッシュホルド電圧も小さくなりトランジスタ特性が大き
く改善される。

ＮチャネルとＰチャネルとの特性の不釣合いさも改善さ
れる。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。ゲート配線抵抗も
きわめて小さくなるので基板の大面積化にも大きな効果
が期待される。

さらに、電源電圧の低減、消費電流の低減、信頼性の向
上に対して大きな効果がある。また、６００℃以下の低
温プロセスによる作製も可能なので、アクティブマトリ
クス基板の低価格化及び大面積化に対してもその効果は
大きい。

本発明を、充電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす。高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電Ｈ電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４サイズあるいはＡ３サイズの様な大
型ファクシミリ用の読み取り装置を実現できる。従って
、センサーチップの二本継ぎのような手数がかかり信頼
性の悪い技術を回避することができ、実装歩留りも向上
される。

この他、高精細液晶テレビあるいは駆動回路を同一基板
上に集積したサーマルヘッドへの応用も可能となる。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ　１２０３）あるいはＭｇＯ・Ａｌ２Ｏ３゜ＢＰ、Ｃ
ａＦ２等の結晶性絶縁基板も用いることができる。

以上実施例では薄膜トランジスタを例として説明したが
、通常のＭＯＳ）ランジスタやバイポーラトランジスタ
あるいはへテロ接合バイポーラトランジスタなど薄膜を
利用した素子に対しても、本発明を応用することができ
る。また、三次元デバイスのようなＳＯＩ技術を利用し
た素子に対しても、本発明を応用することができる。

なお実施例では、非晶質半導体薄膜の形成方法としてプ
ラズマＣＶＤ装置を用いた場合について説明したが、Ｅ
Ｂ蒸着法やスパッタ法や減圧ＣＶＤ法等他の方法を用い
ることもできる。また、固相成長やゲート酸化を同一チ
ェンバー内で行うとして説明したが、基板を大気に取り
出さなければ別のチェンバーを用いても問題はない。

【図面の簡単な説明】

第１図（８）から（ｊ）は、本発明の実施例を示す工程
断面図である。 第２図は、プラズマＣＶＤ装置のチェンバー断面図であ
る。 第３図（８）と（ｂ）は、固相成長のアニール条件示す
昇温カーブを示す図。 １−２　　；　　ａ−Ｓｉ：Ｈ膜 １−３　；　固相成長Ｓｉ膜 １−４　；　ゲート酸化膜 １−５　；　端面酸化膜 −６ ａ−Ｓｉ：Ｈ膜 以上

Claims (2)

【特許請求の範囲】
1. （１）絶縁基板上に非晶質半導体薄膜を成膜し、該非晶
   質半導体薄膜を大気中に取り出すことなく連続して熱処
   理することにより固相成長させ、さらに大気中に取り出
   すことなく連続でゲート酸化膜を形成する工程と、該ゲ
   ート酸化膜と前記固相成Ｓｉ膜をフォト１工程で島状に
   パターニングする工程と、前記島状にパターニングされ
   た固相成長Ｓｉ膜の端面を酸化させる工程を少なくとも
   含むことを特徴とする薄膜半導体装置の製造方法。
2. （２）特許請求の範囲第１項記載の薄膜半導体装置の製
   造方法において、プラズマＣＶＤ装置のチェンバー内に
   絶縁基板を設置しモノシラン（ＳｉＨ＿４）あるいはジ
   シラン（Ｓｉ＿２Ｈ＿６）あるいはトリシラン（Ｓｉ＿
   ３Ｈ＿８）を少なくとも含む混合ガスを導入し、グロー
   放電分解によりａ−Ｓｉ：Ｈ（水素化非晶質シリコン）
   膜を堆積する工程と、その後前記混合ガスを排気した後
   前記チェンバー内を大気圧に戻すことなく真空のまま、
   もしくは窒素ガスあるいはヘリウムガスあるいはアルゴ
   ンガス等の不活性ガスに置換し、６００℃〜７００℃に
   徐々に昇温して前記ａ−Ｓｉ：Ｈ膜を固相成長させて固
   相成長Ｓｉ膜を形成させる工程と、続いて前記不活性ガ
   スを排気した後、前記チェンバー内に酸素ガスを導入し
   グロー放電することにより前記固相成長Ｓｉ膜表面を酸
   化させてゲート酸化膜を形成する工程と、フォトリソグ
   ラフィ法により該ゲート酸化膜と前記固相成長Ｓｉ膜を
   連続でエッチングしてフォト１工程で島状にパターニン
   グする工程と、続いて、再びプラズマＣＶＤ装置を用い
   、島状にパターニングされた前記固相成長Ｓｉ膜の端面
   をプラズマ酸化法によって酸化させる工程を上記の順序
   で連続して行なう工程を少なくとも含むことを特徴とす
   る薄膜半導体装置の製造方法。