JP2720473B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2720473B2 JP2720473B2 JP23681988A JP23681988A JP2720473B2 JP 2720473 B2 JP2720473 B2 JP 2720473B2 JP 23681988 A JP23681988 A JP 23681988A JP 23681988 A JP23681988 A JP 23681988A JP 2720473 B2 JP2720473 B2 JP 2720473B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- silicon thin
- crystal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、石英基板あるいはガラス基板のような非晶
質絶縁基板上に結晶性の優れた半導体薄膜を形成し、該
半導体薄膜を能動領域に利用した優れた特性を有する薄
膜半導体装置の製造方法に関する。
質絶縁基板上に結晶性の優れた半導体薄膜を形成し、該
半導体薄膜を能動領域に利用した優れた特性を有する薄
膜半導体装置の製造方法に関する。
［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に、結晶方位
の揃った結晶粒径の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。｛SOI構造形
成技術，産業図書｝。大きく分類すると、再結晶法、エ
ピタキシャル法、絶縁層埋め込み法、貼り合わせ法とい
う方法がある。再結晶化法には、レーザーアニールある
いは電子ビームアニールによりシリコンを溶融再結晶化
させる方法と、溶融する温度までは昇温させずに固相成
長させる固相成長法の２つに分類される。比較的低温で
再結晶化できるという点で固相成長法が優れている。55
0℃の低温熱処理にもかかわらずシリコン薄膜の結晶粒
が成長したという結果も報告されている。｛IEEE Elect
ron Device Letters,vol.EDL−8,No.8,p361,August 198
7｝。
の揃った結晶粒径の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、SOI（Silicon
On Insulator）技術として知られている。｛SOI構造形
成技術，産業図書｝。大きく分類すると、再結晶法、エ
ピタキシャル法、絶縁層埋め込み法、貼り合わせ法とい
う方法がある。再結晶化法には、レーザーアニールある
いは電子ビームアニールによりシリコンを溶融再結晶化
させる方法と、溶融する温度までは昇温させずに固相成
長させる固相成長法の２つに分類される。比較的低温で
再結晶化できるという点で固相成長法が優れている。55
0℃の低温熱処理にもかかわらずシリコン薄膜の結晶粒
が成長したという結果も報告されている。｛IEEE Elect
ron Device Letters,vol.EDL−8,No.8,p361,August 198
7｝。
不純物添加されたシリコン薄膜は、未添加シリコン薄
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られている。
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られている。
［発明が解決しようとする課題］ 前記固相成長法においては、結晶成長の始点となる単
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、シリコン膜中にランダムに存在す
る核のために数多くの結晶粒が成長し、該結晶粒のひと
つひとつは大きく成長しない。また結晶粒の成長がラン
ダムなために、得られた再結晶化シリコン薄膜のどこに
結晶粒界が存在するのか全くわからない。さらに結晶方
位もそろっていない。従って、この様な再結晶化シリコ
ン薄膜を用いて薄膜トランジスタなどの薄膜半導体装置
を作製した場合には、同一基板内での特性のばらつきが
大きく実用不可能となる。
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、シリコン膜中にランダムに存在す
る核のために数多くの結晶粒が成長し、該結晶粒のひと
つひとつは大きく成長しない。また結晶粒の成長がラン
ダムなために、得られた再結晶化シリコン薄膜のどこに
結晶粒界が存在するのか全くわからない。さらに結晶方
位もそろっていない。従って、この様な再結晶化シリコ
ン薄膜を用いて薄膜トランジスタなどの薄膜半導体装置
を作製した場合には、同一基板内での特性のばらつきが
大きく実用不可能となる。
不純物添加されたシリコン薄膜は、未添加シリコン薄
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られているが、薄膜トラ
ンジスタの能動領域に前記不純物添加されたシリコン薄
膜を用いることはできない。このように不純物添加され
たシリコン薄膜の大きな結晶粒径は、従来の技術では有
効に利用されていない。
膜に比べてその結晶成長の活性化エネルギーが小さく、
結晶粒径も大きくなることが知られているが、薄膜トラ
ンジスタの能動領域に前記不純物添加されたシリコン薄
膜を用いることはできない。このように不純物添加され
たシリコン薄膜の大きな結晶粒径は、従来の技術では有
効に利用されていない。
また、薄膜トランジスタのチャネル領域のどこに、幾
つの結晶粒界が存在しているのか全くわからない。
つの結晶粒界が存在しているのか全くわからない。
本発明は、SOI法、特に固相成長法における上記のよ
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシードとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。ま
た、結晶粒界部分を除いた結晶領域だけを薄膜トランジ
スタのチャネルに利用する構造を提供することを目的と
している。そして、石英基板あるいはガラス基板のよう
な非晶質絶縁基板上に、特性の優れた薄膜トランジスタ
などのような薄膜半導体装置を作製する方法を提供する
ものである。
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシードとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。ま
た、結晶粒界部分を除いた結晶領域だけを薄膜トランジ
スタのチャネルに利用する構造を提供することを目的と
している。そして、石英基板あるいはガラス基板のよう
な非晶質絶縁基板上に、特性の優れた薄膜トランジスタ
などのような薄膜半導体装置を作製する方法を提供する
ものである。
［課題を解決するための手段］ 本発明の薄膜トランジスタの製造方法は、非晶質絶縁
基板上に、ソース・ドレイン領域となる２つのシリコン
層を離間して形成する工程と、該２つのシリコン層を結
晶成長させて再結晶化する工程と、該２つのシリコン層
の間及び上にシリコン薄膜を形成する工程と、該再結晶
化された該シリコン層をシードとして該シリコン薄膜を
結晶成長させる工程と、該シリコン薄膜上にゲート絶縁
膜を形成する工程と、該シリコン薄膜の結晶成長により
形成された結晶粒界を除く領域上に該ゲート絶縁膜を介
して複数のゲート電極を離間して形成する工程と、該複
数のゲート電極をマスクとして不純物を該シリコン層及
び該シリコン薄膜に注入する工程とからなることを特徴
とする。
基板上に、ソース・ドレイン領域となる２つのシリコン
層を離間して形成する工程と、該２つのシリコン層を結
晶成長させて再結晶化する工程と、該２つのシリコン層
の間及び上にシリコン薄膜を形成する工程と、該再結晶
化された該シリコン層をシードとして該シリコン薄膜を
結晶成長させる工程と、該シリコン薄膜上にゲート絶縁
膜を形成する工程と、該シリコン薄膜の結晶成長により
形成された結晶粒界を除く領域上に該ゲート絶縁膜を介
して複数のゲート電極を離間して形成する工程と、該複
数のゲート電極をマスクとして不純物を該シリコン層及
び該シリコン薄膜に注入する工程とからなることを特徴
とする。
本発明の薄膜トランジスタの製造方法は、非晶質絶縁
基板上に、ソース・ドレイン領域となる２つのシリコン
層を離間して形成する工程と、該２つのシリコン層を結
晶成長させて再結晶化する工程と、該２つのシリコン層
の間及び上にシリコン薄膜を形成する工程と、該再結晶
化された該シリコン層をシードとして該シリコン薄膜を
結晶成長させる工程と、該シリコン薄膜上にゲート絶縁
膜を形成する工程と、該シリコン薄膜の結晶成長により
形成された結晶粒界を除く領域上に該ゲート絶縁膜を介
してゲート電極を形成する工程と、該ゲート電極をマス
クとして不純物を該シリコン層多び該シリコン薄膜に注
入工程とからなることを特徴とする。
基板上に、ソース・ドレイン領域となる２つのシリコン
層を離間して形成する工程と、該２つのシリコン層を結
晶成長させて再結晶化する工程と、該２つのシリコン層
の間及び上にシリコン薄膜を形成する工程と、該再結晶
化された該シリコン層をシードとして該シリコン薄膜を
結晶成長させる工程と、該シリコン薄膜上にゲート絶縁
膜を形成する工程と、該シリコン薄膜の結晶成長により
形成された結晶粒界を除く領域上に該ゲート絶縁膜を介
してゲート電極を形成する工程と、該ゲート電極をマス
クとして不純物を該シリコン層多び該シリコン薄膜に注
入工程とからなることを特徴とする。
本発明の薄膜トランジスタは、非晶質絶縁基板上に、
互いに離間して形成されたソース・ドレイン領域となる
２つのシリコン層と、該２つのシリコン層の間及び上に
形成されてなるシリコン薄膜と、該シリコン薄膜上に形
成されてなるゲート絶縁膜と、該２つのシリコン層の間
の該シリコン薄膜に形成された結晶粒界と、該シリコン
薄膜の結晶粒界を除く領域上に該ゲート絶縁膜を介して
形成されたゲート電極とからなることを特徴とする。
互いに離間して形成されたソース・ドレイン領域となる
２つのシリコン層と、該２つのシリコン層の間及び上に
形成されてなるシリコン薄膜と、該シリコン薄膜上に形
成されてなるゲート絶縁膜と、該２つのシリコン層の間
の該シリコン薄膜に形成された結晶粒界と、該シリコン
薄膜の結晶粒界を除く領域上に該ゲート絶縁膜を介して
形成されたゲート電極とからなることを特徴とする。
本発明の薄膜トランジスタは、非晶質絶縁基板上に、
互いに離間して形成されたソース・ドレイン領域となる
２つのシリコン層と、該２つのシリコン層の間及び上に
形成されてなるシリコン薄膜と、該シリコン薄膜上に形
成されてなるゲート絶縁膜と、該２つのシリコン層の間
の該シリコン薄膜に形成された結晶粒界と、該シリコン
薄膜の結晶粒界を除く領域上に該ゲート絶縁膜を介して
形成された複数のゲート電極とからなることを特徴とす
る。
互いに離間して形成されたソース・ドレイン領域となる
２つのシリコン層と、該２つのシリコン層の間及び上に
形成されてなるシリコン薄膜と、該シリコン薄膜上に形
成されてなるゲート絶縁膜と、該２つのシリコン層の間
の該シリコン薄膜に形成された結晶粒界と、該シリコン
薄膜の結晶粒界を除く領域上に該ゲート絶縁膜を介して
形成された複数のゲート電極とからなることを特徴とす
る。
［実施例１］ 薄膜半導体装置として薄膜トランジスタに本発明を応
用した場合を例にとって実施例を説明する。第１図
（ａ）に於て、１−１は非晶質絶縁基板である。石英基
板あるいはガラス基板などが用いられる。SiO2で覆われ
たSi基板を用いることもある。該非晶質絶縁基板上に不
純物添加されたシリコン薄膜を堆積させ、その後、フォ
トリソグラフィ法によって不純物添加されたシリコン島
１−２および１−３を形成する。膜厚は数千Å〜数μｍ
程度が適当である。またパターンエッジはテーパー状に
傾斜をつけてもよい。パターニングは弗酸硝酸混合液を
用いるwetエッチング法、あるいはフレオンガスプラズ
マによるdryエッチング法などがあるが、フレオンガス
と酸素ガスの混合比を変えるだけで簡単にテーパーエッ
チができるという点でdryエッチング法が適している。
該不純物添加されたシリコン島１−２及び１−３は薄膜
トランジスタのソース領域及びドレイン領域となる。前
記不純物添加されたシリコン薄膜の形成方法としては、
１）成膜時に不純物を添加する方法。２）未添加シリコ
ン薄膜堆積後、不純物をイオン注入する方法、などがあ
る。１）の方法としては、気相成長法が簡単である。例
えばLPCVD法の場合にはシランガス（SiH4）と共にフォ
スフィンガス（PH3）あるいはジボランガス（B2H6）あ
るいはアルシンガス（AsH3）などのドーピングガスを反
応管の中に流して熱分解させ、成膜する。成膜温度は50
0℃〜600℃程度の低温にすれば核発生確率はちいさく、
その後の固相成長にとってより大きな結晶粒径に成長す
る。そのほかプラズマCVD法や光励起CVD法なども有効な
方法である。２）の方法としては、LPCVD法、APCVD法、
光励起CVD法、プラズマCVD法、真空蒸着法、スッパタ法
などの方法により、不純物未添加シリコン薄膜を堆積
後、イオン注入法あるいはレーザードーピングあるいは
プラズマドーピング法などの方法で不純物を添加する。
前記非晶質絶縁基板１−１として石英基板を用いた場合
には熱拡散法を使うことができる。不純物濃度は、１×
1015から１×1020cm-3程度とする。
用した場合を例にとって実施例を説明する。第１図
（ａ）に於て、１−１は非晶質絶縁基板である。石英基
板あるいはガラス基板などが用いられる。SiO2で覆われ
たSi基板を用いることもある。該非晶質絶縁基板上に不
純物添加されたシリコン薄膜を堆積させ、その後、フォ
トリソグラフィ法によって不純物添加されたシリコン島
１−２および１−３を形成する。膜厚は数千Å〜数μｍ
程度が適当である。またパターンエッジはテーパー状に
傾斜をつけてもよい。パターニングは弗酸硝酸混合液を
用いるwetエッチング法、あるいはフレオンガスプラズ
マによるdryエッチング法などがあるが、フレオンガス
と酸素ガスの混合比を変えるだけで簡単にテーパーエッ
チができるという点でdryエッチング法が適している。
該不純物添加されたシリコン島１−２及び１−３は薄膜
トランジスタのソース領域及びドレイン領域となる。前
記不純物添加されたシリコン薄膜の形成方法としては、
１）成膜時に不純物を添加する方法。２）未添加シリコ
ン薄膜堆積後、不純物をイオン注入する方法、などがあ
る。１）の方法としては、気相成長法が簡単である。例
えばLPCVD法の場合にはシランガス（SiH4）と共にフォ
スフィンガス（PH3）あるいはジボランガス（B2H6）あ
るいはアルシンガス（AsH3）などのドーピングガスを反
応管の中に流して熱分解させ、成膜する。成膜温度は50
0℃〜600℃程度の低温にすれば核発生確率はちいさく、
その後の固相成長にとってより大きな結晶粒径に成長す
る。そのほかプラズマCVD法や光励起CVD法なども有効な
方法である。２）の方法としては、LPCVD法、APCVD法、
光励起CVD法、プラズマCVD法、真空蒸着法、スッパタ法
などの方法により、不純物未添加シリコン薄膜を堆積
後、イオン注入法あるいはレーザードーピングあるいは
プラズマドーピング法などの方法で不純物を添加する。
前記非晶質絶縁基板１−１として石英基板を用いた場合
には熱拡散法を使うことができる。不純物濃度は、１×
1015から１×1020cm-3程度とする。
次に、前記不純物添加シリコン島１−２と１−３を固
相成長させて再結晶化シリコン島１−４と１−５を形成
する。固相成長は、窒素ガスあるいは水素ガスあるいは
アルゴンガスあるいはヘリウムガス雰囲気中での熱処理
によって行う。熱処理は、500℃〜600℃の低温では数時
間から数十時間行い、600℃以上の高温ではおよそ１時
間程度行う。600℃以上の場合は１−１が石英基板であ
ることが必要である。また低温でゆっくりと固相成長さ
せたほうが大きな結晶粒径に成長する。前記不純物添加
シリコン島が、プラズマCVD法によって成膜された場合
は、前記固相成長熱処理の前に、300℃〜450℃の熱処理
により膜中の水素を脱離させることが必要になる。固相
成長後、前記再結晶化シリコン島１−４と１−５のシー
ト抵抗ρｓの値は、数Ω／□〜数十Ω／□程度の低抵抗
になる。
相成長させて再結晶化シリコン島１−４と１−５を形成
する。固相成長は、窒素ガスあるいは水素ガスあるいは
アルゴンガスあるいはヘリウムガス雰囲気中での熱処理
によって行う。熱処理は、500℃〜600℃の低温では数時
間から数十時間行い、600℃以上の高温ではおよそ１時
間程度行う。600℃以上の場合は１−１が石英基板であ
ることが必要である。また低温でゆっくりと固相成長さ
せたほうが大きな結晶粒径に成長する。前記不純物添加
シリコン島が、プラズマCVD法によって成膜された場合
は、前記固相成長熱処理の前に、300℃〜450℃の熱処理
により膜中の水素を脱離させることが必要になる。固相
成長後、前記再結晶化シリコン島１−４と１−５のシー
ト抵抗ρｓの値は、数Ω／□〜数十Ω／□程度の低抵抗
になる。
次に第１図（ｃ）に示すように、不純物未添加シリコ
ン薄膜１−６を積層する。再結晶化シリコン島１−４と
１−５の表面を清浄化することは重要で、酸やアルカリ
などを使った化学的洗浄後、水素プラズマあるいはアル
ゴンプラズマ等で酸化膜を除去してやることが効果的で
ある。この様な方法で前記再結晶シリコン薄膜１−４と
１−５の表面を清浄化したのち、不純物未添加シリコン
薄膜１−６を積層する。該不純物未添加シリコン薄膜１
−６には、結晶成長の核密度が少ないものを用いる。ま
た膜厚は数百Åと薄くする。LPCVD法の場合は、デポ温
度がなるべく低くして、デポ速度が早い条件が適してい
る。シランガス（SiH4）を用いる場合は500℃〜560℃程
度、ジシランガス（Si2H6）を用いる場合は300℃〜500
℃程度のデポ温度で分解堆積が可能である。トリシラン
ガス（Si3H8）は分解温度がより低い。デポ温度を高く
すると堆積した膜が多結晶になるので、Siイオン注入に
よって一旦非晶質化する方法もある。プラズマCVD法の
場合は、基板温度が500℃以下でも成膜できる。また、
デポ直前に水素プラズマあるいはアルゴンプラズマ処理
を行えば、基板表面の清浄化と成膜を連続的に行うこと
ができる。光励起CDV法の場合も500℃以下の低温デポ及
び基板表面の清浄化と成膜を連続的に行うことができる
点で効果的である。EB蒸着法等のような高真空蒸着法の
場合は膜がポーラスであるために大気中の酸素を膜中に
取り込み易く、結晶成長の妨げとなる。このことを防ぐ
ために、真空雰囲気から取り出す前に300℃〜500℃程度
の低温熱処理を行い膜を緻密化させることが必要であ
る。スパッタ法の場合も高真空蒸着法の場合と同様であ
る。
ン薄膜１−６を積層する。再結晶化シリコン島１−４と
１−５の表面を清浄化することは重要で、酸やアルカリ
などを使った化学的洗浄後、水素プラズマあるいはアル
ゴンプラズマ等で酸化膜を除去してやることが効果的で
ある。この様な方法で前記再結晶シリコン薄膜１−４と
１−５の表面を清浄化したのち、不純物未添加シリコン
薄膜１−６を積層する。該不純物未添加シリコン薄膜１
−６には、結晶成長の核密度が少ないものを用いる。ま
た膜厚は数百Åと薄くする。LPCVD法の場合は、デポ温
度がなるべく低くして、デポ速度が早い条件が適してい
る。シランガス（SiH4）を用いる場合は500℃〜560℃程
度、ジシランガス（Si2H6）を用いる場合は300℃〜500
℃程度のデポ温度で分解堆積が可能である。トリシラン
ガス（Si3H8）は分解温度がより低い。デポ温度を高く
すると堆積した膜が多結晶になるので、Siイオン注入に
よって一旦非晶質化する方法もある。プラズマCVD法の
場合は、基板温度が500℃以下でも成膜できる。また、
デポ直前に水素プラズマあるいはアルゴンプラズマ処理
を行えば、基板表面の清浄化と成膜を連続的に行うこと
ができる。光励起CDV法の場合も500℃以下の低温デポ及
び基板表面の清浄化と成膜を連続的に行うことができる
点で効果的である。EB蒸着法等のような高真空蒸着法の
場合は膜がポーラスであるために大気中の酸素を膜中に
取り込み易く、結晶成長の妨げとなる。このことを防ぐ
ために、真空雰囲気から取り出す前に300℃〜500℃程度
の低温熱処理を行い膜を緻密化させることが必要であ
る。スパッタ法の場合も高真空蒸着法の場合と同様であ
る。
続いて前記不純物未添加シリコン薄膜１−６を固相成
長させて第１図（ｄ）に示すような再結晶化未添加シリ
コン薄膜１−７（以後、ｉ−シリコン薄膜と略す）を形
成する。固相成長方法は、石英管による炉アニールが便
利である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。１×10
-6から１×10-10Torrの高真空雰囲気でアニールを行っ
てもよい。固相成長アニール温度は500℃〜700℃とす
る。この様な低温アニールでは選択的に、結晶成長の活
性化エネルギーの小さな結晶方位を持つ結晶粒のみが成
長し、しかもゆっくりと大きく成長する。前記ｉ−シリ
コン薄膜１−７の固相成長は、前記再結晶かシリコン薄
膜１−４および１−５と、前記ｉ−シリコン薄膜１−７
との接触面から始まり、この部分を中心として放射状に
進む。そして前記再結晶化シリコン薄膜１−４と１−５
との中間点で、両方向から成長してきた結晶粒がぶつか
り合い、結晶粒界１−８が形成される。次に前記ｉ−シ
リコン薄膜17をフォトリソグラフィ法によりパターニン
グし、第１図（ｅ）に示すようにする。フレオンガスに
よるプラズマエッチングなどの方法でエッチングする。
長させて第１図（ｄ）に示すような再結晶化未添加シリ
コン薄膜１−７（以後、ｉ−シリコン薄膜と略す）を形
成する。固相成長方法は、石英管による炉アニールが便
利である。アニール雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。１×10
-6から１×10-10Torrの高真空雰囲気でアニールを行っ
てもよい。固相成長アニール温度は500℃〜700℃とす
る。この様な低温アニールでは選択的に、結晶成長の活
性化エネルギーの小さな結晶方位を持つ結晶粒のみが成
長し、しかもゆっくりと大きく成長する。前記ｉ−シリ
コン薄膜１−７の固相成長は、前記再結晶かシリコン薄
膜１−４および１−５と、前記ｉ−シリコン薄膜１−７
との接触面から始まり、この部分を中心として放射状に
進む。そして前記再結晶化シリコン薄膜１−４と１−５
との中間点で、両方向から成長してきた結晶粒がぶつか
り合い、結晶粒界１−８が形成される。次に前記ｉ−シ
リコン薄膜17をフォトリソグラフィ法によりパターニン
グし、第１図（ｅ）に示すようにする。フレオンガスに
よるプラズマエッチングなどの方法でエッチングする。
次に第１図（ｆ）に示されているように、ゲート酸化
膜１−９を形成する。該ゲート酸化膜の形成方法として
はLPCVD法、あるいは光励起CVD法、あるいはプラズマCV
D法、ECRプラズマCVD法、あるいは高真空蒸着法、ある
いはプラズマ酸化法、あるいは高圧酸化法などのような
500℃以下の低温方法がある。該低温方法で成膜された
ゲート酸化膜は、熱処理することによってより緻密な界
面準位の少ない優れた膜となる。非晶質絶縁基板１−１
として石英基板を用いる場合は、熱酸化法によることが
できる。該熱酸化法にはdry酸化法とwet酸化法とがある
が、酸化温度は1000℃以上と高いが膜質が優れているこ
とからdry酸化法の方が適している。
膜１−９を形成する。該ゲート酸化膜の形成方法として
はLPCVD法、あるいは光励起CVD法、あるいはプラズマCV
D法、ECRプラズマCVD法、あるいは高真空蒸着法、ある
いはプラズマ酸化法、あるいは高圧酸化法などのような
500℃以下の低温方法がある。該低温方法で成膜された
ゲート酸化膜は、熱処理することによってより緻密な界
面準位の少ない優れた膜となる。非晶質絶縁基板１−１
として石英基板を用いる場合は、熱酸化法によることが
できる。該熱酸化法にはdry酸化法とwet酸化法とがある
が、酸化温度は1000℃以上と高いが膜質が優れているこ
とからdry酸化法の方が適している。
次に第１図（ｇ）に示されるように、ゲート電極材料
１−10を積層する。該ゲート電極材料としては多結晶シ
リコン薄膜、あるいはモリブデンシリサイド、あるいは
アルミニュウムやクロムなどのような金属膜、あるいは
ITOやSnO2などのような透明性導電膜などを用いること
ができる。成膜方法としては、CVD法、スパッタ法、真
空蒸着法、等の方法があるが、ここでの詳しい説明は省
略する。
１−10を積層する。該ゲート電極材料としては多結晶シ
リコン薄膜、あるいはモリブデンシリサイド、あるいは
アルミニュウムやクロムなどのような金属膜、あるいは
ITOやSnO2などのような透明性導電膜などを用いること
ができる。成膜方法としては、CVD法、スパッタ法、真
空蒸着法、等の方法があるが、ここでの詳しい説明は省
略する。
次に第１図（ｈ）に示されるように、フォトリソグラ
フィ法によりゲート電極１−11を形成する。この時、結
晶粒界１−８及び再結晶化シリコン島１−４と１−５の
上部には前記ゲート電極材料が残らないようにゲート電
極を形成する。その後、不純物イオンをイオン注入し不
純物領域１−13及び１−14及び１−15を形成する。１−
16で示される部分は全くの結晶領域でありこれはMOS型
薄膜トランジスタのチャネル領域となる。そして１−13
はソース領域であり１−14はドレイン領域である。１−
12は前記イオン注入時の不純物イオンビームを示してい
る。前記不純物イオンとしては、Nchトランジスタを作
製する場合はP+あるいはAs+を用い、Pchトランジスタを
作製する場合はB+等を用いる。
フィ法によりゲート電極１−11を形成する。この時、結
晶粒界１−８及び再結晶化シリコン島１−４と１−５の
上部には前記ゲート電極材料が残らないようにゲート電
極を形成する。その後、不純物イオンをイオン注入し不
純物領域１−13及び１−14及び１−15を形成する。１−
16で示される部分は全くの結晶領域でありこれはMOS型
薄膜トランジスタのチャネル領域となる。そして１−13
はソース領域であり１−14はドレイン領域である。１−
12は前記イオン注入時の不純物イオンビームを示してい
る。前記不純物イオンとしては、Nchトランジスタを作
製する場合はP+あるいはAs+を用い、Pchトランジスタを
作製する場合はB+等を用いる。
ここまでの状態での平面図を第１図（ｈ′）に示す。
ゲート電極１−11は同一電極でありデュアルゲート型で
ある。
ゲート電極１−11は同一電極でありデュアルゲート型で
ある。
続いて第１図（ｉ）に示されるように、層間絶縁膜１
−17を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
次に、前記不純物領域１−13及び１−14及び１−15の活
性化と、層間絶縁膜１−17の緻密化の目的で600℃〜110
0℃程度の熱処理を行う。非晶質絶縁基板１−１として
ガラス基板を用いる場合は400℃〜600℃程度の低温で長
時間アニールするか、またはレーザーアニール法などを
用いてもよい。
−17を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千Åから数μｍ程度が普通であ
る。窒化膜の形成方法としては、LPCVD法あるいはプラ
ズマCVD法などが簡単である。反応には、アンモニアガ
ス（NH3）とシランガスと窒素ガスとの混合ガス、ある
いはシランガスと窒素ガスとの混合ガスなどを用いる。
次に、前記不純物領域１−13及び１−14及び１−15の活
性化と、層間絶縁膜１−17の緻密化の目的で600℃〜110
0℃程度の熱処理を行う。非晶質絶縁基板１−１として
ガラス基板を用いる場合は400℃〜600℃程度の低温で長
時間アニールするか、またはレーザーアニール法などを
用いてもよい。
ここで、水素プラズマ法、あるいは水素イオン注入
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンをｉ−シリコン薄膜１−７に導入する
と、界面に存在する界面準位などの欠陥が不活性化され
る。この様な水素化工程は、層間絶縁膜１−17を積層す
る前におこなってもよい。
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンをｉ−シリコン薄膜１−７に導入する
と、界面に存在する界面準位などの欠陥が不活性化され
る。この様な水素化工程は、層間絶縁膜１−17を積層す
る前におこなってもよい。
次に第１図（ｊ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、前記ソース
領域１−13とドレイン領域１−５とのコンタクトをとる
コンタクト電極を形成しソース電極１−18およびドレイ
ン電極１−19とする。該ソース電極及びドレイン電極
は、アルミニュウムなどの金属材料で形成する。この様
にして薄膜トランジスタが形成される。同図に示される
ようにデュアルゲートを有するMOS型薄膜トランジスタ
となる。
ゲート絶縁膜にコンタクトホールを形成し、前記ソース
領域１−13とドレイン領域１−５とのコンタクトをとる
コンタクト電極を形成しソース電極１−18およびドレイ
ン電極１−19とする。該ソース電極及びドレイン電極
は、アルミニュウムなどの金属材料で形成する。この様
にして薄膜トランジスタが形成される。同図に示される
ようにデュアルゲートを有するMOS型薄膜トランジスタ
となる。
［実施例２］ 実施例１ではデュアルゲートを有するMOS型トランジ
スタの製造方法にしたがって説明したが、構造としては
シングルゲートであってもよい。第２図に、シングルゲ
ートを有するMOS型薄膜トランジスタの構造断面図を示
す。２−１は非晶質絶縁基,2−２は再結晶化未添加シリ
コン薄膜、２−３は結晶粒界、２−４はゲート酸化膜、
２−５はゲート電極、２−６はソース領域、２−７はド
レイン領域、２−８はチャネル領域でありここは結晶領
域である。２−９は層間絶縁膜、２−10はソース電極、
２−11はドレイン電極である。
スタの製造方法にしたがって説明したが、構造としては
シングルゲートであってもよい。第２図に、シングルゲ
ートを有するMOS型薄膜トランジスタの構造断面図を示
す。２−１は非晶質絶縁基,2−２は再結晶化未添加シリ
コン薄膜、２−３は結晶粒界、２−４はゲート酸化膜、
２−５はゲート電極、２−６はソース領域、２−７はド
レイン領域、２−８はチャネル領域でありここは結晶領
域である。２−９は層間絶縁膜、２−10はソース電極、
２−11はドレイン電極である。
従来薄膜トランジスタのチャネル領域には結晶粒界が
幾つ存在するかわからなかった。結晶粒界がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明による
と、薄膜トランジスタのチャネル領域に存在する結晶粒
界の数は、必ず１個だけである。結晶粒界の場所もチャ
ネル領域のちょうど中間点となる。この一個だけの結晶
粒界部分を除いた結晶領域だけをチャネル領域として利
用できるようになったので、従来に比べて、薄膜トラン
ジスタのON電流は増大しOFF電流は小さくなる。またス
レッシュホルド電圧も小さくなりトランジスタ特性が大
きく改善される。トランジスタ特性のばらつきは非常に
小さい。デュアルゲート型である場合は、薄膜トランジ
スタのOFF領域に特有のOFFリーク電流のはねあがりを抑
えることができる。チャネル領域は結晶粒界が存在しな
い全くの結晶領域であるので、単結晶シリコン薄膜を用
いた場合と同様な特性が得られる。自己整合的にソース
領域とドレイン領域が形成されるので短チャネル化に対
して効果があり、特性のばらつきも少ない。
幾つ存在するかわからなかった。結晶粒界がどこに存在
しているのか、あるいは結晶粒径がどれくらいの大きさ
なのか知ることができなかった。しかし本発明による
と、薄膜トランジスタのチャネル領域に存在する結晶粒
界の数は、必ず１個だけである。結晶粒界の場所もチャ
ネル領域のちょうど中間点となる。この一個だけの結晶
粒界部分を除いた結晶領域だけをチャネル領域として利
用できるようになったので、従来に比べて、薄膜トラン
ジスタのON電流は増大しOFF電流は小さくなる。またス
レッシュホルド電圧も小さくなりトランジスタ特性が大
きく改善される。トランジスタ特性のばらつきは非常に
小さい。デュアルゲート型である場合は、薄膜トランジ
スタのOFF領域に特有のOFFリーク電流のはねあがりを抑
えることができる。チャネル領域は結晶粒界が存在しな
い全くの結晶領域であるので、単結晶シリコン薄膜を用
いた場合と同様な特性が得られる。自己整合的にソース
領域とドレイン領域が形成されるので短チャネル化に対
して効果があり、特性のばらつきも少ない。
非晶質絶縁基板上に結晶粒界の場所が制御された結晶
性の優れたシリコン薄膜を作製することが可能になった
のでSOI技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシード
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒径を持つ不純物未添加シリコン
薄膜が形成される。600℃以下の低温のプロセスでも作
製が可能なので、価格が安くて耐熱温度が低いガラス基
板をもちいることができる。高価で大がかりな装置は必
要としないので、優れたシリコン薄膜が得られるのにか
かわらずコストアップとはならない。
性の優れたシリコン薄膜を作製することが可能になった
のでSOI技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシード
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒径を持つ不純物未添加シリコン
薄膜が形成される。600℃以下の低温のプロセスでも作
製が可能なので、価格が安くて耐熱温度が低いガラス基
板をもちいることができる。高価で大がかりな装置は必
要としないので、優れたシリコン薄膜が得られるのにか
かわらずコストアップとはならない。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板のてい価
格か及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板のてい価
格か及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り様密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4判あるいはA3判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り様密着型イメージセンサー
への応用も容易となる。もちろん電源電圧の低減、消費
電流の低減、信頼性の向上に対してもその効果は大き
い。また低温プロセスによって作製することができるの
で、密着型イメージセンサーチップの長尺化が可能とな
り、一本のチップでA4判あるいはA3判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
（Al2O3）あるいはMgO・Al2O3,BP,CaF2等の結晶性絶縁
基板も用いることができる。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあろいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあろいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
本発明によれば、ゲート電極がシリコン薄膜の結晶粒
界が形成される部分を除く領域上に形成されて、チャネ
ル領域はシリコン薄膜の結晶粒界が形成されない領域に
形成される。従って、従来に比べて、薄膜トランジスタ
のON電流は増大し、OFF電流は小さくなる。またスレッ
シュホールド電圧も小さくなりトランジスタ特性が大き
く改善される。
界が形成される部分を除く領域上に形成されて、チャネ
ル領域はシリコン薄膜の結晶粒界が形成されない領域に
形成される。従って、従来に比べて、薄膜トランジスタ
のON電流は増大し、OFF電流は小さくなる。またスレッ
シュホールド電圧も小さくなりトランジスタ特性が大き
く改善される。
第１図（ａ）から（ｋ）は、本発明における薄膜半導体
装置の製造方法を示す工程図である。但し、第１図
（ｋ）は、第１図（ｈ）の平面図である。 第２図は、実施例２を説明する構造断面図である。 １−1;非晶質絶縁基板 ２−1; 〃 １−4,1−5;再結晶化シリコン島（不純物添加シリコン
島） １−7;再結晶化未添加シリコン薄膜（ｉ−シリコン薄
膜） ２−1; 〃 １−8;結晶粒界 ２−3; 〃 １−9;ゲート酸化膜 ２−4; 〃 １−11;ゲート電極 ２−5; 〃 １−12;不純物イオンビーム １−13;ソース領域 ２−6; 〃 １−14;ドレイン領域 ２−7; 〃 １−13,1−14,1−15;不純物領域
装置の製造方法を示す工程図である。但し、第１図
（ｋ）は、第１図（ｈ）の平面図である。 第２図は、実施例２を説明する構造断面図である。 １−1;非晶質絶縁基板 ２−1; 〃 １−4,1−5;再結晶化シリコン島（不純物添加シリコン
島） １−7;再結晶化未添加シリコン薄膜（ｉ−シリコン薄
膜） ２−1; 〃 １−8;結晶粒界 ２−3; 〃 １−9;ゲート酸化膜 ２−4; 〃 １−11;ゲート電極 ２−5; 〃 １−12;不純物イオンビーム １−13;ソース領域 ２−6; 〃 １−14;ドレイン領域 ２−7; 〃 １−13,1−14,1−15;不純物領域
Claims (7)
- 【請求項１】非晶質絶縁基板上に、ソース・ドレイン領
域となる２つのシリコン層を離間して形成する工程と、
該２つのシリコン層を結晶成長させて再結晶化する工程
と、該２つのシリコン層の間及び上にシリコン薄膜を形
成する工程と、該再結晶化された該シリコン層をシード
として該シリコン薄膜を結晶成長させる工程と、該シリ
コン薄膜上にゲート絶縁膜を形成する工程と、該シリコ
ン薄膜の結晶成長により形成された結晶粒界を除く領域
上に該ゲート絶縁膜を介して複数のゲート電極を離間し
て形成する工程と、該複数のゲート電極をマスクとして
不純物を該シリコン層及び該シリコン薄膜に注入する工
程とからなることを特徴とする薄膜トランジスタの製造
方法。 - 【請求項２】該２つのシリコン層を結晶成長させて再結
晶化する工程は、窒素ガスあるいは水素ガスあるいはア
ルゴンガスあるいはヘリウムガス雰囲気中で熱処理にて
行うことを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。 - 【請求項３】該２つのシリコン層を結晶成長させて再結
晶化する工程は、500℃〜600℃で行うことを特徴とする
請求項２記載の薄膜トランジスタの製造方法。 - 【請求項４】該再結晶化された該シリコン層をシードと
して該シリコン薄膜を結晶成長させる工程は１×10-6〜
１×10-10Torrの真空雰囲気でアニールすることを特徴
とする請求項１記載の薄膜トランジスタの製造方法。 - 【請求項５】非晶質絶縁基板上に、ソース・ドレイン領
域となる２つのシリコン層を離間して形成する工程と、
該２つのシリコン層を結晶成長させて再結晶化する工程
と、該２つのシリコン層の間及び上にシリコン薄膜を形
成する工程と、該再結晶化された該シリコン層をシード
として該シリコン薄膜を結晶成長させる工程と、該シリ
コン薄膜上にゲート絶縁膜を形成する工程と、該シリコ
ン薄膜の結晶成長により形成された結晶粒界を除く領域
上に該ゲート絶縁膜を介してゲート電極を形成する工程
と、該ゲート電極をマスクとして不純物を該シリコン層
及び該シリコン薄膜に注入する工程とからなることを特
徴とする薄膜トランジスタの製造方法。 - 【請求項６】非晶質絶縁基板上に、互いに離間して形成
されたソース・ドレイン領域となる２つのシリコン層
と、該２つのシリコン層の間及び上に形成されてなるシ
リコン薄膜と、該シリコン薄膜上に形成されてなるゲー
ト絶縁膜と、該２つのシリコン層の間の該シリコン薄膜
に形成された結晶粒界と、該シリコン薄膜の結晶粒界を
除く領域上に該ゲート絶縁膜を介して形成されたゲート
電極とからなることを特徴とする薄膜トランジスタ。 - 【請求項７】非晶質絶縁基板上に、互いに離間して形成
されたソース・ドレイン領域となる２つのシリコン層
と、該２つのシリコン層の間及び上に形成されてなるシ
リコン薄膜と、該シリコン薄膜上に形成されてなるゲー
ト絶縁膜と、該２つのシリコン層の間の該シリコン薄膜
に形成された結晶粒界と、該シリコン薄膜の結晶粒界を
除く領域上に該ゲート絶縁膜を介して形成された複数の
ゲート電極とからなることを特徴とする薄膜トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23681988A JP2720473B2 (ja) | 1988-09-21 | 1988-09-21 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23681988A JP2720473B2 (ja) | 1988-09-21 | 1988-09-21 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284773A JPH0284773A (ja) | 1990-03-26 |
| JP2720473B2 true JP2720473B2 (ja) | 1998-03-04 |
Family
ID=17006252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23681988A Expired - Fee Related JP2720473B2 (ja) | 1988-09-21 | 1988-09-21 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2720473B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140631A (ja) * | 1992-10-28 | 1994-05-20 | Ryoden Semiconductor Syst Eng Kk | 電界効果型薄膜トランジスタおよびその製造方法 |
| US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| US7238557B2 (en) | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN108470774B (zh) * | 2018-05-17 | 2021-04-13 | 云谷（固安）科技有限公司 | 薄膜晶体管及其制作方法、显示面板和显示装置 |
-
1988
- 1988-09-21 JP JP23681988A patent/JP2720473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0284773A (ja) | 1990-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260645A (ja) | 薄膜半導体装置およびその製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02194620A (ja) | 半導体薄膜の結晶成長方法 | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
| JPH036865A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH04152676A (ja) | 薄膜半導体装置の製造方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |