JP2687394B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2687394B2 JP2687394B2 JP63040100A JP4010088A JP2687394B2 JP 2687394 B2 JP2687394 B2 JP 2687394B2 JP 63040100 A JP63040100 A JP 63040100A JP 4010088 A JP4010088 A JP 4010088A JP 2687394 B2 JP2687394 B2 JP 2687394B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- crystal
- island
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁基板上に形成される半導体装置の製造
方法に関する。
方法に関する。
絶縁膜上に結晶粒の大きな多結晶シリコン薄膜あるい
は、単結晶シリコン薄膜を形成する方法は、SOI（Silic
on On Insulator）技術として知られている。例えば、
固相成長法、レーザービーム再結晶化法などの方法があ
る。（参考文献応用物理 第54巻 第12号 1274ペー
ジ,1985年）また、固相成長法として、シリコン薄膜に
シリコンイオンをイオン注入し、その後約600℃程度の
低温でアニールすると結晶成長するという方法も報告さ
れている。（参考文献,J.Appl.Phys.59（７）,1April,2
422ページ 1986年） 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核
が、多数存在する為に数多くの結晶粒が成長し該結晶粒
のひとつひとつは大きく成長しない。また、結晶粒がラ
ンダムに成長する為に、結晶粒界がどこに存在するのか
わからない。従って、このような従来の方法で得られた
多結晶シリコン膜を用いて薄膜トランジスタを作製する
と電気的特性のバラツキが大きく実用化できない。例え
ば、結晶粒径の大きさが２μｍ程度に成長した多結晶シ
リコン薄膜にチャネル長１μｍの薄膜トランジスタを作
製した場合を考える。従来の方法では、これまで述べて
きたように、結晶粒界がランダムに存在する為に、基板
上の場所によって、薄膜トランジスタのチャネル内に結
晶粒界が１個存在する場合と、結晶粒界がまったく存在
しない場合があり、この２つの薄膜トランジスタの電気
的特性はまったく異なる。一方、レーザービーム再結晶
化法においては、レーザービームのくり返し走査が必要
な為に大面積を一括して結晶成長させる事はむずかし
い。さらにレーザービーム内のエネルギー分布をも制御
する必要がある為大がかりで高価な装置が要求される。
は、単結晶シリコン薄膜を形成する方法は、SOI（Silic
on On Insulator）技術として知られている。例えば、
固相成長法、レーザービーム再結晶化法などの方法があ
る。（参考文献応用物理 第54巻 第12号 1274ペー
ジ,1985年）また、固相成長法として、シリコン薄膜に
シリコンイオンをイオン注入し、その後約600℃程度の
低温でアニールすると結晶成長するという方法も報告さ
れている。（参考文献,J.Appl.Phys.59（７）,1April,2
422ページ 1986年） 〔発明が解決しようとする課題〕 前記固相成長法においては、結晶成長の種となる核
が、多数存在する為に数多くの結晶粒が成長し該結晶粒
のひとつひとつは大きく成長しない。また、結晶粒がラ
ンダムに成長する為に、結晶粒界がどこに存在するのか
わからない。従って、このような従来の方法で得られた
多結晶シリコン膜を用いて薄膜トランジスタを作製する
と電気的特性のバラツキが大きく実用化できない。例え
ば、結晶粒径の大きさが２μｍ程度に成長した多結晶シ
リコン薄膜にチャネル長１μｍの薄膜トランジスタを作
製した場合を考える。従来の方法では、これまで述べて
きたように、結晶粒界がランダムに存在する為に、基板
上の場所によって、薄膜トランジスタのチャネル内に結
晶粒界が１個存在する場合と、結晶粒界がまったく存在
しない場合があり、この２つの薄膜トランジスタの電気
的特性はまったく異なる。一方、レーザービーム再結晶
化法においては、レーザービームのくり返し走査が必要
な為に大面積を一括して結晶成長させる事はむずかし
い。さらにレーザービーム内のエネルギー分布をも制御
する必要がある為大がかりで高価な装置が要求される。
本発明は、上記のような従来のSOI法の問題点を解決
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
し、絶縁基板上の所定の位置に多結晶シリコンの結晶領
域を形成させ、該結晶領域内に薄膜トランジスタなどの
半導体装置を作製し、単結晶シリコンを用いた場合と同
程度の特性の半導体装置を絶縁基板上でバラツキなく実
現する事を目的とする。非常に簡単で安価な方法で上述
のような特性のすぐれたバラツキの少ない半導体装置を
実現する事を目的とする。
本発明の半導体装置の製造方法は、絶縁基板上にシリ
コン薄膜を堆積させる第１の工程と、該シリコン薄膜上
に島状酸化膜を形成する第２の工程と、該島状酸化膜に
覆われていない該シリコン薄膜領域を酸化させる第３の
工程と、表面研磨して該島状酸化の下のシリコン薄膜の
表面を露出させる第４の工程と、非晶質シリコン薄膜を
堆積させる第５の工程と、該第４の工程で露出された該
シリコン薄膜の表面を核とし、該非晶質シリコン薄膜を
結晶成長させて多結晶シリコン薄膜を形成する第６の工
程と、該多結晶シリコン薄膜の結晶粒界部分を除く結晶
領域内に半導体装置を形成する第７の工程を少なくとも
有することを特徴とする。
コン薄膜を堆積させる第１の工程と、該シリコン薄膜上
に島状酸化膜を形成する第２の工程と、該島状酸化膜に
覆われていない該シリコン薄膜領域を酸化させる第３の
工程と、表面研磨して該島状酸化の下のシリコン薄膜の
表面を露出させる第４の工程と、非晶質シリコン薄膜を
堆積させる第５の工程と、該第４の工程で露出された該
シリコン薄膜の表面を核とし、該非晶質シリコン薄膜を
結晶成長させて多結晶シリコン薄膜を形成する第６の工
程と、該多結晶シリコン薄膜の結晶粒界部分を除く結晶
領域内に半導体装置を形成する第７の工程を少なくとも
有することを特徴とする。
ここでは、アクティブマトリクス基板あるいは密着型
イメージセンサーなどに本発明を用いた場合を例として
本発明の実施例を説明する。従って絶縁基板は可視光を
透過する透明性絶縁基板を用いる。第１図（ａ）におい
て、石英基板などの透明性絶縁基板１−１上に、シリコ
ン薄膜１−２を堆積させる。該シリコン薄膜１−２は結
晶性の良好な膜である事が望ましい。堆積方法として
は、EB蒸着法（Electron Beam蒸着法），スパッタ法,MB
E（Molecular Beam Epitaxy）法，減圧CVD（Chemical V
apor Deposition）法，常圧CVD法，プラズマCVD法，光
励起CVD法などがある。堆積させたままでもよいが再結
晶化させる為の熱処理工程を入れてもよい。例えば、EB
蒸着法やスパッタ法やMBE法により堆積させられたシリ
コン薄膜は、500℃から700℃の低温アニールにより結晶
粒が１〜２μｍに結晶成長する。また減圧CVD法などで
堆積させられたシリコン薄膜は、シリコンイオン注入を
行ないシリコン薄膜を一担非晶質化させ、その後500℃
から700℃の低温アニールすると結晶粒が１〜２μｍに
結晶成長する。またプラズマCVD法などで堆積させられ
たシリコン薄膜は、膜中に多量の水素を含んでいるの
で、300℃から450℃程度のアニールで水素を放出させ、
その後500℃から700℃の低温アニールで１〜２μｍの結
晶粒に結晶成長させる。
イメージセンサーなどに本発明を用いた場合を例として
本発明の実施例を説明する。従って絶縁基板は可視光を
透過する透明性絶縁基板を用いる。第１図（ａ）におい
て、石英基板などの透明性絶縁基板１−１上に、シリコ
ン薄膜１−２を堆積させる。該シリコン薄膜１−２は結
晶性の良好な膜である事が望ましい。堆積方法として
は、EB蒸着法（Electron Beam蒸着法），スパッタ法,MB
E（Molecular Beam Epitaxy）法，減圧CVD（Chemical V
apor Deposition）法，常圧CVD法，プラズマCVD法，光
励起CVD法などがある。堆積させたままでもよいが再結
晶化させる為の熱処理工程を入れてもよい。例えば、EB
蒸着法やスパッタ法やMBE法により堆積させられたシリ
コン薄膜は、500℃から700℃の低温アニールにより結晶
粒が１〜２μｍに結晶成長する。また減圧CVD法などで
堆積させられたシリコン薄膜は、シリコンイオン注入を
行ないシリコン薄膜を一担非晶質化させ、その後500℃
から700℃の低温アニールすると結晶粒が１〜２μｍに
結晶成長する。またプラズマCVD法などで堆積させられ
たシリコン薄膜は、膜中に多量の水素を含んでいるの
で、300℃から450℃程度のアニールで水素を放出させ、
その後500℃から700℃の低温アニールで１〜２μｍの結
晶粒に結晶成長させる。
このようにして得られたシリコン薄膜１−２上に島状
酸化膜１−３を形成する。例えば減圧CVD法，常圧CVD
法，プラズマCVD法などの方法で前記シリコン薄膜１−
２上に酸化膜（SiO2）を堆積させホトリソグラフィ法で
該島状酸化膜１−３を形成する。酸化膜ではなく窒化膜
でもよいことはもちろんである。該島状酸化膜１−３ひ
とつひとつの大きさ（以後ｌと呼ぶ）と、該島状酸化膜
間の距離（以後ｘと呼ぶ）とは、本発明の目的とする結
晶性の良好な多結晶シリコン薄膜を作製する上で重要な
ファクターとなるので以降必要に応じて説明する。概略
を述べると、ｌを１〜２μｍ、ｘを50μｍ程度となる。
酸化膜１−３を形成する。例えば減圧CVD法，常圧CVD
法，プラズマCVD法などの方法で前記シリコン薄膜１−
２上に酸化膜（SiO2）を堆積させホトリソグラフィ法で
該島状酸化膜１−３を形成する。酸化膜ではなく窒化膜
でもよいことはもちろんである。該島状酸化膜１−３ひ
とつひとつの大きさ（以後ｌと呼ぶ）と、該島状酸化膜
間の距離（以後ｘと呼ぶ）とは、本発明の目的とする結
晶性の良好な多結晶シリコン薄膜を作製する上で重要な
ファクターとなるので以降必要に応じて説明する。概略
を述べると、ｌを１〜２μｍ、ｘを50μｍ程度となる。
次に熱酸化を行ない、前記シリコン薄膜１−２におい
て島状酸化膜１−３におおわれていない領域をすべて酸
化膜とする。このように形成された酸化膜をここではフ
ィールド酸化層１−４と呼ぶ。一方、シリコン薄膜１−
２において、島状酸化膜１−３におおわれていた領域
は、島状シリコン薄膜１−５として残る。前記フィール
ド酸化層１−４の形成方法としては乾燥酸素中で700℃
から1400℃に加熱するdry酸化法、酸化速度のより速い
方法としては水蒸気を導入して加熱するwet酸化法など
の方法がある。これらの熱酸化は、フィールド酸化層が
透明性絶縁基板表面に達するまで行なう。従って、この
工程まで終了した基板はほぼ透明となっており、透明性
絶縁基板として扱っても何ら問題はない。また、島状酸
化膜１−３の部分は、くぼんだ形状となっている。一
方、熱酸化工程は上述したように高温熱処理であるの
で、前記島状シリコン薄膜１−５は、前工程での状態と
比べてさらに結晶化が進んでいる。
て島状酸化膜１−３におおわれていない領域をすべて酸
化膜とする。このように形成された酸化膜をここではフ
ィールド酸化層１−４と呼ぶ。一方、シリコン薄膜１−
２において、島状酸化膜１−３におおわれていた領域
は、島状シリコン薄膜１−５として残る。前記フィール
ド酸化層１−４の形成方法としては乾燥酸素中で700℃
から1400℃に加熱するdry酸化法、酸化速度のより速い
方法としては水蒸気を導入して加熱するwet酸化法など
の方法がある。これらの熱酸化は、フィールド酸化層が
透明性絶縁基板表面に達するまで行なう。従って、この
工程まで終了した基板はほぼ透明となっており、透明性
絶縁基板として扱っても何ら問題はない。また、島状酸
化膜１−３の部分は、くぼんだ形状となっている。一
方、熱酸化工程は上述したように高温熱処理であるの
で、前記島状シリコン薄膜１−５は、前工程での状態と
比べてさらに結晶化が進んでいる。
続いて基板表面を表面研磨して、島状シリコン薄膜１
−５の表面を露出させ、基板表面を平担にする。この工
程まで終了した時の基板の状態を第１図（ｄ）に示す。
図中１−６は研磨面を示す。表面は単結晶シリコンウエ
ハの表面を鏡面研磨する場合と同様な方法で研磨する。
研磨面は不純物や欠陥が残らないように洗浄を必要に応
じて行なう。
−５の表面を露出させ、基板表面を平担にする。この工
程まで終了した時の基板の状態を第１図（ｄ）に示す。
図中１−６は研磨面を示す。表面は単結晶シリコンウエ
ハの表面を鏡面研磨する場合と同様な方法で研磨する。
研磨面は不純物や欠陥が残らないように洗浄を必要に応
じて行なう。
次に非晶質シリコン薄膜１−７を堆積させる。該非晶
質シリコン薄膜１−７は、膜質が均一である事が望まし
い。堆積方法としては、前にも述べたように、EB蒸着
法，スパッタ法,MBE法，減圧CVD法，常圧CVD法，プラズ
マCVD法，光励起CVD法などの方法がある。いずれの方法
においても堆積温度を高くすると小さな結晶粒の存在す
る多結晶となってしまうので高くても600℃以下とした
ほうがよい。水素が膜中に含まれないという点で、EB蒸
着法，スパッタ法,MBE法などが有効である。その他の方
法で堆積し膜中に水素が含まれている場合は350℃から4
00℃の低温アニールで水素をゆっくりと放出させる。
質シリコン薄膜１−７は、膜質が均一である事が望まし
い。堆積方法としては、前にも述べたように、EB蒸着
法，スパッタ法,MBE法，減圧CVD法，常圧CVD法，プラズ
マCVD法，光励起CVD法などの方法がある。いずれの方法
においても堆積温度を高くすると小さな結晶粒の存在す
る多結晶となってしまうので高くても600℃以下とした
ほうがよい。水素が膜中に含まれないという点で、EB蒸
着法，スパッタ法,MBE法などが有効である。その他の方
法で堆積し膜中に水素が含まれている場合は350℃から4
00℃の低温アニールで水素をゆっくりと放出させる。
続いて、前記島状シリコン薄膜１−５を結晶成長の核
として、該非晶質シリコン薄膜１−７を結晶成長させ
る。前記島状シリコン薄膜１−５は、前に述べたように
大きさｌが１〜２μｍで、結晶粒径が１〜２μｍである
ので、該島状シリコン薄膜１−５には結晶粒界がまった
く含まれないか、あるいは多くても１個含まれるだけで
ある。結晶成長は島状シリコン薄膜１−５に重なってい
る部分を中心として放射状にすすむ。そして島状シリコ
ン薄膜１−５間の中間点で両方向から成長してきた結晶
粒がぶつかり合い、結晶粒界１−８が生じる。結晶粒の
成長は100μｍ程度に達する。従って前記島状シリコン
薄膜１−５の間の距離ｘを100μｍ以下にしておけば、
前記島状シリコン薄膜１−５と結晶粒界１−８との間の
領域は完全な結晶領域１−９となる。結晶粒の成長が10
0μｍ以上に達成される場合にはｘをさらに大きくする
事ができ、より大きな結晶領域を実現できる。結晶成長
の方法は、500℃から700℃の低温アニールで、前記島状
シリコン薄膜１−５を核として結晶成長させる。一種の
固相エピタキシャル成長ということもできる。非晶質シ
リコン薄膜１−７を堆積させた状態で結晶成長させても
よいが、該非晶質シリコン薄膜１−７上に酸化膜などを
キャッピングしてから結晶成長させる事も考えられる。
この場合は結晶領域１−９の表面の平担性を保つ点で効
果がある。もちろん結晶成長後、該酸化膜は除去しても
よいし、あるいはその後作製する半導体装置の一部とし
て利用してもよい。基板表面は平担なので結晶成長は一
様に進行する。
として、該非晶質シリコン薄膜１−７を結晶成長させ
る。前記島状シリコン薄膜１−５は、前に述べたように
大きさｌが１〜２μｍで、結晶粒径が１〜２μｍである
ので、該島状シリコン薄膜１−５には結晶粒界がまった
く含まれないか、あるいは多くても１個含まれるだけで
ある。結晶成長は島状シリコン薄膜１−５に重なってい
る部分を中心として放射状にすすむ。そして島状シリコ
ン薄膜１−５間の中間点で両方向から成長してきた結晶
粒がぶつかり合い、結晶粒界１−８が生じる。結晶粒の
成長は100μｍ程度に達する。従って前記島状シリコン
薄膜１−５の間の距離ｘを100μｍ以下にしておけば、
前記島状シリコン薄膜１−５と結晶粒界１−８との間の
領域は完全な結晶領域１−９となる。結晶粒の成長が10
0μｍ以上に達成される場合にはｘをさらに大きくする
事ができ、より大きな結晶領域を実現できる。結晶成長
の方法は、500℃から700℃の低温アニールで、前記島状
シリコン薄膜１−５を核として結晶成長させる。一種の
固相エピタキシャル成長ということもできる。非晶質シ
リコン薄膜１−７を堆積させた状態で結晶成長させても
よいが、該非晶質シリコン薄膜１−７上に酸化膜などを
キャッピングしてから結晶成長させる事も考えられる。
この場合は結晶領域１−９の表面の平担性を保つ点で効
果がある。もちろん結晶成長後、該酸化膜は除去しても
よいし、あるいはその後作製する半導体装置の一部とし
て利用してもよい。基板表面は平担なので結晶成長は一
様に進行する。
このようにして島状シリコン薄膜１−５と結晶粒界１
−８との間に形成された結晶領域１−９の部分を利用し
て半導体装置を作製する。核となる島状シリコン薄膜１
−５には多くても１個の結晶粒界しか含まれないので、
本発明において半導体装置を作製する点において何ら問
題にならない。本実施例においては薄膜トランジスタを
作製する場合を例として説明する。結晶領域１−９の中
にホトリソグラフィ法により単結晶能動領域１−10をパ
ターニングし、続いてゲート酸化膜１−11を形成する。
ゲート酸化膜は熱酸化法で形成する。その後多結晶シリ
コンなどでゲート電極１−12を形成し該ゲート電極１−
12をマスクとして、ソース及びドレイン領域１−13を形
成する。Ｐチャネルの場合はＢ（ボロン）、Ｎチャネル
の場合は、Ｐ（リン）,As（ヒ素）を不純物添加する。
添加方法としてはイオン注入法あるいは拡散法などがあ
る。次に層間絶縁膜１−14として酸化膜あるいは窒化膜
を堆積させ、コンタクトホールを形成して金属電極１−
15を形成する。
−８との間に形成された結晶領域１−９の部分を利用し
て半導体装置を作製する。核となる島状シリコン薄膜１
−５には多くても１個の結晶粒界しか含まれないので、
本発明において半導体装置を作製する点において何ら問
題にならない。本実施例においては薄膜トランジスタを
作製する場合を例として説明する。結晶領域１−９の中
にホトリソグラフィ法により単結晶能動領域１−10をパ
ターニングし、続いてゲート酸化膜１−11を形成する。
ゲート酸化膜は熱酸化法で形成する。その後多結晶シリ
コンなどでゲート電極１−12を形成し該ゲート電極１−
12をマスクとして、ソース及びドレイン領域１−13を形
成する。Ｐチャネルの場合はＢ（ボロン）、Ｎチャネル
の場合は、Ｐ（リン）,As（ヒ素）を不純物添加する。
添加方法としてはイオン注入法あるいは拡散法などがあ
る。次に層間絶縁膜１−14として酸化膜あるいは窒化膜
を堆積させ、コンタクトホールを形成して金属電極１−
15を形成する。
実施例では薄膜トランジスタの場合を例にとって説明
したが、バイポーラ型トランジスタなどその他の半導体
装置にももちろん応用することができる。
したが、バイポーラ型トランジスタなどその他の半導体
装置にももちろん応用することができる。
種結晶の上に非晶質シリコン薄膜を堆積し、該非晶質
シリコン薄膜を低温で固相成長させることができるので
絶縁基板、特に石英基板のような透明性絶縁基板上にほ
ぼ単結晶に近いシリコン薄膜を作製することができる。
種結晶となる島状シリコン薄膜が形成された表面が基板
全面にわたって平担となっているので、形状による結晶
成長のムラについてはまったく問題とならない。従っ
て、その上に堆積させられた非晶質シリコン薄膜の結晶
成長は非常に均一に進行する。結晶粒界の位置及び結晶
領域の位置を基板上所定の場所に形成することができる
ので、結晶領域のみを用いて半導体装置を作製すること
ができ、単結晶シリコン薄膜を用いた半導体装置と同等
の特性が得られる。
シリコン薄膜を低温で固相成長させることができるので
絶縁基板、特に石英基板のような透明性絶縁基板上にほ
ぼ単結晶に近いシリコン薄膜を作製することができる。
種結晶となる島状シリコン薄膜が形成された表面が基板
全面にわたって平担となっているので、形状による結晶
成長のムラについてはまったく問題とならない。従っ
て、その上に堆積させられた非晶質シリコン薄膜の結晶
成長は非常に均一に進行する。結晶粒界の位置及び結晶
領域の位置を基板上所定の場所に形成することができる
ので、結晶領域のみを用いて半導体装置を作製すること
ができ、単結晶シリコン薄膜を用いた半導体装置と同等
の特性が得られる。
本発明を薄膜トランジスタに応用すれば、ドライバー
回路を同一基板内に作り込んだアクティブマトリクス基
板の高速化が実現できる。さらに電源電圧の低減、消費
電流の低減、信頼性の向上に関しても大きな効果があ
る。
回路を同一基板内に作り込んだアクティブマトリクス基
板の高速化が実現できる。さらに電源電圧の低減、消費
電流の低減、信頼性の向上に関しても大きな効果があ
る。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、及び階調を取
る場合に非常に大きな効果を生み出す。電源電圧の低
減、消費電流の低減、信頼性の向上にも効果は大きい。
高解像度化が達成されるとカラー読み取り用密着型イメ
ージセンサーへの応用も容易となる。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、及び階調を取
る場合に非常に大きな効果を生み出す。電源電圧の低
減、消費電流の低減、信頼性の向上にも効果は大きい。
高解像度化が達成されるとカラー読み取り用密着型イメ
ージセンサーへの応用も容易となる。
レーザービーム照射装置などの精巧で高価な装置を必
要としないので、作製が簡単であり、費用の低減化に役
だつ。
要としないので、作製が簡単であり、費用の低減化に役
だつ。
以上述べたように、本発明は、絶縁基板特に透明性絶
縁基板上に単結晶シリコン薄膜を作製する場合に、非常
に有効なものである。
縁基板上に単結晶シリコン薄膜を作製する場合に、非常
に有効なものである。
第１図（ａ）から（ｇ）は、本発明における半導体装置
の製造方法を示す工程図である。 １−３……島状酸化膜 １−４……フィールド酸化層 １−５……島状シリコン薄膜 １−６……研磨面 １−８……結晶粒界 １−９……結晶領域
の製造方法を示す工程図である。 １−３……島状酸化膜 １−４……フィールド酸化層 １−５……島状シリコン薄膜 １−６……研磨面 １−８……結晶粒界 １−９……結晶領域
Claims (1)
- 【請求項１】絶縁基板上にシリコン薄膜を堆積させる第
１の工程と、該シリコン薄膜上に島状酸化膜を形成する
第２の工程と、該島状酸化膜に覆われていない該シリコ
ン薄膜領域を酸化させる第３の工程と、表面研磨して該
島状酸化の下のシリコン薄膜の表面を露出させる第４の
工程と、非晶質シリコン薄膜を堆積させる第５の工程
と、該第４の工程で露出された該シリコン薄膜の表面を
核とし、該非晶質シリコン薄膜を結晶成長させて多結晶
シリコン薄膜を形成する第６の工程と、該多結晶シリコ
ン薄膜の結晶粒界部分を除く結晶領域内に半導体装置を
形成する第７の工程を少なくとも有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040100A JP2687394B2 (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040100A JP2687394B2 (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01214111A JPH01214111A (ja) | 1989-08-28 |
| JP2687394B2 true JP2687394B2 (ja) | 1997-12-08 |
Family
ID=12571446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63040100A Expired - Fee Related JP2687394B2 (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687394B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2514424B2 (ja) * | 1989-03-28 | 1996-07-10 | 宇部興産株式会社 | 珪素含有多環状芳香族重合体並びにその製造方法 |
| JP2514426B2 (ja) * | 1989-04-18 | 1996-07-10 | 宇部興産株式会社 | 珪素含有多環状芳香族重合体並びにその製造方法 |
-
1988
- 1988-02-23 JP JP63040100A patent/JP2687394B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01214111A (ja) | 1989-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPH01722A (ja) | 半導体基材の製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH01216519A (ja) | 半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JPH0113210B2 (ja) | ||
| JPH04100211A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0786601A (ja) | 多結晶シリコンｍｏｓトランジスタ及びその製造方法 | |
| JPH01220820A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |