JPH02103925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02103925A JPH02103925A JP25782788A JP25782788A JPH02103925A JP H02103925 A JPH02103925 A JP H02103925A JP 25782788 A JP25782788 A JP 25782788A JP 25782788 A JP25782788 A JP 25782788A JP H02103925 A JPH02103925 A JP H02103925A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- film
- polycrystalline
- silicon layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000010438 heat treatment Methods 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 33
- 239000011521 glass Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000001771 vacuum deposition Methods 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 4
- 239000010453 quartz Substances 0.000 abstract description 4
- 210000004940 nucleus Anatomy 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 96
- 239000010410 layer Substances 0.000 description 80
- 239000013078 crystal Substances 0.000 description 31
- 230000006911 nucleation Effects 0.000 description 27
- 238000010899 nucleation Methods 0.000 description 27
- 239000000758 substrate Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000037230 mobility Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 241000282412 Homo Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。
性非晶質材料上に半導体素子を形成する製造方法に関す
る。
［従来の技術］
ガラス、石英等の絶縁性非晶質基板や、５ｉ０２等の絶
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。
近年、大型で高解像度の液晶表示パネルや、高速で高解
像度の密着型イメージセンサや三次元ＩＣ等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。
像度の密着型イメージセンサや三次元ＩＣ等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。
絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、 （１）プラズマＣＶＤ法等
により形成した非晶質シリコンを素子材としたＴＰＴ、
（２）ＣＶＤ法等で形成した多結晶シリコンを素子材
としたＴ Ｐ Ｔ、 （３）溶融再結晶化法等により
形成した単結晶シリコンを素子材としたＴＰＴ等が検討
されている。
成する場合を例にとると、 （１）プラズマＣＶＤ法等
により形成した非晶質シリコンを素子材としたＴＰＴ、
（２）ＣＶＤ法等で形成した多結晶シリコンを素子材
としたＴ Ｐ Ｔ、 （３）溶融再結晶化法等により
形成した単結晶シリコンを素子材としたＴＰＴ等が検討
されている。
ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ ＜ １ｃ
ｍ２／Ｖ−ｓｅｃ 、 多結晶シリコンＴＦＴ
〜１０ｃｍ２／Ｖ−ｓｅｃ）、高性能なＴＰＴの実現は
困難であった。
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ ＜ １ｃ
ｍ２／Ｖ−ｓｅｃ 、 多結晶シリコンＴＦＴ
〜１０ｃｍ２／Ｖ−ｓｅｃ）、高性能なＴＰＴの実現は
困難であった。
一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。
［発明が解決しようとする課題］
そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。 （７１１ｉＨ５ｏｌｉｄ Ｆｉｌｍｓ １
００ （１９８３） ｐ、２２７ 、 ＪＪＡＰ Ｖｏ
ｌ、２５ Ｎｏ、２ （１９８６） ｐ、Ｌ１２１） しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉｏをイオンインプラして該多結晶シリコン
を非晶質化した後、６０ｏ′Ｃ程度の熱処理を１００時
間近く行っていた。そのため、高価なイオン注入装置を
必要としたほか、熱処理時間も極めて長いという欠点が
あった。
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。 （７１１ｉＨ５ｏｌｉｄ Ｆｉｌｍｓ １
００ （１９８３） ｐ、２２７ 、 ＪＪＡＰ Ｖｏ
ｌ、２５ Ｎｏ、２ （１９８６） ｐ、Ｌ１２１） しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉｏをイオンインプラして該多結晶シリコン
を非晶質化した後、６０ｏ′Ｃ程度の熱処理を１００時
間近く行っていた。そのため、高価なイオン注入装置を
必要としたほか、熱処理時間も極めて長いという欠点が
あった。
そこで、本発明はより簡便かつ実用的な方法で、大粒径
の多結晶シリコンを形成する製造方法を提供するもので
ある。
の多結晶シリコンを形成する製造方法を提供するもので
ある。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、
（ａ）絶縁性非晶質材料上に第１の非晶質シリコン層を
形成する工程、 （ｂ）該第１の非晶質シリコン層上に第２のシリコン層
を形成する工程、 （Ｃ）該第１の非晶質シリコン層及び第２のシリコン層
を熱処理等により結晶成長させる工程、（ｄ）結晶成長
させたシリコン層に半導体素子を形成する工程を少なく
とも有することを特徴とする。
形成する工程、 （ｂ）該第１の非晶質シリコン層上に第２のシリコン層
を形成する工程、 （Ｃ）該第１の非晶質シリコン層及び第２のシリコン層
を熱処理等により結晶成長させる工程、（ｄ）結晶成長
させたシリコン層に半導体素子を形成する工程を少なく
とも有することを特徴とする。
［実施例コ
第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。
第１図において、 （Ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくは５ｉ０２等の絶縁性非晶質材料層
等の絶縁性非晶質材料１０１上に第１の非晶質シリコン
層１０２を形成する工程である。第１の非晶質シリコン
層の形成方法としては、例えば、真空蒸着法で１Ｏ−５
Ｐａ程度以下の真空度で膜厚１００人〜３０００人程度
の非晶質シリコン膜を形成する等の方法がある。尚、成
膜方法はこれに限定されるものではなく、第２のシリコ
ン膜に比べて多結晶核発生確率の低い（望ましくは、５
５ｏ′Ｃから６５ｏ′Ｃ程度の熱処理を数十時間行って
も多結晶核が発生しない）非晶質シリコンであることが
重要である。 （Ｂ）は、該第１の非晶質シリコン［１
０２上に第２のシリコン層１０３を積層する工程である
。第２のシリコン層の形成方法としては、例文ば、ＬＰ
ＣＶＤ法で５００℃〜５６０℃程度で膜厚５０人〜１０
００人程度の非晶質シリコン膜を形成する等の方法があ
るが、成膜方法はこれに限定されるものではなく、５５
０ ’Ｃから６５ｏ′Ｃ程度の熱処理による多結晶核発
生確率が第１の非晶質シリコンに比べて高く、多結晶核
発生密度が低い（望ましくは、１μｍ角に結晶核１個未
満程度）シリコン膜であることが重要である。
非晶質基板、もしくは５ｉ０２等の絶縁性非晶質材料層
等の絶縁性非晶質材料１０１上に第１の非晶質シリコン
層１０２を形成する工程である。第１の非晶質シリコン
層の形成方法としては、例えば、真空蒸着法で１Ｏ−５
Ｐａ程度以下の真空度で膜厚１００人〜３０００人程度
の非晶質シリコン膜を形成する等の方法がある。尚、成
膜方法はこれに限定されるものではなく、第２のシリコ
ン膜に比べて多結晶核発生確率の低い（望ましくは、５
５ｏ′Ｃから６５ｏ′Ｃ程度の熱処理を数十時間行って
も多結晶核が発生しない）非晶質シリコンであることが
重要である。 （Ｂ）は、該第１の非晶質シリコン［１
０２上に第２のシリコン層１０３を積層する工程である
。第２のシリコン層の形成方法としては、例文ば、ＬＰ
ＣＶＤ法で５００℃〜５６０℃程度で膜厚５０人〜１０
００人程度の非晶質シリコン膜を形成する等の方法があ
るが、成膜方法はこれに限定されるものではなく、５５
０ ’Ｃから６５ｏ′Ｃ程度の熱処理による多結晶核発
生確率が第１の非晶質シリコンに比べて高く、多結晶核
発生密度が低い（望ましくは、１μｍ角に結晶核１個未
満程度）シリコン膜であることが重要である。
（Ｃ）は、第１及び第２のシリコン層を熱処理により結
晶成長させる工程である。熱処理温度は第１及び第２の
シリコン層の成膜条件により最適条件が異なるが、５５
０℃〜６５０ ’Ｃ程度で２〜１０時間程度窒素もしく
はＡｒ等の不活性ガス雲囲気中で熱処理することで多結
晶シリコン層１０４が形成される。そのメカニズムは、
短時間の熱処理によりまず第２のシリコン層で結晶核が
発生する、続いて、その結晶核をシードとして第１の非
晶質シリコン層が結晶化され、大粒径の多結晶シリコン
層１０４が形成される。 （Ｄ）は、多結晶化されたシ
リコン層に半導体素子を形成する工程である。
晶成長させる工程である。熱処理温度は第１及び第２の
シリコン層の成膜条件により最適条件が異なるが、５５
０℃〜６５０ ’Ｃ程度で２〜１０時間程度窒素もしく
はＡｒ等の不活性ガス雲囲気中で熱処理することで多結
晶シリコン層１０４が形成される。そのメカニズムは、
短時間の熱処理によりまず第２のシリコン層で結晶核が
発生する、続いて、その結晶核をシードとして第１の非
晶質シリコン層が結晶化され、大粒径の多結晶シリコン
層１０４が形成される。 （Ｄ）は、多結晶化されたシ
リコン層に半導体素子を形成する工程である。
尚、第１図（Ｄ）では、半導体素子としてＴＰＴを形成
する場合を例としている。図において、１０５はケート
電極、１０８はソース・ドレイン領域、１０７はゲート
絶縁膜、１０８は層間絶縁膜、１０９はコンタクト穴、
１１０は配線を示す。ＴＰＴ形成法の一例としては、多
結晶シリコン層１０４をパターン形成し、ゲート絶縁膜
を形成する。該ゲート絶縁膜は熱酸化法で形成する方法
（高温プロセス）とＣＶＤ法もしくはプラズマＣＶＤ法
等で６００℃程度以下の低温で形成する方法（低温プロ
セス）がある。
する場合を例としている。図において、１０５はケート
電極、１０８はソース・ドレイン領域、１０７はゲート
絶縁膜、１０８は層間絶縁膜、１０９はコンタクト穴、
１１０は配線を示す。ＴＰＴ形成法の一例としては、多
結晶シリコン層１０４をパターン形成し、ゲート絶縁膜
を形成する。該ゲート絶縁膜は熱酸化法で形成する方法
（高温プロセス）とＣＶＤ法もしくはプラズマＣＶＤ法
等で６００℃程度以下の低温で形成する方法（低温プロ
セス）がある。
低温プロセスでは、基板として安価なガラス基板を使用
できるため、大型な液晶表示パネルや密着型イメージセ
ンサ等の半導体装置を低コストで作成できるほか、三次
元ＩＣ等を形成する場合においても、下層部の素子に悪
影響（例えば、不純物の拡散等）を与えずに、上層部に
半導体素子を形成することが出来る。続いて、ゲート電
極を形成後、ソース・ドレイン領域をイオン注入法、熱
拡散法、プラズマドーピング法等で形成し、眉間絶縁膜
をＣＶＤ法、スパッタ法、プラズマＣＶＤ法等で形成す
る。さらに、該眉間絶縁膜にコンタクト穴を開け、配線
を形成することでＴＰＴが形成される。
できるため、大型な液晶表示パネルや密着型イメージセ
ンサ等の半導体装置を低コストで作成できるほか、三次
元ＩＣ等を形成する場合においても、下層部の素子に悪
影響（例えば、不純物の拡散等）を与えずに、上層部に
半導体素子を形成することが出来る。続いて、ゲート電
極を形成後、ソース・ドレイン領域をイオン注入法、熱
拡散法、プラズマドーピング法等で形成し、眉間絶縁膜
をＣＶＤ法、スパッタ法、プラズマＣＶＤ法等で形成す
る。さらに、該眉間絶縁膜にコンタクト穴を開け、配線
を形成することでＴＰＴが形成される。
本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスＴＰＴ （Ｎチャンネル）の電界効果移動度は、
１００〜１５０ｃｍ’／Ｖ−ｓｅｅであり、ガラス基板
上に高性能なＴＰＴを形成することが出来た。これは、
本発明の製造方法により、大粒径の多結晶シリコン膜が
再現性良く形成できるようになった結果可能となった。
ロセスＴＰＴ （Ｎチャンネル）の電界効果移動度は、
１００〜１５０ｃｍ’／Ｖ−ｓｅｅであり、ガラス基板
上に高性能なＴＰＴを形成することが出来た。これは、
本発明の製造方法により、大粒径の多結晶シリコン膜が
再現性良く形成できるようになった結果可能となった。
さらに、前記ＴＰＴ製造工程に水素ガスもしくはアンモ
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程を設けると、結晶粒界に存在する欠
陥密度が低減され、前記電界効果移動度はさらに向上す
る。
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程を設けると、結晶粒界に存在する欠
陥密度が低減され、前記電界効果移動度はさらに向上す
る。
また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする充電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする充電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
続いて、本発明に到った技術的背景を述べる。
我々は、非晶質シリコンを大粒径の多結晶シリコンに固
相成長させる為に、非晶質シリコンの成膜方法と多結晶
化されたシリコンの膜質（結晶粒径、配向性、結晶化度
等）との関係を調べた。その結果、次のようなことが明
かとなった。
相成長させる為に、非晶質シリコンの成膜方法と多結晶
化されたシリコンの膜質（結晶粒径、配向性、結晶化度
等）との関係を調べた。その結果、次のようなことが明
かとなった。
（１）熱処理による多結晶核発生密度及び多結晶核が生
成するまでの時間は、非晶質シリコンの成膜方法によっ
て異なる。
成するまでの時間は、非晶質シリコンの成膜方法によっ
て異なる。
く２）例えば、ＬＰＣＶＤ法で形成したシリコン膜の場
合は、成膜温度５９０℃程度では非晶質相の中に粒径２
００〜３００人前後の結晶粒が存在する多結晶もしくは
微結晶シリコンになっている。従って、前記膜を６００
’Ｃ程度で熱処理しても結晶粒径の増大はほとんど見
られない。また、成膜温度５００″Ｃ〜５６０℃で形成
した膜は非晶質になっているが、６００℃程度の熱処理
による多結晶核発生密度及び多結晶核が生成するまでの
時間が成膜温度によって異なっていた。即ち、成膜温度
５６０℃の場合は多結晶核発生密度が高く、結晶粒径が
せいぜい１０００人程度４但し、多結晶化に要する時間
は１〜２時間時間上短い。）であっが、成膜温度を下げ
るにしたがって、多結晶核発生密度は下がり、成膜温度
５４０℃では２０００〜３０００人程度の、また、成膜
温度５００℃では３０００〜５０００Ａ程度の結晶粒径
を有する多結晶シリコンが６００℃程度の熱処理により
形成された。 （但し、多結晶化に要する時間は、成膜
温度５４０ ’Ｃでは５時間程度、成膜温度５００℃で
は２０時間以上必要であった。）（３）同一成膜条件で
あっても膜厚を薄くすると、多結晶核発生密度が低くな
る傾向がある。
合は、成膜温度５９０℃程度では非晶質相の中に粒径２
００〜３００人前後の結晶粒が存在する多結晶もしくは
微結晶シリコンになっている。従って、前記膜を６００
’Ｃ程度で熱処理しても結晶粒径の増大はほとんど見
られない。また、成膜温度５００″Ｃ〜５６０℃で形成
した膜は非晶質になっているが、６００℃程度の熱処理
による多結晶核発生密度及び多結晶核が生成するまでの
時間が成膜温度によって異なっていた。即ち、成膜温度
５６０℃の場合は多結晶核発生密度が高く、結晶粒径が
せいぜい１０００人程度４但し、多結晶化に要する時間
は１〜２時間時間上短い。）であっが、成膜温度を下げ
るにしたがって、多結晶核発生密度は下がり、成膜温度
５４０℃では２０００〜３０００人程度の、また、成膜
温度５００℃では３０００〜５０００Ａ程度の結晶粒径
を有する多結晶シリコンが６００℃程度の熱処理により
形成された。 （但し、多結晶化に要する時間は、成膜
温度５４０ ’Ｃでは５時間程度、成膜温度５００℃で
は２０時間以上必要であった。）（３）同一成膜条件で
あっても膜厚を薄くすると、多結晶核発生密度が低くな
る傾向がある。
（４）真空蒸着法もしくはプラズマＣＶＤ法で形成した
シリコン膜の場合は、ＣＶＤ法で形成した膜よりも更に
多結晶核発生密度を下げることが出来る。真空蒸着法の
場合を例にとると、１Ｏ−８Ｐａ程度以下の真空度で基
板温度１００℃程度で形成した非晶質シリコン膜を、６
００℃の熱処理を５０時間程度行うことで、結晶粒径５
０００人を越える多結晶シリコンが形成された。熱処理
温度を５５０℃程度まで下げると、１μｍ以上の粒径を
有する多結晶シリコンも形成できるが、その場合、多結
晶化に要する熱処理時間は１００時間以上必要となる。
シリコン膜の場合は、ＣＶＤ法で形成した膜よりも更に
多結晶核発生密度を下げることが出来る。真空蒸着法の
場合を例にとると、１Ｏ−８Ｐａ程度以下の真空度で基
板温度１００℃程度で形成した非晶質シリコン膜を、６
００℃の熱処理を５０時間程度行うことで、結晶粒径５
０００人を越える多結晶シリコンが形成された。熱処理
温度を５５０℃程度まで下げると、１μｍ以上の粒径を
有する多結晶シリコンも形成できるが、その場合、多結
晶化に要する熱処理時間は１００時間以上必要となる。
以上の結果をもとに、大粒径の多結晶シリコンを形成す
べく検討した結果が、第１図に示した本発明の製造工程
である。その技術的ポイントは、多結晶核発生確率の低
い非晶質シリコン膜と多結晶核発生確率の比較的高い非
晶質シリコン膜を積層して固相成長させることで、短時
間の熱処理で大粒径の多結晶シリコン膜を形成可能とす
る点にある。
べく検討した結果が、第１図に示した本発明の製造工程
である。その技術的ポイントは、多結晶核発生確率の低
い非晶質シリコン膜と多結晶核発生確率の比較的高い非
晶質シリコン膜を積層して固相成長させることで、短時
間の熱処理で大粒径の多結晶シリコン膜を形成可能とす
る点にある。
第１図において、 （Ａ）は多結晶核発生確率の低い第
１の非晶質シリコン膜を形成する工程である。その成膜
方法としては、前述の通り例えば真空蒸着法で１０−５
Ｐ ａ程度以下の真空度で膜厚１００人〜３０００人程
度の非晶質シリコン膜を形成する等の方法がある。第２
の非晶質シリコン層の膜質で重要な点は、５５０℃〜６
５０ ’Ｃ程度の熱処理では多結晶核が発生し難いもし
くは発生するまでの時間が十分に長いことが必要である
。その為には、より規則性の少ないランダムな非晶質シ
リコン膜を形成する必要がある。具体的には、ＥＢ蒸着
法等の真空蒸着法の池に、ＭＢＥ法、プラズマＣＶＤ法
、スパッタ法、基板温度を５００℃程度以下に冷却した
ＣＶＤ法等で形成した非晶質シリコン膜が適している。
１の非晶質シリコン膜を形成する工程である。その成膜
方法としては、前述の通り例えば真空蒸着法で１０−５
Ｐ ａ程度以下の真空度で膜厚１００人〜３０００人程
度の非晶質シリコン膜を形成する等の方法がある。第２
の非晶質シリコン層の膜質で重要な点は、５５０℃〜６
５０ ’Ｃ程度の熱処理では多結晶核が発生し難いもし
くは発生するまでの時間が十分に長いことが必要である
。その為には、より規則性の少ないランダムな非晶質シ
リコン膜を形成する必要がある。具体的には、ＥＢ蒸着
法等の真空蒸着法の池に、ＭＢＥ法、プラズマＣＶＤ法
、スパッタ法、基板温度を５００℃程度以下に冷却した
ＣＶＤ法等で形成した非晶質シリコン膜が適している。
特に、ＥＢ法、ｂｉ ＢＥ法で基板温度２００℃程度よ
りも低い温度で形成した非晶質シリコン膜は、多結晶核
が発生し難く適している。
りも低い温度で形成した非晶質シリコン膜は、多結晶核
が発生し難く適している。
（Ｂ）は第１の非晶質シリコン膜に比べて、多結晶核発
生確率が比較的高い第２のシリコン膜を形成する工程で
ある。その成膜方法としては、前述の通り例えばＬＰＣ
ＶＤ法で５００℃〜５６０℃程度で膜厚５０人から１０
００人程度０非晶質シ１ノコン膜を形成する方法がある
。ＬＰＣＶＤ法で５９０℃以上で多結晶シリコン膜を形
成する方法も考えられるが、結晶粒径が２００〜３００
人程度と小さく、その上に積層した非晶質シリコン膜も
下地を反映して同程度の粒径の多結晶シリコンに同相成
長するため、大粒径化は困難である。
生確率が比較的高い第２のシリコン膜を形成する工程で
ある。その成膜方法としては、前述の通り例えばＬＰＣ
ＶＤ法で５００℃〜５６０℃程度で膜厚５０人から１０
００人程度０非晶質シ１ノコン膜を形成する方法がある
。ＬＰＣＶＤ法で５９０℃以上で多結晶シリコン膜を形
成する方法も考えられるが、結晶粒径が２００〜３００
人程度と小さく、その上に積層した非晶質シリコン膜も
下地を反映して同程度の粒径の多結晶シリコンに同相成
長するため、大粒径化は困難である。
又、成膜温度が５９０℃以上と高いため成膜中に第１の
非晶質シリコン層で多結晶核が発生し易くなるため好ま
しくない。それに対して、５００℃〜５６０℃で形成し
た非晶質シリコンは多結晶核発生密度（６００℃程度の
熱処理をした場合の核発生密度）が低く、膜厚１０００
人の場合で１００ｏ人〜５０００人角に１個性度の結晶
核が存在するだけであり、膜厚をさらに薄くすれば多結
晶核発生密度がさらに低下することがわかった。例えば
、ＬＰＣＶＤ法で５００℃〜５６０℃程度で５０人〜１
００人程度の非晶質シリコン膜を形成した場合は、１μ
ｍ角に１個以下の核発生密度に抑えることが出来た。
（多結晶核が発生するまでの時間は、成膜温度が高いほ
ど短くなる傾向があった。
非晶質シリコン層で多結晶核が発生し易くなるため好ま
しくない。それに対して、５００℃〜５６０℃で形成し
た非晶質シリコンは多結晶核発生密度（６００℃程度の
熱処理をした場合の核発生密度）が低く、膜厚１０００
人の場合で１００ｏ人〜５０００人角に１個性度の結晶
核が存在するだけであり、膜厚をさらに薄くすれば多結
晶核発生密度がさらに低下することがわかった。例えば
、ＬＰＣＶＤ法で５００℃〜５６０℃程度で５０人〜１
００人程度の非晶質シリコン膜を形成した場合は、１μ
ｍ角に１個以下の核発生密度に抑えることが出来た。
（多結晶核が発生するまでの時間は、成膜温度が高いほ
ど短くなる傾向があった。
また、成膜温度が低いほど膜厚を厚くしても核発生密度
が低い傾向があった。従って、熱処理時間の短縮と膜厚
の制御性を考えると成膜温度は５３０℃〜５５０℃程度
が特に好ましい。）第１の非晶質シリコン膜は第２の非
晶質シリコン膜で発生した結晶核をシードとして結晶成
長する為、上述のように核発生密度の低い非晶質層を用
いると粒径１μｍ以上の多結晶シリコンが得られ、第２
のシリコン層として特に適している。又、成膜温度が５
６０℃以下と低いため、成膜中に第１のシリコン層から
は多結晶核が発生し難いというメリットもある。
が低い傾向があった。従って、熱処理時間の短縮と膜厚
の制御性を考えると成膜温度は５３０℃〜５５０℃程度
が特に好ましい。）第１の非晶質シリコン膜は第２の非
晶質シリコン膜で発生した結晶核をシードとして結晶成
長する為、上述のように核発生密度の低い非晶質層を用
いると粒径１μｍ以上の多結晶シリコンが得られ、第２
のシリコン層として特に適している。又、成膜温度が５
６０℃以下と低いため、成膜中に第１のシリコン層から
は多結晶核が発生し難いというメリットもある。
第２のシリコン層としては、非晶質以外に例えば非晶質
相の中に、微少な結晶領域が存在する微結晶シリコンで
あっても膜厚等を最適化して結晶核密度を低減すれば有
効である。尚、微結晶シリコンであっても微少な結晶領
域のサイズが小さくなってくると、前記の多結晶核発生
密度の比較的高い非晶質シリコンとの区別は困難になる
。
相の中に、微少な結晶領域が存在する微結晶シリコンで
あっても膜厚等を最適化して結晶核密度を低減すれば有
効である。尚、微結晶シリコンであっても微少な結晶領
域のサイズが小さくなってくると、前記の多結晶核発生
密度の比較的高い非晶質シリコンとの区別は困難になる
。
尚、第２のシリコン層の成膜方法は、ＣＶＤ法に限定さ
れるものではなく、プラズマＣＶＤ法、光ＣＶＤ法、Ｍ
ＢＥ法等で形成することも可能である。例えば、プラズ
マＣＶＤ法では基板温度を３００℃〜５００℃と比較的
高めに設定し形成した膜が上述に条件をよく満たしてい
た。第２のシリコン層は、第１の非晶質シリコン層と比
べて多結晶核発生確率が比較的高く、短時間の熱処理で
結晶核が発生する膜であることが重要である。
れるものではなく、プラズマＣＶＤ法、光ＣＶＤ法、Ｍ
ＢＥ法等で形成することも可能である。例えば、プラズ
マＣＶＤ法では基板温度を３００℃〜５００℃と比較的
高めに設定し形成した膜が上述に条件をよく満たしてい
た。第２のシリコン層は、第１の非晶質シリコン層と比
べて多結晶核発生確率が比較的高く、短時間の熱処理で
結晶核が発生する膜であることが重要である。
また、第１の非晶質シリコン上に、第２のシリコン層を
積層するときに第１の非晶質シリコン層上に存在する自
然酸化膜を除去した方が膜質及び結晶性の向上に有効で
あることが明かとなった。
積層するときに第１の非晶質シリコン層上に存在する自
然酸化膜を除去した方が膜質及び結晶性の向上に有効で
あることが明かとなった。
第２のシリコン層を積層する前に水素ガス雰囲気もしく
は水素プラズマ雰囲気中等で熱処理すると、第１の非晶
買上の酸化膜を除去することが出来る。
は水素プラズマ雰囲気中等で熱処理すると、第１の非晶
買上の酸化膜を除去することが出来る。
他に、第１の非晶質シリコン層と第２のシリコン層を真
空を破らずに連続形成する方法も有効である。
空を破らずに連続形成する方法も有効である。
多結晶核発生確率が比較的高い第２のシリコン層と多結
晶核が発生し難い第１の非晶質シリコン層を積層して５
５０ ”Ｃ〜６５０℃程度の熱処理を行うと、まず、第
２のシリコン層で結晶核が発生する。くしかも、核発生
までに要する時間は数時間程度と短い。）続いて、第２
のシリコン層で発生した結晶核をシードとして第１の非
晶質シリコン層が多結晶化される。第１の非晶質シリコ
ン層は多結晶核が発生し難いため、第２のシリコン層で
発生した結晶核以外の場所からは結晶成長が起こり難い
。その結果、前記結晶核をシードとした選択的な結晶成
長がなされ、大粒径の多結晶シリコンが形成される。特
に、本発明では結晶成長が表面側の第２のシリコン層を
起点として基板側に向かって進行するため、基板近傍の
シリコン層の結晶性が良好であるというメリットがある
。この特徴を生かした実施例を第２図に示す。
晶核が発生し難い第１の非晶質シリコン層を積層して５
５０ ”Ｃ〜６５０℃程度の熱処理を行うと、まず、第
２のシリコン層で結晶核が発生する。くしかも、核発生
までに要する時間は数時間程度と短い。）続いて、第２
のシリコン層で発生した結晶核をシードとして第１の非
晶質シリコン層が多結晶化される。第１の非晶質シリコ
ン層は多結晶核が発生し難いため、第２のシリコン層で
発生した結晶核以外の場所からは結晶成長が起こり難い
。その結果、前記結晶核をシードとした選択的な結晶成
長がなされ、大粒径の多結晶シリコンが形成される。特
に、本発明では結晶成長が表面側の第２のシリコン層を
起点として基板側に向かって進行するため、基板近傍の
シリコン層の結晶性が良好であるというメリットがある
。この特徴を生かした実施例を第２図に示す。
第２図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第２図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。
程図の一例である。尚、第２図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。
第２図において、 （Ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはＳ ｉ ０２等の絶縁性非晶質基
板層等の絶縁性非晶質材料２０１上に第１の非晶質シリ
コン層２０２を形成する工程である。第１の非晶質シリ
コン層の形成方法としては、例えば、真空蒸着法で１０
−’Ｐａ程度以下の真空度で膜厚１００人〜３０００人
程度の非晶質シリコン膜を形成する等の方法がある。尚
、成膜方法はこれに限定されるものではなく、第２のシ
リコン膜に比べて多結晶核発生確率の低い（望ましくは
、５５０℃から６５０℃程度の熱処理を数十時間行って
も多結晶核が発生しない）非晶質シリコンであることが
重要である。 （Ｂ）は、該第１の非晶質シリコン層２
０２上に第２のシリコンｉ ２０３を積層する工程であ
る。第２のシリコン層の形成方法としては、例えば、Ｌ
ＰＣＶＤ法で５００℃〜５６０℃程度で膜厚５０人〜１
０００人程度の非晶質シリコン膜を形成する等の方法が
あるが、成膜方法はこれに限定されるものではなく、５
５０℃から６５０℃程度の熱処理による多結晶核発生確
率が第１の非晶質シリコンに比べて高く、多結晶核発生
密度が低い（望ましくは、１μｍ角に結晶核１個未満程
度）シリコン膜であることが重要である。
非晶質基板、もしくはＳ ｉ ０２等の絶縁性非晶質基
板層等の絶縁性非晶質材料２０１上に第１の非晶質シリ
コン層２０２を形成する工程である。第１の非晶質シリ
コン層の形成方法としては、例えば、真空蒸着法で１０
−’Ｐａ程度以下の真空度で膜厚１００人〜３０００人
程度の非晶質シリコン膜を形成する等の方法がある。尚
、成膜方法はこれに限定されるものではなく、第２のシ
リコン膜に比べて多結晶核発生確率の低い（望ましくは
、５５０℃から６５０℃程度の熱処理を数十時間行って
も多結晶核が発生しない）非晶質シリコンであることが
重要である。 （Ｂ）は、該第１の非晶質シリコン層２
０２上に第２のシリコンｉ ２０３を積層する工程であ
る。第２のシリコン層の形成方法としては、例えば、Ｌ
ＰＣＶＤ法で５００℃〜５６０℃程度で膜厚５０人〜１
０００人程度の非晶質シリコン膜を形成する等の方法が
あるが、成膜方法はこれに限定されるものではなく、５
５０℃から６５０℃程度の熱処理による多結晶核発生確
率が第１の非晶質シリコンに比べて高く、多結晶核発生
密度が低い（望ましくは、１μｍ角に結晶核１個未満程
度）シリコン膜であることが重要である。
（Ｃ）は、第１及び第２のシリコン層を熱処理により結
晶成長させる工程である。熱処理温度は第１及び第２の
シリコン層の成膜条件により最適条件が異なるが、５５
０℃〜６５０℃程度で２〜１０時間程時間前もしくはＡ
ｒ等の不活性ガス雰囲気中で熱処理することで多結晶シ
リコン層２０４が形成される。そのメカニズムは、短時
間の熱処理によりまず第２のシリコン層で結晶核が発生
する、続いて、その結晶核をシードとして第１の非晶質
シリコン層が結晶化され、大粒径の多結晶シリコンＷｉ
２０４が形成される。本発明においては結晶成長が表面
側から基板側に向かって進むため、素子を形成する基板
近傍のシリコン層の結晶性が特に優れているというメリ
ットがある。
晶成長させる工程である。熱処理温度は第１及び第２の
シリコン層の成膜条件により最適条件が異なるが、５５
０℃〜６５０℃程度で２〜１０時間程時間前もしくはＡ
ｒ等の不活性ガス雰囲気中で熱処理することで多結晶シ
リコン層２０４が形成される。そのメカニズムは、短時
間の熱処理によりまず第２のシリコン層で結晶核が発生
する、続いて、その結晶核をシードとして第１の非晶質
シリコン層が結晶化され、大粒径の多結晶シリコンＷｉ
２０４が形成される。本発明においては結晶成長が表面
側から基板側に向かって進むため、素子を形成する基板
近傍のシリコン層の結晶性が特に優れているというメリ
ットがある。
（Ｄ）は、多結晶化されたシリコンＮ２Ｏ４を所定の膜
厚に薄膜化する工程である。例えば、膜厚２００人〜３
０００Ａ程度の第１の非晶質シリコン層と膜厚５０人〜
１０００人属性の第２のシリコン層を積層し、熱処理等
によって結晶成長させた後、反応性イオンエツチング（
ＲＩＥ）等のドライエツチング法もしくは弗酸、硝酸等
を含む水溶液を用いたウェトエッチング法で、膜厚を１
５０人〜１０００人程属性薄膜化する。特に、薄膜化さ
れたシリコン層２０５の膜厚は、３００人程属性下の薄
膜である方がＴＰＴの電界効果移動度がバルク並み若し
くはそれ以上になるため好ましい。又、薄膜化の方法と
しては、他に熱酸化法により、多結晶シリコンを酸化し
て酸化シリコン層を除去する方法、ゲート絶縁膜を熱酸
化法で形成して、絶縁膜を形成しながらＴ！Ｉ！Ｚ化を
行う方法等がある。
厚に薄膜化する工程である。例えば、膜厚２００人〜３
０００Ａ程度の第１の非晶質シリコン層と膜厚５０人〜
１０００人属性の第２のシリコン層を積層し、熱処理等
によって結晶成長させた後、反応性イオンエツチング（
ＲＩＥ）等のドライエツチング法もしくは弗酸、硝酸等
を含む水溶液を用いたウェトエッチング法で、膜厚を１
５０人〜１０００人程属性薄膜化する。特に、薄膜化さ
れたシリコン層２０５の膜厚は、３００人程属性下の薄
膜である方がＴＰＴの電界効果移動度がバルク並み若し
くはそれ以上になるため好ましい。又、薄膜化の方法と
しては、他に熱酸化法により、多結晶シリコンを酸化し
て酸化シリコン層を除去する方法、ゲート絶縁膜を熱酸
化法で形成して、絶縁膜を形成しながらＴ！Ｉ！Ｚ化を
行う方法等がある。
（Ｅ）は、薄膜化されたシリコン層２０５に半導体素子
を形成する工程である。前述の通り基板近傍の結晶性の
良好な領域に素子を形成することができる。尚、第２図
（Ｅ）では、半導体素子としてＴＦＴを形成する場合を
例としている。図において、２０６はゲート電極、２０
７はソース・ドレイン領域、２０８はゲート絶縁膜、２
０９は層間絶縁膜、２１０はコンタクト穴、２１１は配
線を示す。ＴＰＴ形成法の一例としては、多結晶シリコ
ン層２０５をパターン形成し、ゲート絶縁膜を形成する
。該ゲート絶縁膜は熱酸化法で形成する方法（高温プロ
セス）とＣＶＤ法もしくはプラズマＣＶＤ法等で６００
℃程度以下の低温で形成する方法（低温プロセス）があ
る。
を形成する工程である。前述の通り基板近傍の結晶性の
良好な領域に素子を形成することができる。尚、第２図
（Ｅ）では、半導体素子としてＴＦＴを形成する場合を
例としている。図において、２０６はゲート電極、２０
７はソース・ドレイン領域、２０８はゲート絶縁膜、２
０９は層間絶縁膜、２１０はコンタクト穴、２１１は配
線を示す。ＴＰＴ形成法の一例としては、多結晶シリコ
ン層２０５をパターン形成し、ゲート絶縁膜を形成する
。該ゲート絶縁膜は熱酸化法で形成する方法（高温プロ
セス）とＣＶＤ法もしくはプラズマＣＶＤ法等で６００
℃程度以下の低温で形成する方法（低温プロセス）があ
る。
低温プロセスでは、基板として安価なガラス基板を使用
できるため、大型な液晶表示パネルや密着型イメージセ
ンサ等の半導体装置を低コストで作成できるほか、三次
元ＩＣ等を形成する場合においても、下層部の素子に悪
影響（例えば、不純物の拡散等）を与えずに、上層部に
半導体素子を形成することが出来る。続いて、ゲート電
極を形成後、ソース・ドレイン領域をイオン注入法、熱
拡散法、プラズマドーピング法等で形成し、層間絶ｌｔ
ｉをＣＶＤ法、スパッタ法、プラズマＣＶＤ法等で形成
する。さらに、該眉間絶縁膜にコンタクト穴を開け、配
線を形成することでＴＰＴが形成される。
できるため、大型な液晶表示パネルや密着型イメージセ
ンサ等の半導体装置を低コストで作成できるほか、三次
元ＩＣ等を形成する場合においても、下層部の素子に悪
影響（例えば、不純物の拡散等）を与えずに、上層部に
半導体素子を形成することが出来る。続いて、ゲート電
極を形成後、ソース・ドレイン領域をイオン注入法、熱
拡散法、プラズマドーピング法等で形成し、層間絶ｌｔ
ｉをＣＶＤ法、スパッタ法、プラズマＣＶＤ法等で形成
する。さらに、該眉間絶縁膜にコンタクト穴を開け、配
線を形成することでＴＰＴが形成される。
続いて、第１の非晶質シリコンもしくは第２のシリコン
の一方のみを固相成長させた場合と比較して本発明の特
徴を述べる。
の一方のみを固相成長させた場合と比較して本発明の特
徴を述べる。
本発明の目的は、大粒径の多結晶シリコンを短時間の熱
処理でしかも簡便な製造プロセスで形成する点にある。
処理でしかも簡便な製造プロセスで形成する点にある。
第１の非晶質シリコン層のみを固相成長させた場合は、
長時間の熱処理を必要とする欠点がある。熱処理時間を
短縮するために、熱処理温度を例えば８００℃以上に上
げると、多結晶核発生密度が急激に高くなり、せいぜい
２００人〜３００人程属性粒径の多結晶シリコンしか得
られなくなる。
長時間の熱処理を必要とする欠点がある。熱処理時間を
短縮するために、熱処理温度を例えば８００℃以上に上
げると、多結晶核発生密度が急激に高くなり、せいぜい
２００人〜３００人程属性粒径の多結晶シリコンしか得
られなくなる。
また、第２のシリコン層のみでは、結晶核発生密度を低
減させるために自由に膜厚を薄くすることができないが
、第１の非晶質シリコン層と第２のシリコン層を積層す
る構造を採用すると、結晶核を発生させる第２のシリコ
ン層の膜厚を任意に設定できる利点がある。即ち、前述
の通り同一の成膜条件であっても膜厚を薄くするにつれ
て多結晶核発生密度を小さくできる為、例えば、第２の
シリコン層を５０Ａ〜１００人程度と薄くして残りの膜
厚を第１の非晶質シリコンで形成する等も可能となる。
減させるために自由に膜厚を薄くすることができないが
、第１の非晶質シリコン層と第２のシリコン層を積層す
る構造を採用すると、結晶核を発生させる第２のシリコ
ン層の膜厚を任意に設定できる利点がある。即ち、前述
の通り同一の成膜条件であっても膜厚を薄くするにつれ
て多結晶核発生密度を小さくできる為、例えば、第２の
シリコン層を５０Ａ〜１００人程度と薄くして残りの膜
厚を第１の非晶質シリコンで形成する等も可能となる。
［発明の効果］
以上述べたように、本発明によればより簡便な製造プロ
セスで大粒径の多結晶シリコン膜を形成することが出来
る。その結果、絶縁性非晶質材料上に高性能な半導体を
形成することが可能となり、大型で高解像度の液晶表示
パネルや高速で高解像度の密着型イメージセンサや三次
元ＩＣ等を容易に形成できるようになった。
セスで大粒径の多結晶シリコン膜を形成することが出来
る。その結果、絶縁性非晶質材料上に高性能な半導体を
形成することが可能となり、大型で高解像度の液晶表示
パネルや高速で高解像度の密着型イメージセンサや三次
元ＩＣ等を容易に形成できるようになった。
さらに、本発明はせいぜい６５０℃程度の低温の熱処理
が加わるだけであるため、 （１）基板として安価なガ
ラス基板を使用できる。 （２）三次元ＩＣでは、下層
部の素子に悪影響（例えば、不純物の拡散等）を与えず
に上層部に半導体素子を形成することが出来る。等のメ
リットもある。
が加わるだけであるため、 （１）基板として安価なガ
ラス基板を使用できる。 （２）三次元ＩＣでは、下層
部の素子に悪影響（例えば、不純物の拡散等）を与えず
に上層部に半導体素子を形成することが出来る。等のメ
リットもある。
また、本発明は、第１図の実施例に示したＴＦＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
第１図（ａ） 〜（ｄ）及び第２図（ａ） 〜（ｅ）は
本発明の実施例における半導体装置の製造工程図である
。 １０１．２０１・・・ 絶縁性非晶質材料１０２．２０
２・・・ 第１の非晶質シリコン層１０３ 、２０３・
・・ 第２のシリコン層１０４．２０４・・・ 多結晶
シリコン層１０５．２０６ ・・・ ゲート電極１０
６．２０７ ・・・ ソース・ドレイン領域１０７．２
０８・・・ ゲート絶縁膜 １０８．２０９・・・ 層間絶縁膜 １０９．２１０・・・ コンタクト穴 １１０．２１１・・・ 配線 （ａ） 膜板 ・−１ ！／ｉ１ 図 ＜ｃ＞ 絶縁基板 第２図 （ｄ） 第２図
本発明の実施例における半導体装置の製造工程図である
。 １０１．２０１・・・ 絶縁性非晶質材料１０２．２０
２・・・ 第１の非晶質シリコン層１０３ 、２０３・
・・ 第２のシリコン層１０４．２０４・・・ 多結晶
シリコン層１０５．２０６ ・・・ ゲート電極１０
６．２０７ ・・・ ソース・ドレイン領域１０７．２
０８・・・ ゲート絶縁膜 １０８．２０９・・・ 層間絶縁膜 １０９．２１０・・・ コンタクト穴 １１０．２１１・・・ 配線 （ａ） 膜板 ・−１ ！／ｉ１ 図 ＜ｃ＞ 絶縁基板 第２図 （ｄ） 第２図
Claims (1)
- 【特許請求の範囲】 １）（ａ）絶縁性非晶質材料上に第１の非晶質シリコン
層を形成する工程、 （ｂ）該第１の非晶質シリコン層上に第２のシリコン層
を形成する工程、 （ｃ）該第１の非晶質シリコン層及び第２のシリコン層
を熱処理等により結晶成長させる工程、（ｄ）結晶成長
させたシリコン層に半導体素子を形成する工程を少なく
とも有することを特徴とする半導体装置の製造方法。 ２）前記第２のシリコン層が非晶質シリコンであること
を特徴とする請求項１記載の半導体装置の製造方法。 ３）前記第２のシリコン層をＣＶＤ法で形成したことを
特徴とする請求項１及び請求項２記載の半導体装置の製
造方法。 ４）前記第２のシリコン層をＣＶＤ法で５００℃〜５６
０℃で形成したことを特徴とする請求項３記載の半導体
装置の製造方法。 ５）前記第２のシリコン層の膜厚が５０Åから１００Å
であることを特徴とする請求項１〜請求項４記載の半導
体装置の製造方法。 ６）前記第２のシリコン層が微結晶シリコンであること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25782788A JPH02103925A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25782788A JPH02103925A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103925A true JPH02103925A (ja) | 1990-04-17 |
Family
ID=17311678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25782788A Pending JPH02103925A (ja) | 1988-10-13 | 1988-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103925A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210050A (en) * | 1990-10-15 | 1993-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising a semiconductor film |
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| US5322807A (en) * | 1992-08-19 | 1994-06-21 | At&T Bell Laboratories | Method of making thin film transistors including recrystallization and high pressure oxidation |
| US5457058A (en) * | 1989-10-09 | 1995-10-10 | Canon Kabushiki Kaisha | Crystal growth method |
| US5905555A (en) * | 1990-11-26 | 1999-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type electro-optical device having leveling film |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5962869A (en) * | 1988-09-28 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US6242758B1 (en) | 1994-12-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing resinous material, method of fabricating the same and electrooptical device |
| US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| WO2007004096A3 (en) * | 2005-06-30 | 2007-07-26 | Ramesh Kakkad | Methods of fabricating crystalline silicon film and thin film transistors |
| US8012782B2 (en) | 1995-03-18 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
-
1988
- 1988-10-13 JP JP25782788A patent/JPH02103925A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962869A (en) * | 1988-09-28 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US5457058A (en) * | 1989-10-09 | 1995-10-10 | Canon Kabushiki Kaisha | Crystal growth method |
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| US5744818A (en) * | 1990-10-15 | 1998-04-28 | Semiconductor Energy Lab | Insulated gate field effect semiconductor device |
| US6448577B1 (en) | 1990-10-15 | 2002-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with grain boundaries |
| US5210050A (en) * | 1990-10-15 | 1993-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising a semiconductor film |
| US5905555A (en) * | 1990-11-26 | 1999-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type electro-optical device having leveling film |
| US5946059A (en) * | 1990-11-26 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US6709907B1 (en) | 1992-02-25 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US7148542B2 (en) | 1992-02-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of forming the same |
| US7649227B2 (en) | 1992-02-25 | 2010-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of forming the same |
| US5322807A (en) * | 1992-08-19 | 1994-06-21 | At&T Bell Laboratories | Method of making thin film transistors including recrystallization and high pressure oxidation |
| US6429053B1 (en) | 1994-12-27 | 2002-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device method of fabricating same, and, electrooptical device |
| US6242758B1 (en) | 1994-12-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing resinous material, method of fabricating the same and electrooptical device |
| US8012782B2 (en) | 1995-03-18 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| WO2007004096A3 (en) * | 2005-06-30 | 2007-07-26 | Ramesh Kakkad | Methods of fabricating crystalline silicon film and thin film transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JPH01187875A (ja) | 半導体素子の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPH07249574A (ja) | 半導体作製方法および薄膜トランジスタ作製方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2638869B2 (ja) | 半導体素子の製造方法 | |
| JPH01276616A (ja) | 半導体装置の製造方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JPH02174218A (ja) | 半導体装置の製造方法 | |
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JPH02213123A (ja) | 半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH02174219A (ja) | 半導体装置の製造方法 |