JPH02174219A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ニ ［産業上の利用分野］ 本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。

［従来の技術］ 近年、ガラス、石英等の絶縁性非晶質基板や、５ｉ０２
等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている。

大型で高解像度の液晶表示パネルや、高速で高解像度の
密着型イメージセンサや三次元ＩＣ等へのニーズが高ま
るにつれて、上述のような絶縁性非晶質材料上の高性能
な半導体素子の実現が待望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＦＴ　）を
形成する場合を例にとると、　（１）プラズマ（ＰＥ）
ＣＶＤ法等により形成した非晶質シリコンを素子材とし
たＴＰＴ、　（２）ＬＰＣＶＤ法等で形成した多結晶シ
リコンを素子材としたＴＰＴ、（３）溶融再結晶化法等
により形成した単結晶シリコンを素子材としたＴ　Ｐ　
Ｔ等が検討されている。

ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦ’Ｉ’　　＜　　
１ｅｎｔ２／Ｖ−ｓｅｃ　　、　　多結晶シリコンＴＦ
Ｔ　　〜１０ｃｍ２／Ｖ−ｓｅｃ）、高性能なＴＰＴの
実現は困難であった。

一方、レーザビーム等による溶融再結晶化法は、未だに
４−分に完成した技術とは言えず、また、液晶表示パネ
ルの様に、大面積に素子を形成する必要がある場合には
技術的困難が特に大きい。

［発明が解決しようとする課題］ そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを同相成長させる方法が注目され、研究が進めら
れている。（Ｔｈｉｎ　５ｏｌｉｄ　Ｆｉｌｍｓ　１０
０　（１９８３）　ｐ、２２７　、　ＪＪＡＰ　Ｖｏｌ
、２５　Ｎｏ、２　（１９８６）　ｐ、Ｌ１２１） しかし、これらの技術では、例えば多結晶シリコンをＣ
ＶＤ法で形成し、Ｓｉ゛をイオンインプラして該多結晶
シリコンを非晶質化した後、６００℃程度の熱処理を１
００時間近く行っていた。そのため、高価なイオン注入
装置を必要としたほか、熱処理時間も極めて長いという
欠点があった。

また、一方で多結晶シリコンの研究も単結晶シリコンに
比べ低温プロセスが可能であり、低コストであることよ
り精力的に研究されている。（Ｊ。

Ｖａｃ、　Ｓｃｉ、　Ｔｅｃｈｎｏｌ、　、へ５（４）
　（１９８７）　ｐ、１９０３．　　日本学術振興会薄
膜第１３１委員会第１４１回研究会資料　ｐ、７） これらの技術によれば、ＬＰＣＶＤやＰＥＣＶＤで基板
温度、ＲＦパワーや内圧等の条件を出すことで絶縁性非
晶質材料上に、電気特性が優れ、ある方向に強く配向し
た（ある方向に配向した結晶粒の割合が他の方向に配向
した結晶粒の割合１＋比べ多い）多結晶が成膜できる。

しかし、これらの多結晶シリコンを素子材としたＴＰＴ
であっても、単結晶シリコンを素子材とした場合に比べ
て、ＴＰＴの性能は若干の向上にとどまり、格段の高性
能化の実現は困難であった。

そこで、本発明はより簡便かつ実用的な方法で、ある方
向に強く配向し、かつ大粒径の多結晶シリコンを形成す
る製造方法を提供するものである。

［課題を解決するための手ｌ：２］ 本発明の半導体装置の製造方法は、　（ａ）絶縁性非晶
質材料上に、第１のシリコン層を形成する工程、　（ｂ
）該第１のシリコン層上に、ある方向に配向した結晶粒
の体積割合が他の方向に配向した結晶粒の体積割合の総
和に比べ多い第２のシリコン層を形成する工程、　（ｃ
）該第１のシリコン層及び第２のシリコン層を熱処理等
により結晶成長させる工程、　（ｄ）結晶成長させたシ
リコン層に半導体素子を形成する工程を少なくとも有す
ることを特徴とする半導体装置の製造方法。

［実施例］ 第１．２図は、本発明の実施例における半導体装置の製
造工程図の一例である。尚、第１図では半導体素子とし
て薄膜トランジスタ（ＴＰＴ）を形成する場合を例とし
ている。

第１図は、本発明の第二の実施例における半導体装置の
製造工程図の一例である。第１図において、　（ａ）は
、第１の非単結晶シリコンＭ１０２を積層する工程であ
る。該非単結晶シリコン層の形成方法として、本膜は（
ｂ）工程の１０３の第２の非単結晶シリコン膜で発生し
た結晶核をシードとして結晶成長する為、核発生密度の
低い非単結晶質層を用いるのが、第１の非単結晶シリコ
ン層として特に適している。（ｂ）は下層の第１の非単
結晶シリコン膜に比べて、結晶核（発生）密度が比較的
高い非単結晶シリコン１１１０３を形成する工程である
。その成膜方法として、本例に於イテハ特ニＰ　Ｅ　Ｃ
Ｖ　Ｄ法で５８０℃から６３０℃で成膜した。膜厚は特
に制限はなく成膜温度や必要な核発生密度とのかねあい
で決めればよいがここでは３５０人程度の＜１１０＞に
強く配向した非単結晶シリコン膜を形成した。ＬＰＣＶ
Ｄ法で強く配向した非単結晶シリコン膜を形成する方法
に対し、＜１１０＞配向度は更に強く、結晶核密度が低
く、本校厚（１７５人〜２７５人）の場合１．５μｍ〜
２．８μｍ角に１個程度の結晶核が存在するだけであり
、低温で成膜し膜厚をさらに薄くすれば結晶核密度がさ
ら番：低下することがわかった（結晶核が発生するまで
の時間は、成膜温度が高いほど短くなる傾向があった。

また、成膜温度が低いほど膜厚を厚くしても核（発生）
密度が低い傾向があった。従って、熱処理時間の短縮と
膜厚の制御性を考えて成膜温度は５００’Ｃ〜７００℃
程度の中から決めればよい）。本例では該膜のパターン
形成は行わずとも、十分に核密度を低くでき、配向の度
合も高く、さらには平坦度等が高くなる等の特徴もあり
、結晶粒位置の制御の必要性が少ない場合は、パターン
形成の必要性はない。

尚、第２の非単結晶シリコン層の成膜方法は、以上のＣ
ＶＤ法に限定されるものではなく、光ＣＶＤ法、ＭＢＥ
法等で形成することも可能である。

第２の非単結晶シリコン層は、第１の非単結晶シリコン
層と比べて結晶核発生密度が比較的高く、短時間の熱処
理で結晶核が発生する膜であること、及び結晶の配向の
度合がある方向に特に強いことが重要である。１０３の
第２の非単結晶シリコン形としては、通常、結晶核発生
密度の比較的低い多結晶や、非晶質相の中に、更に微少
な結晶領域が存在する微結晶シリコン等と呼ばれるもの
や結晶核発生密度の比較的高い非晶質シリコン等を用い
ることが多い。

（ａ）に関して、その成膜方法としては、基板温度を下
げた（６２５℃以下、とくには５２５℃以下）プラズマ
ＣＶＤ法でて形成した非単結晶シリコンを用いた。また
（ｂ）の第２の非単結晶膜は本例では第１の非単結晶膜
と同一の装置でＱ空を破らずに温度やガス圧力など核発
生密度にかかわる成膜条件を変えて形成した。もちろん
二室以上の装置で部屋を変えて連続形成しても良い。真
空を破って別の装置を用いてもよいが、真空中で連続形
成する方が界面の特性がバルクに近く、より大きな結晶
粒（装置を変える場合の２倍以上）で配向の度合がある
方向に（本例では＜１１０＞）つよいものが占現性よく
得られた。本発明で、第１の膜上に配向の度合の強い膜
を薄く成膜するためには、第２層目の膜は第１Ｎ目の膜
の影響をよく考慮しなければならない。これはＰＥＣＶ
Ｄを用いる場合は、同一の装置で連続形成できる条件を
設定することでほぼ達成される。プラズマ等の影響で、
結晶核発生密度が低くても配向が揃う下地が形成されて
おり、第２層目の股は薄い膜でもある方向に強い配向性
を示す。一般に同一装置で条件を変えて作られる場合が
よい傾向を示す。また結晶成長後の配向特性や粒径も優
れた物が得られる。もちろん−層目の界面の前処理が全
く必要ないために工程数の低減につながる利点もある。

また同一のチャンバー内で形成するときは、温度やガス
圧力等の条件を徐々に変えて行くこともでき、結晶成長
時の配向特性や粒径は更に優れる。

この場合、堆積温度などにもよるが配向度が強く、粒径
は大きな物が得られ、また二層にした場合の界面がより
連続性が高くて均一な膜となる。従って素子に要求され
る特性にもよるが界面の欠陥が大きく効く素子では有利
である。また、特にＰＥＣＶＤで作成した場合、他の方
法に比べ第２層目の表面の平坦性が優れるため、該膜表
面を使って素子形成しやすいという利点も大きい。第１
層目として、本例では、膜厚１００人〜３０００人程度
の非晶質シリコン膜を形成した。もちろん素子作成に必
要な膜厚でよい。第１の非単結晶シリコン層の膜質で重
要な点は、５５０℃〜６５０℃程度の熱処理では結晶核
が発生し難い、もしくは発生するまでの時間が十分に長
いことが必要である。

例えば、ＥＢ蒸着法等の真空蒸着法の他に、ＭＢＥ法、
プラズマＣＶＤ法、スパッタ法、基板温度を５２５℃程
度以下にしたＣＶＤ法等で形成した非晶質シリコン膜な
どで低温で堆積速度が実用的な方法の方がが適している
。

その後の素子作製工程は以下の第２図の例と同様なもの
が、はんの−例として上げられる。

また、第１の非晶質シリコン上に、第２の非晶質シリコ
ン層を積層するときに第１の非晶質シリコン層上に存在
する自然酸化膜を除去した方が膜質で結晶性、再現性、
粒径や配向性の向上に有効であることが明かとなった。

第２の非晶ｔ１層を積層する前に水素ガス雰囲気もしく
は水素プラズマ雰囲気中等で熱処理すると、第１の非晶
質上の酸化膜を除去することが出来る。前にも述べたが
、第１の非晶質層と第２の非晶質層を真空を破らすに連
続形成する方法も有効である。

本例では、結晶核が発生し難い第１の非単結晶シリコン
層と結晶核発生密度が比較的高い第２の非■結晶シリコ
ン層を８１層して５５０℃〜６５０℃程度の熱処理を行
うと、まず、第２の非単結晶シリコン層で結晶核が発生
する。（しかも、核発生までに要する時間は数時間程度
と短い。）続いて、第２の非単結晶シリコン層で発生し
た結晶核をシードとして第１の非単結晶シリコン層が結
晶化される。第１の非単結晶シリコン層は結晶核が発生
し難いため、第２の非晶質シリコン上で発生した結晶核
以外の場所からは結晶成長が起こり難い。その結果、前
記結晶核をシードとした選択的な結晶成長がなされ、　
（ｃ）の１０４の大粒径の多結晶シリコンが形成され、
一方向に強く配向する。

また、第１図では第１の非単結晶層と第２の非単結晶層
を積層した後で、熱処理による固相成長を行っているが
、製造工程はこれに限定されるものではなく、例えば、
第１の非単結晶シリコン層を形成した後で熱処理を行い
ある程度固相成長させた後で、第２の非単結晶シリコン
層を積層し再び熱処理を行い同相成長させる等の方法も
ある。

次に別の例として、第２図において、　（ａ）は、ガラ
ス、石英等の絶縁性非晶質基板、もしくは５ｊＯ２等の
絶縁性非晶質材料層等の絶縁性非単結晶材料２０１上に
第１の非単結晶シリコン層２゜２を形成する工程である
。該第１の非単結晶シリコン層の形成方法としては、例
えば、真空蒸着法で１Ｏ−５Ｐａ程度以下の真空度で非
晶質シリコン膜を形成する等の方法がある。尚、もちろ
ん成膜方法はこれに限定されるものではないが、工程（
ｂ）にて形成する２０３の非単結晶シリコン膜に比べて
結晶核発生密度の低い（望ましくは、５５０℃から６５
０℃程度の熱処理を数十時間行っても結晶核が発生しな
い）非単結晶シリコンであることが望ましい。（ｂ）は
、該第１の非単結晶シリコン層２０２上に第２の非単結
晶シリコン層２０３を積層する工程である。該第２の非
単結晶シリコン層としては、強く配向した（ある方向に
配向した結晶粒の割合が他の方向に配向した結晶粒の割
合に比べ多く、ある方向の配向のみが強くみられる）非
単結晶シリコン層を用いる、そして本例では島状パター
ンを形成する工程である。島状のパターンを形成するこ
とで、所望の位置に（該島より結晶成長が始まるため）
結晶粒が得られる。

強く配向した多結晶シリコン層の形成方法としては、例
えば、ＬＰＣＶＤ法を用い６７５℃テ＜１００〉配向の
膜を形成、もちろん成膜方法や条件はこれに限定される
ものではなく、後で述べるＰＥＣＶＤ法等を用いてもよ
く、強く配向した膜であることが重要であり、成膜方法
にはよらない。

島状のパターン間隔や形状は必要な結晶粒径や素子形状
などに依存する。また結晶核発生密度がある程度低けれ
ばパターン形状の自由度は増える。

例えば１μｍ角に１個の核発生密度なら０．５から１μ
ｍ角位のパターン形成でよい。これらはシードとして用
いている。　（ｃ）は、上記の非単結晶薄膜を熱処理に
より結晶化を進めろ工程である。

熱処理温度は上記の非単結晶薄膜の成膜条件により最適
条件が異なるが、例えば５５０℃〜６５０℃程度で２〜
１０時間程度窒素もしくはＡｒ等の不活性ガス雰囲気中
で熱処理することである方向に強く配向した大粒径多結
晶シリコン［２０４が形成される。これは、ある方向に
（ここではく１００〉）強く配向した核が発生する２０
３の第２の非単結晶シリコン膜の結晶核をシードとして
２０２の第２の非単結晶シリコン層が結晶化され、＜１
００＞に強く配向した大粒径の多結晶シリコン層２０４
が形成される。（ｄ）は、多結晶化されたシリコン層に
半導体素子を形成する工程である。尚、第２図（ｄ）で
は、半導体素子としてＴＰＴを形成する場合を例として
いる。図において、２０５はゲート電極、２０６はソー
ス・ドレイン領域、２０７はゲート絶縁膜、２０８は層
間絶縁膜、２０９はコンタクト穴、２１０は配線を示す
。

ＴＰＴ形成形成−例としては、＜　１００＞方向に強く
配向した大粒径多結晶シリコン層２０４をパターン形成
し、ゲート絶縁膜を形成する。該ゲート絶縁膜は熱酸化
法で形成する方法（高温プロセス）とＣＶＤ法もしくは
プラズマＣＶＤ法や光ＣＶＤ法やスパッタ法等で六百数
十℃程度以下の低温で形成する方法（低温プロセス）が
ある。低温プロセスでは、基板として安価なガラス基板
を使用できるため、大型な液晶表示パネルや密着型イメ
ージセンサやを低コストで作成できるほか、三次元ＩＣ
等を形成する場合においても、下層部の素子に悪影ｖＪ
（例えば、不純物の拡散等）を与えずに、上層部に半導
体素子を形成することが出来る。続いて、ゲート電極を
形成後、ソース・ドレイン領域をイオン注入法、熱拡散
性、プラズマドーピング法、レーザードーピング法等で
形成し、層間絶縁膜をＣＶＤ法、スパッタ法、プラズマ
ＣＶＤ法等で形成する。さらに、該層間絶縁膜にコンタ
クト穴を開け、配線を形成することでＴＰＴが形成され
る。

本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスＴＰＴ　（Ｎチャンネル）のチャンネル部は一方
向に強く配向した膜であるため酸化膜との界面は均一性
、平坦性などに憬れ、局在準位密度も低く、かつ結晶が
大粒径であるため電界効果移動度は、２００ｃｍ２／Ｖ
−ｓｅｃ以上となり、ガラス基板上に高性能なＴＰＴを
安定して形成することが出来た。これは、本発明の製造
方法により、大粒径で強く配向した多結晶シリコン膜が
再現性良く形成できるようになった結果可能となった。

さらに、前記ＴＰＴ製造工程に水素ガス等を含む気体の
プラズマ等の雰囲気に半導体素子をさらす工程を設ける
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。

また、本発明は、第２図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型！？導体素子全船に応用できるほか、
バイポーラトランジスタ、静電誘導型トランジスタ、太
陽電池・光センサをはじめとする光電変換素子等の半導
体素子を多結晶半導体を素子材として形成する場合にき
わめて有効な製造方法となる。

もちろん、本発明の特徴は配向の度合の高い非単結晶膜
を用いて、非単結晶を大粒径で配向の度合の高い膜にす
ることにあるｋめ、その形状や方式を問うものでない。

続いて、本発明に到った技術的背景を述べる（既に知ら
れている技術を含む）。

（１）絶縁ゲート型半導体に於て、絶縁膜、特に酸化膜
と多結晶シリコン薄膜との界面特性、素子持性は膜の配
向特性に大きく左右され一方向に配向が揃うことで特性
の向上、特に安定性の向上は著しい。また、大粒径多結
晶シリコン素子においては素子ばらつき低減の大きな向
上につながる。

またこれらの特性が現れるのは、一方向に配向した結晶
粒の割合（体積比）ＯＲＩがその他の方向に配向した結
晶粒の割合の総和○Ｒ２に比べ多いときに現れ、ＯＲＩ
の増加と共に成長後の配向は一方向性を強く持つ。特に
２倍近辺以上の物では、成長後の８．５割以上がＯＲ１
方向に配向し、３倍近辺以上で９．７割以上と顕著にな
ることが実験的にわかった。

（２）熱処理による結晶核発生密度及び結晶核が生成す
るまでの時間は、非単結晶シリコンの成膜方法によって
異なる。例えば、ＬＰＣＶＤ法で形成したシリコン膜の
場合は、内圧などにもよるが成ｇ！温度６２５℃では＜
１１０＞に強く配向し、６７５℃では＜１００＞に強く
配向した（これらの結晶粒の７割以上が＜１１０＞もし
くは＜１００〉に強く配向）結晶粒が非晶質相中に存在
する多結晶もしくは微結晶シリコンになっている（もち
ろん内圧など装置の他の条件で温度の値は変化する）。

この膜を６００℃程度で熱処理しても結晶粒径の増大、
配向特性の変化はほとんど見られない。また、成膜温度
６００℃以下特に５６０℃以下で形成した膜は非晶質に
なっており、６００℃程度の熱処理による結晶核発生密
度及び結晶核が生成するまでの時間が成膜温度によって
異なっていた。即ち、成膜温度５６０℃の場合は多結晶
核発生密度が高く、結晶粒径がせいぜい１０００人程度
（但し、多結晶化に要する時間は１〜２時間時間上短い
）であるが、成膜温度を下げるにしたがって、結晶核発
生密度は下がり、成膜温度５４０℃ては３０００Å以上
の、また、成膜温度５００℃では５０００Å以上の結晶
粒径を有する多結晶シリコンが６００℃程度の熱処理に
より形成された（但し、多結晶化に要する時間は、成膜
温度５４０℃では５時間程度、成膜温度５００℃では２
０時間以上必要であった）。

（３）同一成膜条件であっても膜厚を薄くすると、結晶
核（発生）密度が低くなる傾向がある。

（４）プラズマ（ＰＥ）ＣＶＤ法で形成したシリコン膜
の場合は、成膜温度６００℃以上で〈１１０〉に強く配
向し、６７５℃で特に強（＜ｌ　ｌＯ〉に配向した（Ｌ
ＰＧＶＤよりも一般に密度は低い、また配向の度合は高
く膜厚を薄くしても配向度台の変化は小さい。条件にも
よるが結晶粒の内９割以上１０割に近（＜１１０＞に配
向している。）結晶粒が存在する非単結晶シリコンにな
っている。この膜を６００℃程度で熱処理しても、配向
特性は良くなっても劣化は見られない。また、成膜温度
６００℃以下で形成した膜は非晶質に段々近くなり、６
００℃程度の熱処理による結晶核発生密度及び結晶核が
生成するまでの時間は成膜温度によって異なっていた。

また重要なこととして、低い温度で堆積した膜は（６０
０℃以下）成膜後に配向の度合が低く、非晶質の様相で
あっても、熱処理後に発生する結晶核の配向の度合は高
いことがわかっている（＜１１０＞に強く配向する）。

ＬＰＣＶＤ法で形成した膜よりも低温で効率よく成膜で
き、更に結晶核発生密度を下げることが出来る。熱処理
温度にもよるが、数μｍ以上の粒径を有する多結晶シリ
コンも形成できる（多結晶化に要する熱処理時間は長く
なる）。

（５）プラズマ（ＰＥ）ＣＶＤ方で形成したシリコン膜
は、７００’Ｃ近辺以下であれば成ＩＩＩ後の表面がＬ
ＰＣＶＤ法で形成した物に比べて凹凸がはるかに少ない
。、そのために、ＰＥＣＶＤの場合、このシリコン膜上
に他の膜を成膜する場合などにきれいな界面が形成でき
優れた膜質で優れた素子特性となる。

以上の結果をもとに、大粒径の多結晶シリコンを形成す
べく検討した結果が、第１図や以下の第２図に示した本
発明の製造工程である。その技術的ポイントは、結晶核
発生密度の低い非単結晶シリコン膜上に強い配向性を持
ち結晶核発生密度の比較的高い非単結晶シリコン膜を積
層して固相成長させることで、短時間の熱処理で大粒径
の多結晶シリコン膜を形成可能とする点にある。

［発明の効果］ 以上述べたように、本発明によれば一方向に強く配向し
た大粒径の多結晶シリコン膜を形成することが出来る。

その結果、ランダムにしか配向しない場合に比べて、一
方向に強く配向した多結晶シリコン膜を用いて素ｒ形成
した場合は粒径サイズが似ていても特性は大きく向上す
る。したがって絶縁性非晶質材料上にｍ結晶半導体装置
に近い高性能な半導体を形成することが可能となり、大
型で高解像度の液晶表示パネルや高速で高解像度の密着
型イメージセンサやＴＰＴドライバー内臓の表示・印刷
等の半導体装置、また三次元ＩＣ等を容易に形成できる
ようになった。

さらに、本発明はせいぜい６５０℃程度の低温の熱処理
が加わるだけであるため、　（１）基板として安価なガ
ラス基板を使用できる。　（２）三次元ＩＣでは、下層
部の素子に悪影響（例えば、不純物の拡散等）を与えず
に上層部に半導体素子を形成することが出来る。等のメ
リットもある。

また、本発明は、第１．２図の実施例に示したＴＰＴ以
外にも、絶縁ゲート型半導体素子全殻に応用できるほか
、バイポーラトランジスタ、静電誘導型トランジスタ、
太陽電池・光センサをはじめとする光電変換素子等の半
導体素子を多結晶半導体を素子材として形成する場合に
きわめて有効な製ｊ責方ン去となる。

の実施例における半導体装置の製造工程図である。

１０１．２０１・・・　絶縁性非単結晶材料１０２．２
０２・・・　第１の非単結晶シリコン層１０３．２０３
　・・・　第２の非単結晶シリコン層１０４．２０４・
・・　多結晶シリコン層１０５・・・　ゲート電極 １０６・・・　ソース・ドレイン領域 １０７・・・　ゲート絶縁膜 １０８・・・　層間絶縁膜 １０９・・・　コンタクト穴 １１０・・・　配線 （ａ） １０１　絶縁性非単結晶材料 （ａ） （ｂ） 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １）（ａ）絶縁性非晶質材料上に、第１のシリコン層を
   形成する工程、 （ｂ）該第１のシリコン層上に、ある方向に配向した結
   晶粒の体積割合をＯＲ１とし、その他の方向に配向した
   結晶粒の体積割合の総和をＯＲ２とすると、ＯＲ１＞Ｏ
   Ｒ２が成立する第２のシリコン層を形成する工程、 （ｃ）該第１のシリコン層及び第２のシリコン層を熱処
   理等により結晶成長させる工程、 （ｄ）結晶成長させたシリコン層に半導体素子を形成す
   る工程を少なくとも有することを特徴とする半導体装置
   の製造方法。 ２）第２のシリコン層において、ＯＲ１＞２＊ＯＲ２で
   あることを特徴とする請求項１記載の半導体装置の製造
   方法。 ３）第２のシリコン層を基板温度５００℃以上のプラズ
   マＣＶＤ法で形成したことを特徴とする請求項１記載の
   半導体装置の製造方法。 ４）第２のシリコン層の膜厚が５０Åから２５０Åであ
   ることを特徴とする請求項１記載の半導体装置の製造方
   法。 ５）第１のシリコン層と第２のシリコン層を同一真空装
   置内で形成したことを特徴とする請求項３記載の半導体
   装置の製造方法。 ６）（ａ）絶縁性非晶質材料上に、基板温度６００℃以
   下のプラズマＣＶＤ法でシリコン層を形成し始める工程
   、 （ｂ）基板温度５００℃以上のプラズマＣＶＤ法でシリ
   コン層を形成し終える工程、 （ｃ）該シリコン層を熱処理等により結晶成長させる工
   程、 （ｄ）結晶成長させたシリコン層に半導体素子を形成す
   る工程を少なくとも有することを特徴とする半導体装置
   の製造方法。 ７）シリコン層を同一真空装置内で堆積、それと共に基
   板温度を上げる工程を含むことを特徴とする請求項６記
   載の半導体装置の製造方法。