JPH02213123A

JPH02213123A - 半導体装置の製造方法

Info

Publication number: JPH02213123A
Application number: JP3414089A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-02-14
Filing date: 1989-02-14
Publication date: 1990-08-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［ｆｉ業上の利用分野］本発明は、半導体装置の製造方法に係わり、特に１絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。

［従来の技術］ガラス、石英等の絶縁性非晶質基板や、Ｓｉｎ。

等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている。

近年、大型で高解像度の液晶表示パネルや、高速で高解
像度の密着型イメージセンサや三次元工Ｃ等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実用化が待望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、（１）プラズマＣＶＤ法等に
より形成した非晶質シリコンを素子材としたＴＩＦＴ、
（２）ＣＶＤ法等で形成した多結晶シリコンを素子材と
したＴ　ＩＦ　Ｔ　、　（３）溶融再結晶化法等により
形成した単結晶シリコンを素子材と１−だＴＰＴ等が検
討されている。

ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴ・は、単結晶シ
リコンを素子材とした場合に比べてＴＰＴの電界効果移
動度が大幅に低く（非晶質シリコンＴｙＴ（１ｅｄ／Ｖ
−式、多結晶シリコンＴＥＦ　Ｔ　〜１０　ｄ　／　Ｖ
　−５ｅｅ　）　、高性能なＴＩＦＴの実現は困難であ
った。

一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。

［発明が解決しようとする課題］そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的゛な方法として、大粒径の多結晶
シリコンを固相成長させる方法が注目され、研究が進め
られている。（Ｔｈ１ｎ　ＳｏｌｉｄＦｉｌｍｓ　１０
０　（１９８３）　ｐ、２２７　、　ＪＪＡＰ　ＶＯｌ
、　２５　Ｎｏ。

２Ｃ１９８６）ｐ、Ｌ１２１　　）しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓ１＋をイオンインプラして該多結晶シリコン
を非晶質化した後、６ｏｏ’ｏ程度の熱処理を１００時
間近（行っていた。そのため、高価なイオン注入装置を
必要としたはか、熱処理時間も極めて長いという欠点が
あった。

そこで、本発明はより簡便かつ実用的な方法で、大粒径
、高配向の多結晶シリコンを形成する製造方法を提供す
るものである。

［課題を解決するための手段］本発明の半導体装置の製造方法は、（α）絶縁性非晶質
材料上に第１のシリコン層を形成スル工程、（ｂ）該第
１のシリコン層上に第２のシリコン層を形成する工程、
（ｃ）該第１のシリコン層及び第２のシリコン層を熱処
理等により結晶成長させる工ｆＭ、（ｄ）結晶成長させ
たシリコン層に半導体素子を形成する工程を少なくとも
有することを特徴とする。

［実施例コ第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＩＦＴ）を形成する場合を例として
いる。

第１図において、（Ａ）は、ガラス、石英等の絶縁性非
晶質基板、もしくは５１０７等の絶縁性非晶質材料層等
の絶縁性非晶質材料１０１上に第１のシリコン層１０２
を形成する工程である。第１のシリコン層の形成方法と
しては、例えば、プラズマｏｗｎ法で４００℃〜８００
１）程度の比較的高温で膜厚５０え〜１．ｏｏ、ｏＸ程
度のシリコン膜を形成する等の方法が有効である。プラ
ズマＣＶＤ法で４００℃〜８００℃程度の比較的高温で
形成したシリコン膜は、太陽電池等で用いられている５
５０上程度以下で形成した非晶質シリコン層上比べて、
熱処７理による結晶核発生確率が高いという特徴がある
。特に、成膜温度が５５０上程度以上になるとく１１０
〉に配向した結晶粒が膜中に存在するようになり、熱処
理により前記結晶粒が核となり結晶成長がなされるため
、く１１０〉釦配向した多結晶シリコンが形成される。

尚、成膜方法はこれに限定されるものではな（，５５０
℃から６５０℃程度の熱処理による多結晶核発生確率が
第２のシリコンに比べて高い（望ましくは、１μｍ角に
結晶核１個未満程度）シリコン膜であることが重要であ
る。（Ｂ）は、該第１のシリコン層１０２上に第２のシ
リコン層１０６を積層する工程である。第２のシリコン
層の形成方法としては、例えば、プラズマＣＶＤ法で１
５０℃〜３００℃程度の比較的低温で膜厚１ｏｏｉ〜５
０００λ程度のシリコン膜を形成する等の方法が有効で
ある。尚、成膜方法はこれに限定されるものではなく、
第１の７リコン膜に比べて多結晶核発生確率の低い（望
ましくは、５５０℃から６５０℃程度の熱処理を数十時
間行っても多結晶核が発生しない）シリコンであること
が重要である。

（０）は、第１及び第２のシリコン層を熱処理により結
晶成長させる工程である。無処理温度は第１及び第２の
シリコン層の成膜条件により最適条件が異なるが、５５
０“Ｃ〜６５０℃程度で２〜１０時間程度窒素もしくは
Ａｒ等の不活性ガス雰囲気中で熱処理することで多結晶
シリコン層１０４が形成される。また、水素を含む雰囲
気中で熱処理すると膜中の欠陥密度が減少する効果があ
る。

尚、シリコン層をプラズマＯｖＤ法で形成した場合は、
膜中に多量の水素が含まれているため５５０℃〜６５０
℃程度の熱処理を行う前に、水素を放出させる適切な熱
処理を行うと、結晶成長した多結晶シリコン層の結晶性
が向上する。例えば（１）４００℃〜ＳＯＯ℃程度の熱
処理１０分〜１時間程度行う。（２）５５０℃〜６５０
℃程度の熱処理温度まで昇温させる速度を制御する。

（例えば、昇温速度を２０℃／分よりも遅くする）等の
方法が有効である。

結晶成長のメカニズムは、以下に述べるようであると思
われる。まず、短時間の熱処理により第１のシリコン層
で結晶核が発生する。続いて、その結晶核をシードとし
て第１及び第２のシリコン層が結晶化され、大粒径の多
結晶シリコン層１０４が形成される。特に、第１のシリ
コン層をプラズマＣＶＤ法で比較的高温（５５０ｔｌ程
度以上）で形成した場合には核となる結晶粒が＜１１０
＞に配向しているため、熱処理によって結晶成長した膜
なく１１０〉に配向した大粒径の多結晶シリコンにする
ことができる。（Ｄ）は、結晶成長させたシリコン層に
半導体素子を形成する工程である。尚、第１図（Ｄ）で
は、半導体素子としてＴＩＰＴを形成する場合を例とし
ている。図においてｉｎｓはゲート電極、１ｏ６はソー
ス、ドレイン領域、１０７はゲート絶縁膜、１ｏ８は層
間絶縁１ｉ、１０９はフンタクト穴、１１ｏは配線表示
す。ＴＰＴ形成形成−例としては、多結晶シリコン層１
０４をパターン形成し、・ゲート絶縁膜を形成する。該
ゲート絶縁膜は熱酸化法で形成する方法Ｃａｍ−ｆロセ
ス）とＯｖＤ法もしくはプラズマＣＶＤ法等で６００℃
程度以下の低温で形成する方法（低温プロセス）がある
。低温プロセスでは、基板として安価なガラス基板を使
用できるため、大型な液晶表示パネルや密着型イメージ
センサ等の半導体装置を低コストで作成できるほか、三
次元工０等を形成する場合においても、下層部の素子に
悪影響（例えば、不純物の拡散等）を与えずに１上層部
に半導体素子を形成することが出来る。続いて、ゲート
電極を形成後、ソース・ドレイン領域をイオン注入法、
熱拡散法、プラズマドーピング法等で形成し、層間絶縁
膜をＣＶＤ法。

スパッタ法、プラズマＣＶＤ法等で形成する。さらに１
該層間絶縁膜にコンタクト穴を開け、配線を形成するこ
とでＴＩＰＴが形成される。

本発明に基づ（半導体装置の製造方法で作製した低温プ
ロセスＴＩＦＴ（Ｎチャンネル）の電界効果移動度は、
１００〜１５０−／Ｖ−就であり、ガラス基板上に高性
能なＴＰＴを形成することが出来た。これは、本発明の
製造方法により、大粒径の多結晶シリコン膜が再現性良
く形成できるようになった結果可能となった。さらに、
前記ＴＦＴ製造工程に水素ガス若しくはアンモニアガス
等を含む気体のプラズマ雰囲気に半導体素子をさらす工
程を設けると、結晶粒界に存在する欠陥密度が低減され
、前記電界効果移動度はさらに向上する。

また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする充電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。

続いて本発明に到った技術的背景を述べる。我々は大粒
径で高配向の多結晶シリコンを形成するために成膜方法
、固相成長時の熱処理条件を最適化した。その結果以下
に述べることが明らかとなった。

（１）熱処理による多結晶核発生密度及び多結晶核が生
成するまでの時間は、非晶質シリコンの成膜方法により
て異なる。

（２）プラズマＣＶＤ法で形成したシリコン膜は、ｒｆ
パワー、成膜温度等を最適化すると非晶質相中に結晶領
域が存在する鎖結晶シリコンになる。特に、成膜温度が
４００℃以上、望ましくは５５０℃以上で、ｒｆパワー
等を最適化すると前記結晶領域は（１１１））Ｉｃ配向
する。

（５）同一成膜条件であっても膜厚を薄くすると、多結
晶核発生密度が低くなる傾向がある。

（４）真空蒸着法もしくはプラズマＣＶＤ法（成膜温度
４００℃程度以下）で形成した非晶質シリコン膜は、結
晶核発生確率が低い。真空蒸着法の場合を例にとると、
１０−’　Ｐ　ａ程度以下の真空度で基板温度１００℃
程度で形成した非晶質シリコン膜は、５５０℃〜６５０
℃程度の熱処理１０時間程度では、結晶核が殆ど生成さ
れない。またプラズマＣＶＤ法の場合は、成膜温度が４
００℃程度以下でｒｆパワー等の成膜条件を最適化する
と、５５０℃〜６５０℃程度の熱処理１０時間程度では
、結晶核が殆ど生成されない。

以上の結果をもとに、大粒径の多結晶シリコンを形成す
べ（検討した結果が、第１図に示した本発明の製造工程
である。その技術的ポイントは、多結晶核発生確率の低
いシリコン層と多結晶核発生確率が比較的高いシリコン
層を積層して固相成長させることで、短時間の熱処理で
大粒径の多結晶シリコン膜を形成可能とする点にある。

また、第１のシリコン上ＫＳ第２のシリコン層を積層す
るときに第１のシリコン層上に存在する自然酸化膜を除
去した方が膜質及び結晶性の向上に有効であることが明
らかとなった。第２のシリコン層を積層する前に水素ガ
ス雰囲気もしくは水素プラズマ雰囲気中等で熱処理する
と、第１のシリコン層上の酸化膜を除去することが出来
る。他に、第１のシリコン層と第２のシリコン層を真空
を破らずに連続形成する方法も有効である。符に、第１
のシリコン層と第２のシリコン層を共にプラズマＣＶＤ
法で形成する場合は、反応室を複数インラインに接続す
るだけで、量産性の高い連続成膜装置を容易に作成する
ことができる。また、第１のシリフン層を成膜する反応
室と第２のシリコン層を成膜する反応室の間に冷却室を
設け、スループットを高める方法も有効である。（第１
のシリコン層の成膜温度の方が高いため）続いて、第１
のシリコンもしくは第２のシリコンの一方のみを固相成
長させた場合と比較して本発明の特徴を述べる。

本発明の目的は、大粒径の多結晶シリコンを短時間の熱
処理でしかも簡便な製造プロセスで形成する点にある。

第２のシリコン膜のみを固相成長させた場合は、長時間
の熱処理を必要とする欠点がある。熱処理時間を短縮す
るために、熱処理温度を例えば８００℃以上に上けると
、多結晶核発生密度が急激に高くなり、せいぜい２００
Ｘ−３ｏｏＸ程度の粒径の多結晶シリコンしか得られな
くなる。

また、第１のシリコン層のみでは、結晶核発生密度を低
減させるために自由に膜厚を薄くすることができないが
、ｇｔのシリコン層と第２のシリコン層を積層する構造
を採用すると、結晶核を発生させる第１のシリコン層の
膜厚を任意に設定できる利点がある。即ち、前述の通り
同一の成膜条件であっても膜厚を薄（するＫつれて多結
晶核発生密度を小さ（できる為、例えば、第１のシリコ
ン層を５０′に〜１００又程度と薄（して残りの膜厚を
第２のシリコンで形成することも可能となり、大粒径の
多結晶シリコンを形成できる。

尚、第１図では結晶核発生確率の比較的高いシリコン層
上に結晶核の発生し難いシリコン層を積層する場合を例
としたが、積層順はこの逆でもよい。即ち、結晶核の発
生し難いシリコン層上に結晶核発生確率の比較的高いシ
リコン層を積層してもよい。

また、第１図では第１のシリコン層と第２のシリコン層
を積層した後で、熱処理による固相成長を行っているが
、製造工程はこれに限定されるものではなく、例えば、
第１のシリコン層を形成した後で熱処理を行い固相成長
させた後で、第２のシリコン層を積ノーし再び熱処理を
行い固相成長させる等の方法もある。

［発明の効果コ以上述べたように、本発明によればより簡便な製造プロ
セスで大粒径の多結晶シリコン膜を形成することが出来
る。その結果、絶縁性非晶質材料上に高性能な半導体を
形成することが可能となり、大型で高解像度の液晶表示
パネルや高速で高解像度の密着型イメージセンサや三次
元１０等を容易に形成できるようになった。

さらに、本発明はせいぜい６５０℃程度の低温の熱処理
が加わるだけであるため、（１）基板として安価なガラ
ス基板を使用できる。（２）三次元工０では、下層部の
素子に態形Ｖ（例えば、不純物の拡散等）を与えずに上
層部に半導体素子を形成することが出来る。等のメリッ
トもある。

また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。

【図面の簡単な説明】

第１図（α）〜（ｄ）は本発明の実施例における半導体
装置の製造工程断面図である。１０１・・・・・・・・・絶縁性非晶質材料１０２・・
・・・・・・・第１のシリコン層１０６・・・・・・・
・・第２のシリコン層重０４・・・・・・・・・多結晶
シリコン層１０５・・・・・・・・・ゲー）？ＩＥ［１
４０６・・・・・・・・・ソース・ドレイン領域１０７
・・・・・・・・・ゲート絶縁膜１０Ｂ・・・・・・・
・・層間絶縁膜１０９・・・・・・・・・フンタクト穴１１０・・・・
・・・・・配　線（ａ）！０１　　絶烏蟇板１０３　ｍ２のシリコン層（ｃ）以上

Claims

【特許請求の範囲】

（１）（α）絶縁性非晶質材料上に第１のシリコン層を
形成する工程、（ｂ）該第１のシリコン層上に第２のシリコン層を形成
する工程、（ｃ）該第１のシリコン層及び第２のシリコン層を熱処
理等により結晶成長させる工程、（ｄ）結晶成長させた
シリコン層に半導体素子を形成する工程を少なくとも有
することを特徴とする半導体装置の製造方法。
（２）第１のシリコン層をプラズマＣＶＤ法で形成した
ことを特徴とする請求項１記載の半導体装置の製造方法
。
（３）第１のシリコン層をプラズマＣＶＤ法で成膜温度
４００℃以上で形成したことを特徴とする請求項２記載
の半導体装置の製造方法。
（４）第１のシリコン層の膜厚が５０Åから１００Åで
あることを特徴とする請求項１〜請求項３記載の半導体
装置の製造方法。
（５）第１のシリコン層が＜１１０＞に配向した結晶領
域を含んだ微結晶シリコンであることを特徴とする請求
項１〜請求項４記載の半導体装置の製造方法。
（６）第２のシリコン層をプラズマＣＶＤ法で形成した
ことを特徴とする請求項１〜請求項５記載の半導体装置
の製造方法。
（７）第２のシリコン層をプラズマＣＶＤ法で成膜温度
４００℃以下で形成したことを特徴とする請求項６記載
の半導体装置の製造方法。
（８）第１のシリコン層及び第２のシリコン層をプラズ
マＣＶＤ法で連続形成したことを特徴とする請求項、記
載の半導体装置の製造方法。