JP3220864B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3220864B2 JP3220864B2 JP05124691A JP5124691A JP3220864B2 JP 3220864 B2 JP3220864 B2 JP 3220864B2 JP 05124691 A JP05124691 A JP 05124691A JP 5124691 A JP5124691 A JP 5124691A JP 3220864 B2 JP3220864 B2 JP 3220864B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- annealing
- phase growth
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来の技術】多結晶シリコン薄膜トランジスタ（ｐｏ
ｌｙ−ＳｉＴＦＴ）は、密着型イメージセンサ・液晶ビ
ューファインダー等の、ドライバ内蔵型のデバイスに使
用されている。
ｌｙ−ＳｉＴＦＴ）は、密着型イメージセンサ・液晶ビ
ューファインダー等の、ドライバ内蔵型のデバイスに使
用されている。
【０００３】ｐｏｌｙ−ＳｉＴＦＴの主要部であるチャ
ネルｐｏｌｙ−Ｓｉ薄膜の作成方法には減圧ＣＶＤ法
で５８０℃〜６５０℃程度の温度で成膜する、プラズ
マＣＶＤ等でａ−Ｓｉ薄膜を成膜して６００℃程度の温
度で固相成長アニールを行い多結晶化する、減圧ＣＶ
Ｄ法などでｐｏｌｙ−Ｓｉ薄膜作成後、シリコンイオン
注入により非晶質化した後、固相成長アニールを行って
再結晶化する、等の方法がある。
ネルｐｏｌｙ−Ｓｉ薄膜の作成方法には減圧ＣＶＤ法
で５８０℃〜６５０℃程度の温度で成膜する、プラズ
マＣＶＤ等でａ−Ｓｉ薄膜を成膜して６００℃程度の温
度で固相成長アニールを行い多結晶化する、減圧ＣＶ
Ｄ法などでｐｏｌｙ−Ｓｉ薄膜作成後、シリコンイオン
注入により非晶質化した後、固相成長アニールを行って
再結晶化する、等の方法がある。
【０００４】このうち、プラズマＣＶＤ法成膜のａ−Ｓ
ｉ薄膜を固相成長させる方法は、プラズマＣＶＤ法で
は、大面積に亘り均一な膜が比較的容易に得られる、
固相成長法では、多数枚の基板を同時に処理できる、不
活性ガス中でアニールするという比較的簡単な方法で大
粒径のｐｏｌｙ−Ｓｉ薄膜が得られる、という点で優れ
ている。
ｉ薄膜を固相成長させる方法は、プラズマＣＶＤ法で
は、大面積に亘り均一な膜が比較的容易に得られる、
固相成長法では、多数枚の基板を同時に処理できる、不
活性ガス中でアニールするという比較的簡単な方法で大
粒径のｐｏｌｙ−Ｓｉ薄膜が得られる、という点で優れ
ている。
【０００５】固相成長アニールの方法としては、不活性
ガスとして窒素雰囲気中でのアニールが行われている。
アニール温度は６００℃程度で、１時間〜１００時間程
度行うことによりａ−Ｓｉ薄膜中に結晶核が現れ、成長
していく。
ガスとして窒素雰囲気中でのアニールが行われている。
アニール温度は６００℃程度で、１時間〜１００時間程
度行うことによりａ−Ｓｉ薄膜中に結晶核が現れ、成長
していく。
【０００６】固相成長アニールの過程で、ａ−Ｓｉ薄膜
のどの部分に結晶核が発生するかについては、ａ−Ｓ
ｉ薄膜の表面から発生する、下地とａ−Ｓｉ薄膜との
界面（以下下地界面）から発生する、表面でも下地界
面でもないａ−Ｓｉ薄膜の内部から発生する、の３つの
場合がある。
のどの部分に結晶核が発生するかについては、ａ−Ｓ
ｉ薄膜の表面から発生する、下地とａ−Ｓｉ薄膜との
界面（以下下地界面）から発生する、表面でも下地界
面でもないａ−Ｓｉ薄膜の内部から発生する、の３つの
場合がある。
【０００７】下地界面や内部から結晶核が発生するなら
ば、下地の材質や状態で結晶核発生密度が変わり易
い、結晶成長は表面に向かって進むので、表面に到達
する頃には双晶が複雑に組み合っており、表面での易動
度が減少する、等の欠点がある。固相成長アニール後の
Ｓｉ薄膜の上方にゲート絶縁膜などを積層して、表面側
がトランジスタの絶縁膜−チャネル界面（以下絶縁膜界
面）となることから、ひいては絶縁膜界面準位の増大か
ら、ｐｏｌｙ−ＳｉＴＦＴの特性の悪化を招く原因とも
なる。
ば、下地の材質や状態で結晶核発生密度が変わり易
い、結晶成長は表面に向かって進むので、表面に到達
する頃には双晶が複雑に組み合っており、表面での易動
度が減少する、等の欠点がある。固相成長アニール後の
Ｓｉ薄膜の上方にゲート絶縁膜などを積層して、表面側
がトランジスタの絶縁膜−チャネル界面（以下絶縁膜界
面）となることから、ひいては絶縁膜界面準位の増大か
ら、ｐｏｌｙ−ＳｉＴＦＴの特性の悪化を招く原因とも
なる。
【０００８】
【発明が解決しようとする課題】そこで本発明はａ−Ｓ
ｉ薄膜の固相成長アニールで発生する結晶核の発生位置
を該ａ−Ｓｉ薄膜の表面側とするものであり、その目的
とするところは、良好な特性を持つ半導体装置の製造方
法を提供するところにある。
ｉ薄膜の固相成長アニールで発生する結晶核の発生位置
を該ａ−Ｓｉ薄膜の表面側とするものであり、その目的
とするところは、良好な特性を持つ半導体装置の製造方
法を提供するところにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は以下を特徴とする。
造方法は以下を特徴とする。
【００１０】基板上に非晶質半導体薄膜を形成する工程
と、基板温度２００〜４５０℃で該非晶質半導体薄膜に
水素プラズマを施し、非晶質半導体薄膜表面の自然酸化
膜を除去する工程と、該自然酸化膜の除去された非晶質
半導体薄膜をアニールして多結晶化する工程と、該多結
晶化された半導体薄膜表面にゲート絶縁膜を形成する工
程と、該ゲート絶縁膜上にゲート電極を形成する工程
と、を有することを特徴とする。
と、基板温度２００〜４５０℃で該非晶質半導体薄膜に
水素プラズマを施し、非晶質半導体薄膜表面の自然酸化
膜を除去する工程と、該自然酸化膜の除去された非晶質
半導体薄膜をアニールして多結晶化する工程と、該多結
晶化された半導体薄膜表面にゲート絶縁膜を形成する工
程と、該ゲート絶縁膜上にゲート電極を形成する工程
と、を有することを特徴とする。
【００１１】
【００１２】
【実施例】（実施例１）本発明の実施例を、図１の本発
明に於ける薄膜トランジスタの工程図に従って説明す
る。
明に於ける薄膜トランジスタの工程図に従って説明す
る。
【００１３】図１（ａ）は、ガラス、石英などの絶縁性
非晶質基板若しくはＳｉＯ2等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
減圧ＣＶＤ法などによりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜方法と
しては、減圧ＣＶＤ法で５２０℃〜５８０℃程度でａ
−Ｓｉ薄膜を成膜する、ＥＢ蒸着法、スパッタ法、プ
ラズマＣＶＤ法等でａ−Ｓｉ薄膜を成膜する、減圧Ｃ
ＶＤ法等でｐｏｌｙ−Ｓｉ薄膜を堆積後、イオンインプ
ランテーション法によりＳｉ等を打ち込み、該ｐｏｌｙ
−Ｓｉ薄膜を非晶質化する、等の方法がある。本実施例
では減圧ＣＶＤ法成膜のａ−Ｓｉ薄膜の場合について説
明する。該ａ−Ｓｉ薄膜の成膜ガスはＳｉＨ4ガスであ
り、該ａ−Ｓｉ薄膜の成膜条件は、挿入時温度４００
℃、昇温時Ｈｅガス希釈、昇温時圧力０．１５〜０．２
Ｔｏｒｒ、成膜時基板温度５２０〜５８０℃、ＳｉＨ4
流量１２０ｓｃｃｍ、成膜時内圧３０ｍＴｏｒｒ〜５０
０ｍＴｏｒｒであった。但し、成膜条件はこれに限定さ
れるものではない。また本実施例では、減圧ＣＶＤ法成
膜のａ−Ｓｉ薄膜を用いたが、成膜方法はこれに限定さ
れるものではない。続いて、該ａ−Ｓｉ薄膜に水素プラ
ズマを施す。この効果については後述する。水素プラズ
マにはＨ2の１００％ガスを用い、到達真空度３×１０
-12〜１×１０-5Ｔｏｒｒ、基板温度２００℃〜４５０
℃、真空槽内圧１．８Ｔｏｒｒで、周波数１３．５６Ｍ
ＨｚのＲＦ電源を用いた。ａ−Ｓｉ薄膜の膜厚は１００
０Å程度であり、ＲＦパワーを０．４〜０．８Ｗ／ｃｍ
2にして行った。次に該ａ−Ｓｉ薄膜の固相成長アニー
ルを行い多結晶化（ｐｏｌｙ−Ｓｉ化）する。固相成長
アニールの方法としては、水素雰囲気中でのアニールを
行った。不活性ガスの窒素雰囲気中で行ってもよいが、
水素雰囲気中のアニールでは該ａ−Ｓｉ薄膜中に窒素が
拡散せず、固相成長後のａ−Ｓｉ薄膜の易動度を上げる
効果がある点で優れている。真空中で固相成長アニール
を行っても同様の効果がある。アニール温度は５５０℃
〜６００℃程度（但し該ａ−Ｓｉ薄膜の成膜時基板温度
が５５０℃を越える場合は、成膜時基板温度〜６００℃
程度）で、１時間〜１００時間程度行うことによりａ−
Ｓｉ薄膜中に結晶核が現れ、成長していく。固相成長ア
ニールによって結晶成長が起こり、結晶粒径３００Å〜
３０００Å（１５時間以上で２０００Å〜３０００Å）
の大粒径のｐｏｌｙ−Ｓｉ薄膜が形成される。また結晶
体積比は７０％以上になる。また、該薄膜のパタニング
は固相成長アニールの前に行っても良い。固相成長アニ
ールの過程でａ−Ｓｉ薄膜のどの部分に結晶核が発生す
るかについては、ａ−Ｓｉ薄膜の表面から発生する、
下地界面から発生する、表面でも下地界面でもない
ａ−Ｓｉ薄膜の内部から発生する、の３つの場合があ
る。表面から結晶核が発生するならば、下地の材質や
状態によらず結晶核発生密度が一定である、結晶成長
は表面から内部に向かって進むので、表面では結晶成長
初期の比較的結晶性の良い多結晶状態となっているので
易動度が増大する、等の利点がある。固相成長アニール
後のＳｉ薄膜上にはゲート絶縁膜を積層され、Ｓｉ薄膜
の表面側がトランジスタの絶縁膜界面となることから、
ひいては絶縁膜界面準位が低減され、ｐｏｌｙ−ＳｉＴ
ＦＴの特性が向上するという利点もある。本発明の、水
素プラズマを施したａ−Ｓｉ薄膜では、固相成長アニー
ルの過程で表面から結晶核が発生する。この理由は次の
ように説明される。例えばＭＢＥ法を用いて超高真空下
で成膜した清浄表面を持つａ−Ｓｉ薄膜に固相成長アニ
ールを施した場合には該ａ−Ｓｉ薄膜の表面で結晶核の
発生が起こるが、一度大気中に取りだしたａ−Ｓｉ薄膜
では、超高真空下で固相成長アニールを施しても下地界
面から結晶核が発生する。後者の場合、表面からの核発
生を阻害している原因は大気中に取り出したために形成
された自然酸化膜である。自然酸化膜が存在する状態で
は表面から数原子層まで酸素原子が入り込みシリコン原
子の自由度を奪うので、ａ−Ｓｉ薄膜表面よりも、むし
ろ下地界面で結晶核が発生し易くなる。それに対し、清
浄表面では原子に比較的多くの自由度があるためａ−Ｓ
ｉ薄膜の表面から結晶核が発生し易い。すなわち、水素
プラズマで自然酸化膜を除去することによって表面が清
浄表面に近づき、結晶核の表面からの発生が促され、良
好な結晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得られる
のである。水素プラズマの場合は水素ラジカルにより自
然酸化膜が還元され、酸素はＯＨや水の形で除去され
る。自然酸化膜を除去する方法としては他に９００℃程
度の水素雰囲気中でのアニールがあるが、ａ−Ｓｉ薄膜
にこの処理を施すと、高温のため一気に結晶核が発生し
て微結晶状態となってしまい大粒径のｐｏｌｙ−Ｓｉ薄
膜は得られない。尚、超高真空下で成膜したａ−Ｓｉ薄
膜をそのまま固相成長アニールすれば自然酸化膜は形成
されないが、超高真空状態を作り、超高真空下でａ−Ｓ
ｉ薄膜を成膜するにはＭＢＥ法などを用いなければなら
ず実用には余り向いていない。固相成長アニールにより
前記ａ−Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示す
ように熱酸化法等によりゲート絶縁膜１０２を形成す
る。ドライ酸化法を用いれば酸素雰囲気中で約１１５０
℃の熱処理を行なうことによって、絶縁耐圧の高いゲー
ト絶縁膜を得ることが出来る。ウェット酸化法を用いれ
ば９００℃程度の低温の熱処理でもゲート絶縁膜が形成
されるが、ドライ酸化法で形成されたゲート絶縁膜に比
べれば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で
固相成長アニールによって多結晶化した前記ａ−Ｓｉ薄
膜の結晶成長が進み、対体積結晶化率が向上し、結晶粒
径が拡大する。尚、前記ゲート絶縁膜の形成方法として
は上述の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ
法、ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法
等でＳｉＯ2膜を形成する方法、プラズマ酸化法等で低
温酸化する方法等もある。これらの方法は、工程の温度
を６００℃程度以下の低温に出来るため、基板として安
価なガラス基板を用いることも可能となる点で優れてい
る。次に図１（ｃ）に示すようにゲート電極１０３を形
成し、該ゲート電極をマスクとして不純物元素をイオン
注入して、ソース領域１０４及びドレイン領域１０５を
形成する（この工程に伴って、チャネル領域１０６も自
動的に形成される）。続いて図１（ｄ）に示すように層
間絶縁膜１０７を積層する。そしてソース領域及びドレ
イン領域のコンタクト電極１０８を形成すれば薄膜トラ
ンジスタが完成する（図１（ｅ））。本発明により形成
したｐｏｌｙ−ＳｉＴＦＴの電界効果移動度は基板温度
５４０℃で成膜した場合Ｎｃｈで４０〜４２ｃｍ2／Ｖ
・ｓとなり、水素プラズマを行わずに固相成長アニール
した場合（１５〜３０ｃｍ2／Ｖ・ｓ）と比べて大幅な
特性向上が為された。また、水素プラズマを行わずに固
相成長アニールした場合は、下地の材質による影響を受
けて電界効果易動度が変化している。たとえば下地とし
て石英基板を用いた場合１５〜２０ｃｍ2／Ｖ・ｓ、石
英基板上にＳｉＯ2膜を形成した場合１５〜２５ｃｍ2／
Ｖ・ｓ、石英基板上にＳｉＮx膜を形成した場合１５〜
３０ｃｍ2／Ｖ・ｓとなっている。しかし、本発明によ
り形成したｐｏｌｙ−ＳｉＴＦＴでは、これらの下地の
違いに依らず電界効果易動度は一定（Ｎｃｈで４０〜４
２ｃｍ2／Ｖ・ｓ）であった。
非晶質基板若しくはＳｉＯ2等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
減圧ＣＶＤ法などによりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜方法と
しては、減圧ＣＶＤ法で５２０℃〜５８０℃程度でａ
−Ｓｉ薄膜を成膜する、ＥＢ蒸着法、スパッタ法、プ
ラズマＣＶＤ法等でａ−Ｓｉ薄膜を成膜する、減圧Ｃ
ＶＤ法等でｐｏｌｙ−Ｓｉ薄膜を堆積後、イオンインプ
ランテーション法によりＳｉ等を打ち込み、該ｐｏｌｙ
−Ｓｉ薄膜を非晶質化する、等の方法がある。本実施例
では減圧ＣＶＤ法成膜のａ−Ｓｉ薄膜の場合について説
明する。該ａ−Ｓｉ薄膜の成膜ガスはＳｉＨ4ガスであ
り、該ａ−Ｓｉ薄膜の成膜条件は、挿入時温度４００
℃、昇温時Ｈｅガス希釈、昇温時圧力０．１５〜０．２
Ｔｏｒｒ、成膜時基板温度５２０〜５８０℃、ＳｉＨ4
流量１２０ｓｃｃｍ、成膜時内圧３０ｍＴｏｒｒ〜５０
０ｍＴｏｒｒであった。但し、成膜条件はこれに限定さ
れるものではない。また本実施例では、減圧ＣＶＤ法成
膜のａ−Ｓｉ薄膜を用いたが、成膜方法はこれに限定さ
れるものではない。続いて、該ａ−Ｓｉ薄膜に水素プラ
ズマを施す。この効果については後述する。水素プラズ
マにはＨ2の１００％ガスを用い、到達真空度３×１０
-12〜１×１０-5Ｔｏｒｒ、基板温度２００℃〜４５０
℃、真空槽内圧１．８Ｔｏｒｒで、周波数１３．５６Ｍ
ＨｚのＲＦ電源を用いた。ａ−Ｓｉ薄膜の膜厚は１００
０Å程度であり、ＲＦパワーを０．４〜０．８Ｗ／ｃｍ
2にして行った。次に該ａ−Ｓｉ薄膜の固相成長アニー
ルを行い多結晶化（ｐｏｌｙ−Ｓｉ化）する。固相成長
アニールの方法としては、水素雰囲気中でのアニールを
行った。不活性ガスの窒素雰囲気中で行ってもよいが、
水素雰囲気中のアニールでは該ａ−Ｓｉ薄膜中に窒素が
拡散せず、固相成長後のａ−Ｓｉ薄膜の易動度を上げる
効果がある点で優れている。真空中で固相成長アニール
を行っても同様の効果がある。アニール温度は５５０℃
〜６００℃程度（但し該ａ−Ｓｉ薄膜の成膜時基板温度
が５５０℃を越える場合は、成膜時基板温度〜６００℃
程度）で、１時間〜１００時間程度行うことによりａ−
Ｓｉ薄膜中に結晶核が現れ、成長していく。固相成長ア
ニールによって結晶成長が起こり、結晶粒径３００Å〜
３０００Å（１５時間以上で２０００Å〜３０００Å）
の大粒径のｐｏｌｙ−Ｓｉ薄膜が形成される。また結晶
体積比は７０％以上になる。また、該薄膜のパタニング
は固相成長アニールの前に行っても良い。固相成長アニ
ールの過程でａ−Ｓｉ薄膜のどの部分に結晶核が発生す
るかについては、ａ−Ｓｉ薄膜の表面から発生する、
下地界面から発生する、表面でも下地界面でもない
ａ−Ｓｉ薄膜の内部から発生する、の３つの場合があ
る。表面から結晶核が発生するならば、下地の材質や
状態によらず結晶核発生密度が一定である、結晶成長
は表面から内部に向かって進むので、表面では結晶成長
初期の比較的結晶性の良い多結晶状態となっているので
易動度が増大する、等の利点がある。固相成長アニール
後のＳｉ薄膜上にはゲート絶縁膜を積層され、Ｓｉ薄膜
の表面側がトランジスタの絶縁膜界面となることから、
ひいては絶縁膜界面準位が低減され、ｐｏｌｙ−ＳｉＴ
ＦＴの特性が向上するという利点もある。本発明の、水
素プラズマを施したａ−Ｓｉ薄膜では、固相成長アニー
ルの過程で表面から結晶核が発生する。この理由は次の
ように説明される。例えばＭＢＥ法を用いて超高真空下
で成膜した清浄表面を持つａ−Ｓｉ薄膜に固相成長アニ
ールを施した場合には該ａ−Ｓｉ薄膜の表面で結晶核の
発生が起こるが、一度大気中に取りだしたａ−Ｓｉ薄膜
では、超高真空下で固相成長アニールを施しても下地界
面から結晶核が発生する。後者の場合、表面からの核発
生を阻害している原因は大気中に取り出したために形成
された自然酸化膜である。自然酸化膜が存在する状態で
は表面から数原子層まで酸素原子が入り込みシリコン原
子の自由度を奪うので、ａ−Ｓｉ薄膜表面よりも、むし
ろ下地界面で結晶核が発生し易くなる。それに対し、清
浄表面では原子に比較的多くの自由度があるためａ−Ｓ
ｉ薄膜の表面から結晶核が発生し易い。すなわち、水素
プラズマで自然酸化膜を除去することによって表面が清
浄表面に近づき、結晶核の表面からの発生が促され、良
好な結晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得られる
のである。水素プラズマの場合は水素ラジカルにより自
然酸化膜が還元され、酸素はＯＨや水の形で除去され
る。自然酸化膜を除去する方法としては他に９００℃程
度の水素雰囲気中でのアニールがあるが、ａ−Ｓｉ薄膜
にこの処理を施すと、高温のため一気に結晶核が発生し
て微結晶状態となってしまい大粒径のｐｏｌｙ−Ｓｉ薄
膜は得られない。尚、超高真空下で成膜したａ−Ｓｉ薄
膜をそのまま固相成長アニールすれば自然酸化膜は形成
されないが、超高真空状態を作り、超高真空下でａ−Ｓ
ｉ薄膜を成膜するにはＭＢＥ法などを用いなければなら
ず実用には余り向いていない。固相成長アニールにより
前記ａ−Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示す
ように熱酸化法等によりゲート絶縁膜１０２を形成す
る。ドライ酸化法を用いれば酸素雰囲気中で約１１５０
℃の熱処理を行なうことによって、絶縁耐圧の高いゲー
ト絶縁膜を得ることが出来る。ウェット酸化法を用いれ
ば９００℃程度の低温の熱処理でもゲート絶縁膜が形成
されるが、ドライ酸化法で形成されたゲート絶縁膜に比
べれば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で
固相成長アニールによって多結晶化した前記ａ−Ｓｉ薄
膜の結晶成長が進み、対体積結晶化率が向上し、結晶粒
径が拡大する。尚、前記ゲート絶縁膜の形成方法として
は上述の熱酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ
法、ＥＣＲプラズマＣＶＤ法、光ＣＶＤ法、スパッタ法
等でＳｉＯ2膜を形成する方法、プラズマ酸化法等で低
温酸化する方法等もある。これらの方法は、工程の温度
を６００℃程度以下の低温に出来るため、基板として安
価なガラス基板を用いることも可能となる点で優れてい
る。次に図１（ｃ）に示すようにゲート電極１０３を形
成し、該ゲート電極をマスクとして不純物元素をイオン
注入して、ソース領域１０４及びドレイン領域１０５を
形成する（この工程に伴って、チャネル領域１０６も自
動的に形成される）。続いて図１（ｄ）に示すように層
間絶縁膜１０７を積層する。そしてソース領域及びドレ
イン領域のコンタクト電極１０８を形成すれば薄膜トラ
ンジスタが完成する（図１（ｅ））。本発明により形成
したｐｏｌｙ−ＳｉＴＦＴの電界効果移動度は基板温度
５４０℃で成膜した場合Ｎｃｈで４０〜４２ｃｍ2／Ｖ
・ｓとなり、水素プラズマを行わずに固相成長アニール
した場合（１５〜３０ｃｍ2／Ｖ・ｓ）と比べて大幅な
特性向上が為された。また、水素プラズマを行わずに固
相成長アニールした場合は、下地の材質による影響を受
けて電界効果易動度が変化している。たとえば下地とし
て石英基板を用いた場合１５〜２０ｃｍ2／Ｖ・ｓ、石
英基板上にＳｉＯ2膜を形成した場合１５〜２５ｃｍ2／
Ｖ・ｓ、石英基板上にＳｉＮx膜を形成した場合１５〜
３０ｃｍ2／Ｖ・ｓとなっている。しかし、本発明によ
り形成したｐｏｌｙ−ＳｉＴＦＴでは、これらの下地の
違いに依らず電界効果易動度は一定（Ｎｃｈで４０〜４
２ｃｍ2／Ｖ・ｓ）であった。
【００１４】（実施例２） 本発明の第２の実施例を、図１の本発明に於ける薄膜ト
ランジスタの工程図に従って説明する。
ランジスタの工程図に従って説明する。
【００１５】図１（ａ）は、ガラス、石英などの絶縁性
非晶質基板若しくはＳｉＯ2等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
プラズマＣＶＤ法によりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜ガスは
ＳｉＨ4及びＨ2ガスであり、該ａ−Ｓｉ薄膜の成膜条件
は、到達真空度５×１０-12〜１×１０-5Ｔｏｒｒ（１
×１０-9Ｔｏｒｒ以下では成膜時にａ−Ｓｉ薄膜中に不
純物を含みにくいことから特に望ましい）、基板温度１
００〜３００℃、真空槽内圧０．８Ｔｏｒｒで、周波数
１３．５６ＭＨｚのＲＦ電源を用いた。但し、成膜条件
はこれに限定されるものではない。続いて、該ａ−Ｓｉ
薄膜に水素プラズマを施す。この効果については後述す
る。水素プラズマにはＨ2の１００％ガスを用い、到達
真空度３×１０-12〜１×１０-5Ｔｏｒｒ、基板温度２
００℃〜４５０℃、真空槽内圧１．８Ｔｏｒｒで、周波
数１３．５６ＭＨｚのＲＦ電源を用いた。ａ−Ｓｉ薄膜
の膜厚は１０００Å程度であり、ＲＦパワーを０．４〜
０．８Ｗ／ｃｍ2にして行った。次に該ａ−Ｓｉ薄膜の
固相成長アニールを行い多結晶化（ｐｏｌｙ−Ｓｉ化）
する。固相成長アニールの方法としては、水素雰囲気中
でのアニールを行った。不活性ガスの窒素雰囲気中で行
ってもよいが、水素雰囲気中のアニールでは該ａ−Ｓｉ
薄膜中に窒素が拡散せず、固相成長後のａ−Ｓｉ薄膜の
易動度を上げる効果がある点で優れている。真空中で固
相成長アニールを行っても同様の効果がある。アニール
温度は５５０℃〜６５０℃程度で、１時間〜１００時間
程度行うことによりａ−Ｓｉ薄膜中に結晶核が現れ、成
長していく。固相成長アニールによってＳｉ薄膜中の水
素の脱離と結晶成長が起こり、結晶粒径１μｍ〜１０μ
ｍ（４０時間以上で２μｍ〜１０μｍ）の大粒径のｐｏ
ｌｙ−Ｓｉ薄膜が形成される。また結晶体積比は９０％
以上になる。尚、固相成長アニールではアニール前の温
度から設定アニール温度に達するまでの昇温速度を毎分
２０ｄｅｇ．よりも遅くして行う（毎分５ｄｅｇ．より
も遅くすると特に望ましい）。その理由とするところ
は、前記昇温速度よりも速く所定のアニール温度まで昇
温すると、特に３００℃を越えてから顕著な現象である
が、前記ａ−Ｓｉ薄膜中の水素の脱離にともなって該薄
膜中に欠陥を生じ易くなり、ひいては該薄膜の剥離を来
す事もあるからである。また、該薄膜のパタニングは固
相成長アニールの前に行っても良い。固相成長アニール
の過程でａ−Ｓｉ薄膜のどの部分に結晶核が発生するか
については、ａ−Ｓｉ薄膜の表面から発生する、下
地界面から発生する、表面でも下地界面でもないａ−
Ｓｉ薄膜の内部から発生する、の３つの場合がある。表
面から結晶核が発生するならば、下地の材質や状態に
よらず結晶核発生密度が一定である、結晶成長は表面
から内部に向かって進むので、表面付近では結晶成長初
期の比較的結晶性の良い多結晶状態となっているので易
動度が増大する、等の利点がある。固相成長アニール後
のＳｉ薄膜の上方にゲート絶縁膜などを積層して、表面
側がトランジスタの絶縁膜界面となることから、ひいて
は絶縁膜界面準位が低減され、ｐｏｌｙ−ＳｉＴＦＴの
特性が向上するという利点もある。本発明の、水素プラ
ズマを施したａ−Ｓｉ薄膜では、固相成長アニールの過
程で表面から結晶核が発生する。この理由は次のように
説明される。例えばＭＢＥ法を用いて超高真空下で成膜
した清浄表面を持つａ−Ｓｉ薄膜に固相成長アニールを
施した場合には該ａ−Ｓｉ薄膜の表面で結晶核の発生が
起こるが、一度大気中に取りだしたａ−Ｓｉ薄膜では、
超高真空下で固相成長アニールを施しても下地界面から
結晶核が発生する。超高真空に於いては薄膜表面は清浄
表面に保たれており、後者の場合表面からの核発生を阻
害している原因は大気中に取り出したために形成された
自然酸化膜である。自然酸化膜が存在する状態では表面
から数原子層まで酸素原子が入り込みシリコン原子の自
由度を奪うので、ａ−Ｓｉ薄膜表面よりも、むしろ下地
界面で結晶核が発生し易くなる。それに対し、清浄表面
では原子に比較的多くの自由度があるためａ−Ｓｉ薄膜
の表面から結晶核が発生し易い。すなわち、水素プラズ
マで自然酸化膜を除去することによって表面が清浄表面
に近づき、結晶核の表面からの発生が促され、良好な結
晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得られるのであ
る。水素プラズマの場合は水素ラジカルにより自然酸化
膜が還元され、酸素はＯＨや水の形で除去される。自然
酸化膜を除去する方法としては他に９００℃程度の水素
雰囲気中でのアニールがあるが、ａ−Ｓｉ薄膜にこの処
理を施すと、高温のため一気に結晶核が発生して微結晶
状態となってしまい大粒径のｐｏｌｙ−Ｓｉ薄膜は得ら
れない。前記ａ−Ｓｉ膜の成膜方法としてプラズマＣＶ
Ｄ法を用いた場合には、水素プラズマ処理も同一のプラ
ズマＣＶＤ装置で行える点で他の成膜方法よりも有利で
ある。尚、超高真空下で成膜したａ−Ｓｉ薄膜をそのま
ま固相成長アニールすれば自然酸化膜は形成されない
が、超高真空状態を作り、超高真空下でａ−Ｓｉ薄膜を
成膜するにはＭＢＥ法などを用いなければならず実用に
は余り向いていない。固相成長アニールにより前記ａ−
Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示すように熱
酸化法等によりゲート絶縁膜１０２を形成する。ドライ
酸化法を用いれば酸素雰囲気中で約１１５０℃の熱処理
を行なうことによって、絶縁耐圧の高いゲート絶縁膜を
得ることが出来る。ウェット酸化法を用いれば９００℃
程度の低温の熱処理でもゲート絶縁膜が形成されるが、
ドライ酸化法で形成されたゲート絶縁膜に比べれば絶縁
耐圧は低く、膜質は劣る。この熱酸化工程で固相成長ア
ニールによって多結晶化した前記ａ−Ｓｉ薄膜の結晶成
長が進み、対体積結晶化率が向上し、結晶粒径が拡大す
る。尚、前記ゲート絶縁膜の形成方法としては上述の熱
酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲ
プラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等でＳｉＯ
2膜を形成する方法、プラズマ酸化法等で低温酸化する
方法等もある。これらの方法は、工程の温度を６００℃
程度以下の低温に出来るため、基板として安価なガラス
基板を用いることも可能となる点で優れている。次に図
１（ｃ）に示すようにゲート電極１０３を形成し、該ゲ
ート電極をマスクとして不純物元素をイオン注入して、
ソース領域１０４及びドレイン領域１０５を形成する
（この工程に伴って、チャネル領域１０６も自動的に形
成される）。続いて図１（ｄ）に示すように層間絶縁膜
１０７を積層する。そしてソース領域及びドレイン領域
のコンタクト電極１０８を形成すれば薄膜トランジスタ
が完成する（図１（ｅ））。本発明により形成したｐｏ
ｌｙ−ＳｉＴＦＴの電界効果移動度はＮｃｈで１００〜
１３０ｃｍ2／Ｖ・ｓとなり、水素プラズマを行わずに
固相成長アニールした場合（５０〜１００ｃｍ2／Ｖ・
ｓ）と比べて大幅な特性向上が為された。また、水素プ
ラズマを行わずに固相成長アニールした場合は、下地の
材質による影響を受けて電界効果易動度が変化してい
る。たとえば下地として石英基板を用いた場合５０〜７
０ｃｍ2／Ｖ・ｓ、石英基板上にＳｉＯ2膜を形成した場
合５０〜８５ｃｍ2／Ｖ・ｓ、石英基板上にＳｉＮx膜を
形成した場合５５〜１００ｃｍ2／Ｖ・ｓとなってい
る。しかし、本発明により形成したｐｏｌｙ−ＳｉＴＦ
Ｔでは、これらの下地の違いに依らず電界効果易動度は
一定（Ｎｃｈで１００〜１３０ｃｍ2／Ｖ・ｓ）であっ
た。
非晶質基板若しくはＳｉＯ2等の絶縁性非晶質材料層な
どの絶縁性非晶質材料からなる支持層１００表面上に、
プラズマＣＶＤ法によりａ−Ｓｉ薄膜１０１を積層し、
その後ホトリソグラフィー法により該ａ−Ｓｉ薄膜をパ
タニングする工程である。該ａ−Ｓｉ薄膜の成膜ガスは
ＳｉＨ4及びＨ2ガスであり、該ａ−Ｓｉ薄膜の成膜条件
は、到達真空度５×１０-12〜１×１０-5Ｔｏｒｒ（１
×１０-9Ｔｏｒｒ以下では成膜時にａ−Ｓｉ薄膜中に不
純物を含みにくいことから特に望ましい）、基板温度１
００〜３００℃、真空槽内圧０．８Ｔｏｒｒで、周波数
１３．５６ＭＨｚのＲＦ電源を用いた。但し、成膜条件
はこれに限定されるものではない。続いて、該ａ−Ｓｉ
薄膜に水素プラズマを施す。この効果については後述す
る。水素プラズマにはＨ2の１００％ガスを用い、到達
真空度３×１０-12〜１×１０-5Ｔｏｒｒ、基板温度２
００℃〜４５０℃、真空槽内圧１．８Ｔｏｒｒで、周波
数１３．５６ＭＨｚのＲＦ電源を用いた。ａ−Ｓｉ薄膜
の膜厚は１０００Å程度であり、ＲＦパワーを０．４〜
０．８Ｗ／ｃｍ2にして行った。次に該ａ−Ｓｉ薄膜の
固相成長アニールを行い多結晶化（ｐｏｌｙ−Ｓｉ化）
する。固相成長アニールの方法としては、水素雰囲気中
でのアニールを行った。不活性ガスの窒素雰囲気中で行
ってもよいが、水素雰囲気中のアニールでは該ａ−Ｓｉ
薄膜中に窒素が拡散せず、固相成長後のａ−Ｓｉ薄膜の
易動度を上げる効果がある点で優れている。真空中で固
相成長アニールを行っても同様の効果がある。アニール
温度は５５０℃〜６５０℃程度で、１時間〜１００時間
程度行うことによりａ−Ｓｉ薄膜中に結晶核が現れ、成
長していく。固相成長アニールによってＳｉ薄膜中の水
素の脱離と結晶成長が起こり、結晶粒径１μｍ〜１０μ
ｍ（４０時間以上で２μｍ〜１０μｍ）の大粒径のｐｏ
ｌｙ−Ｓｉ薄膜が形成される。また結晶体積比は９０％
以上になる。尚、固相成長アニールではアニール前の温
度から設定アニール温度に達するまでの昇温速度を毎分
２０ｄｅｇ．よりも遅くして行う（毎分５ｄｅｇ．より
も遅くすると特に望ましい）。その理由とするところ
は、前記昇温速度よりも速く所定のアニール温度まで昇
温すると、特に３００℃を越えてから顕著な現象である
が、前記ａ−Ｓｉ薄膜中の水素の脱離にともなって該薄
膜中に欠陥を生じ易くなり、ひいては該薄膜の剥離を来
す事もあるからである。また、該薄膜のパタニングは固
相成長アニールの前に行っても良い。固相成長アニール
の過程でａ−Ｓｉ薄膜のどの部分に結晶核が発生するか
については、ａ−Ｓｉ薄膜の表面から発生する、下
地界面から発生する、表面でも下地界面でもないａ−
Ｓｉ薄膜の内部から発生する、の３つの場合がある。表
面から結晶核が発生するならば、下地の材質や状態に
よらず結晶核発生密度が一定である、結晶成長は表面
から内部に向かって進むので、表面付近では結晶成長初
期の比較的結晶性の良い多結晶状態となっているので易
動度が増大する、等の利点がある。固相成長アニール後
のＳｉ薄膜の上方にゲート絶縁膜などを積層して、表面
側がトランジスタの絶縁膜界面となることから、ひいて
は絶縁膜界面準位が低減され、ｐｏｌｙ−ＳｉＴＦＴの
特性が向上するという利点もある。本発明の、水素プラ
ズマを施したａ−Ｓｉ薄膜では、固相成長アニールの過
程で表面から結晶核が発生する。この理由は次のように
説明される。例えばＭＢＥ法を用いて超高真空下で成膜
した清浄表面を持つａ−Ｓｉ薄膜に固相成長アニールを
施した場合には該ａ−Ｓｉ薄膜の表面で結晶核の発生が
起こるが、一度大気中に取りだしたａ−Ｓｉ薄膜では、
超高真空下で固相成長アニールを施しても下地界面から
結晶核が発生する。超高真空に於いては薄膜表面は清浄
表面に保たれており、後者の場合表面からの核発生を阻
害している原因は大気中に取り出したために形成された
自然酸化膜である。自然酸化膜が存在する状態では表面
から数原子層まで酸素原子が入り込みシリコン原子の自
由度を奪うので、ａ−Ｓｉ薄膜表面よりも、むしろ下地
界面で結晶核が発生し易くなる。それに対し、清浄表面
では原子に比較的多くの自由度があるためａ−Ｓｉ薄膜
の表面から結晶核が発生し易い。すなわち、水素プラズ
マで自然酸化膜を除去することによって表面が清浄表面
に近づき、結晶核の表面からの発生が促され、良好な結
晶状態の固相成長ｐｏｌｙ−Ｓｉ薄膜が得られるのであ
る。水素プラズマの場合は水素ラジカルにより自然酸化
膜が還元され、酸素はＯＨや水の形で除去される。自然
酸化膜を除去する方法としては他に９００℃程度の水素
雰囲気中でのアニールがあるが、ａ−Ｓｉ薄膜にこの処
理を施すと、高温のため一気に結晶核が発生して微結晶
状態となってしまい大粒径のｐｏｌｙ−Ｓｉ薄膜は得ら
れない。前記ａ−Ｓｉ膜の成膜方法としてプラズマＣＶ
Ｄ法を用いた場合には、水素プラズマ処理も同一のプラ
ズマＣＶＤ装置で行える点で他の成膜方法よりも有利で
ある。尚、超高真空下で成膜したａ−Ｓｉ薄膜をそのま
ま固相成長アニールすれば自然酸化膜は形成されない
が、超高真空状態を作り、超高真空下でａ−Ｓｉ薄膜を
成膜するにはＭＢＥ法などを用いなければならず実用に
は余り向いていない。固相成長アニールにより前記ａ−
Ｓｉ薄膜を多結晶化した後、図１（ｂ）に示すように熱
酸化法等によりゲート絶縁膜１０２を形成する。ドライ
酸化法を用いれば酸素雰囲気中で約１１５０℃の熱処理
を行なうことによって、絶縁耐圧の高いゲート絶縁膜を
得ることが出来る。ウェット酸化法を用いれば９００℃
程度の低温の熱処理でもゲート絶縁膜が形成されるが、
ドライ酸化法で形成されたゲート絶縁膜に比べれば絶縁
耐圧は低く、膜質は劣る。この熱酸化工程で固相成長ア
ニールによって多結晶化した前記ａ−Ｓｉ薄膜の結晶成
長が進み、対体積結晶化率が向上し、結晶粒径が拡大す
る。尚、前記ゲート絶縁膜の形成方法としては上述の熱
酸化法に限らず、ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲ
プラズマＣＶＤ法、光ＣＶＤ法、スパッタ法等でＳｉＯ
2膜を形成する方法、プラズマ酸化法等で低温酸化する
方法等もある。これらの方法は、工程の温度を６００℃
程度以下の低温に出来るため、基板として安価なガラス
基板を用いることも可能となる点で優れている。次に図
１（ｃ）に示すようにゲート電極１０３を形成し、該ゲ
ート電極をマスクとして不純物元素をイオン注入して、
ソース領域１０４及びドレイン領域１０５を形成する
（この工程に伴って、チャネル領域１０６も自動的に形
成される）。続いて図１（ｄ）に示すように層間絶縁膜
１０７を積層する。そしてソース領域及びドレイン領域
のコンタクト電極１０８を形成すれば薄膜トランジスタ
が完成する（図１（ｅ））。本発明により形成したｐｏ
ｌｙ−ＳｉＴＦＴの電界効果移動度はＮｃｈで１００〜
１３０ｃｍ2／Ｖ・ｓとなり、水素プラズマを行わずに
固相成長アニールした場合（５０〜１００ｃｍ2／Ｖ・
ｓ）と比べて大幅な特性向上が為された。また、水素プ
ラズマを行わずに固相成長アニールした場合は、下地の
材質による影響を受けて電界効果易動度が変化してい
る。たとえば下地として石英基板を用いた場合５０〜７
０ｃｍ2／Ｖ・ｓ、石英基板上にＳｉＯ2膜を形成した場
合５０〜８５ｃｍ2／Ｖ・ｓ、石英基板上にＳｉＮx膜を
形成した場合５５〜１００ｃｍ2／Ｖ・ｓとなってい
る。しかし、本発明により形成したｐｏｌｙ−ＳｉＴＦ
Ｔでは、これらの下地の違いに依らず電界効果易動度は
一定（Ｎｃｈで１００〜１３０ｃｍ2／Ｖ・ｓ）であっ
た。
【００１６】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法を用いることにより、結晶核の発生がａ−Ｓ
ｉ薄膜の表面から起こるため表面付近での結晶性が良い
固相成長ｐｏｌｙ−Ｓｉ薄膜と、下地に依らず電界効果
易動度の大きいｐｏｌｙ−ＳｉＴＦＴを得ることができ
る。
の製造方法を用いることにより、結晶核の発生がａ−Ｓ
ｉ薄膜の表面から起こるため表面付近での結晶性が良い
固相成長ｐｏｌｙ−Ｓｉ薄膜と、下地に依らず電界効果
易動度の大きいｐｏｌｙ−ＳｉＴＦＴを得ることができ
る。
【００１７】また、本発明の薄膜半導体装置の製造方法
は３次元ＩＣ、４メガＳＲＡＭ等にも使用が可能であ
る。
は３次元ＩＣ、４メガＳＲＡＭ等にも使用が可能であ
る。
【図１】（ａ）〜（ｅ）は、本発明の実施例に於ける半
導体装置の製造方法の一例を示す工程断面図である。
導体装置の製造方法の一例を示す工程断面図である。
１００ 絶縁性支持層 １０１ ａ−Ｓｉ薄膜 １０２ ゲート絶縁膜 １０３ ゲート電極 １０４ ソース領域 １０５ ドレイン領域 １０６ チャネル領域 １０７ 層間絶縁膜 １０８ コンタクト電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336
Claims (1)
- 【請求項１】 基板上に非晶質半導体薄膜を形成する工
程と、基板温度２００〜４５０℃で該非晶質半導体薄膜
に水素プラズマを施し、非晶質半導体薄膜表面の自然酸
化膜を除去する工程と、該自然酸化膜の除去された非晶
質半導体薄膜をアニールして多結晶化する工程と、該多
結晶化された半導体薄膜表面にゲート絶縁膜を形成する
工程と、該ゲート絶縁膜上にゲート電極を形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124691A JP3220864B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05124691A JP3220864B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04286336A JPH04286336A (ja) | 1992-10-12 |
| JP3220864B2 true JP3220864B2 (ja) | 2001-10-22 |
Family
ID=12881597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05124691A Expired - Fee Related JP3220864B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3220864B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597467B2 (en) | 1992-08-31 | 2003-07-22 | Canon Kabushiki Kaisha | Image processing apparatus for transmitting compressed area information to be used in editing |
| KR101318083B1 (ko) * | 2006-12-29 | 2013-10-14 | 엘지디스플레이 주식회사 | 어레이기판 제조방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242289B1 (en) | 1995-09-08 | 2001-06-05 | Semiconductor Energy Laboratories Co., Ltd. | Method for producing semiconductor device |
| US6933182B1 (en) * | 1995-04-20 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device and manufacturing system thereof |
| US5956581A (en) * | 1995-04-20 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US5808318A (en) * | 1996-03-03 | 1998-09-15 | Ag Technology Co., Ltd. | Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction |
| JP2000058839A (ja) | 1998-08-05 | 2000-02-25 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
| US6830994B2 (en) | 2001-03-09 | 2004-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a crystallized semiconductor film |
| JP3986544B2 (ja) * | 2006-12-11 | 2007-10-03 | 株式会社半導体エネルギー研究所 | 半導体の作製方法 |
-
1991
- 1991-03-15 JP JP05124691A patent/JP3220864B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597467B2 (en) | 1992-08-31 | 2003-07-22 | Canon Kabushiki Kaisha | Image processing apparatus for transmitting compressed area information to be used in editing |
| KR101318083B1 (ko) * | 2006-12-29 | 2013-10-14 | 엘지디스플레이 주식회사 | 어레이기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04286336A (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP2679433B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPH0395922A (ja) | 半導体薄膜の形成方法 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPH11505075A (ja) | 極薄ゲート酸化物を形成する方法 | |
| JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04252018A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| JP2864623B2 (ja) | 半導体装置の製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2976569B2 (ja) | 半導体装置の製造方法 | |
| JP3239372B2 (ja) | 半導体装置の製造方法 | |
| JPH04286366A (ja) | 半導体装置の製造方法 | |
| KR960004903B1 (ko) | 반도체장치의 제조방법 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
| JPH04335535A (ja) | 半導体装置の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPH04286365A (ja) | 半導体装置の製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |