JPH02191319A

JPH02191319A - Ｓｏｉ構造の形成方法

Info

Publication number: JPH02191319A
Application number: JP12090989A
Authority: JP
Inventors: Shiro Nakanishi; 中西　史朗; Yoshihiro Morimoto; 佳宏森本; Kiyoshi Yoneda; 清米田; Junichi Sano; 純一佐野; Houki Michimori; 方紀道盛
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-10-17
Filing date: 1989-05-15
Publication date: 1990-07-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、Ｓ　０１　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５
ｕｌａｔｏｒ）構造の形成方法に関するものである。

（ロ）従来の技術絶縁層（絶縁物の基板も含む）上に単結晶Ｓｉ層を形成
したものは、ＳＯＩｔＭ造と称され、狭い領域で容易に
素子分離が行なえ、高集積化や高速化が可能なものとし
て知られている。そして、従来のＳｉ基板上に素子が作
成される半導体集積回路（Ｉ　Ｃ）に比べて、特性向上
が図られることから盛んに研究開発が行なわれている。

絶縁層上に単結晶Ｓｉ膜を形成させるものとして、同相
エピタキシャル成長法があり、これは、単結晶Ｓｉ基板
上に、Ｓｉ基板面の一部をシートと絶縁膜上に露出させ
て絶縁膜を形成し、シートと絶縁膜上に非晶質Ｓｉ（以
下ａ−５ｉと称す）膜を堆積し、６００℃程度の低温で
アニールすることで、横方向に同相成長させてａ−５ｉ
膜を単結晶化させるものである。

しかしながら、Ｓｉ基板とａ−５ｉ膜との界面に酸素等
の不純物が存在すると横方向の同相成長距離が短くなっ
てしまう。例えば、従来の方法による同相エピタキシャ
ル成長層（ａ−３ｉ膜を固相エピタキシャル成長させた
もの）に含まれる不純物（酸素、炭素）プロファイルを
第３図に示すが、この様なプロファイルを呈するもので
は横方向の固相エピタキシャル成長距離は３乃至５１程
度であった。ｒｌｎｆｕｌｕｅｎｃｅ　ｏｆ　’藝０１
”ＣＩ”Ｎ１ａｎｄ　ｎｏｂｌｅ　ｇａｓｅｓ　ｏｎ　
ｔｈｅ　ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ　ｏｆａｍｏ
ｒｐｈｏｕｓ　Ｓ　ｉ　　１ａｙｅｒｓＪ　　（Ｊｏｕ
ｒｎａｌ　ｏｆ　Ａｐｌ）ＩｉｅｄＰｈｓｉｃｓ、　Ｖ
ｏｌ、　４８．　Ｎｏ、　１０．０ｃｔｏｂｅｒ　１９
７７、　ｐｐ４２４１−４２４６６）においても、酸素
、炭素、窒素、希ガス等の電気的に中性の不純物がａ−
３ｉ膜中に存在することが、同相エピタキシャル成長を
阻害すると報告されている。

また、同相成長における横方向の成長距離を伸ばす方法
として、絶縁膜上のａ−５ｉ膜にＰ＋イオンを高濃度に
注入してから、アニール処理を行なうものがある（例え
ば、Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌ
　ｉｅｄ　Ｐｈｙｉｃｓ　Ｖｏｌ、　２５．　Ｎｏ、　
５．　Ｍａｙ、　１９８６．　ｐｐ６６７−６７２参照
）が、固相成長させるａ−３ｉ膜内には、Ｐ＋イオンを
１〜３　×１０！１１ｃｍ−１という高濃度にドーピン
グするので、固相成長した単結晶Ｓｉ膜中の不純物（Ｐ
）濃度が非常に高くなってしまい、この固相成長した単
結晶Ｓｉ膜上での所望の半導体素子の作成は困難であっ
た。

（ハ）発明が解決しようとする課題この様に、従来の同相エピタキシャル成長では、横方向
への成長距離が伸びず、半導体素子を作成するのに適し
た大面積のＳＯＩ基板は得られなかった。

本発明は斯様な点に鑑みて為されたもので、固相エピタ
キシャル成長におけるシートから横方向への単結晶成長
距離を伸ばし、より大面積のＳＯＩ構造の基板を提供す
るものである。

（ニ）課題を解決するための手段本発明は、単結晶Ｓｉ基台上に絶縁膜を形成し、前記単
結晶Ｓｉ基台表面を露出させる開孔部を前記絶縁膜に選
択的に形成し、該絶縁膜に形成された開孔部において露
出している前記単結晶Ｓｉ基台部分にのみ単結晶Ｓｉ膜
を選択的エピタキシャル成長させ、該選択的エピタキシ
ャル成長を行った反応室と同一の反応室内で連続的に前
記絶縁膜及び単結晶Ｓｉ膜上に該単結晶Ｓｉ膜をシート
として単結晶Ｓｉ膜をエピタキシャル成長させるＳＯＩ
構造の形成方法である。

（ホ）作用選択的エピタキシャル成長とａ−５ｉ膜の形成を同一反
応室内で、連続して行うことにより、ａ−５ｉ膜とその
下の選択的エピタキシャル成長させた単結晶Ｓｉ膜との
界面付近の、混入して成長を阻害する不純物の濃度を低
減することができる。

（へ）実施例本実施例では、単結晶Ｓｉ基台として、単結晶Ｓｉ基板
を用いているが、基板上に形成された単結晶Ｓｉ膜を用
いてもよい。

第１図Ａ乃至Ｇは本発明の第１の実施例の工程説明図で
ある。

（１）は（１００）面を主面とする単結晶Ｓｉ基台とし
ての単結晶Ｓｉ基板で、その表面に絶縁膜として膜厚１
１ｍ程のＳ　ｓ　Ｏを膜（２）を熱酸化あるいはＣＶＤ
法により形成する（第１図Ａ）。

そして、このＳｉＯ＊膜（２）を、公知の技術であるフ
ォトリングラフィ技術により、シートとしてのＳｉ基板
表面を露出させる開孔部（２ａ）を選択的に形成する（
第１図Ｂ）。

次に、このパターン形成されたＳｉｎ、膜（２）を有す
る基板を、Ｉ　Ｘ　１０−’Ｔａｒｒより高い真空度の
真空中で赤外線ランプにより９４０℃まで昇温加熱し、
温度を一定とした後、流量１５０ｃｃ／ｍｉｎでＡｒガ
スを導入して、Ａｒ圧力６５０ｍＴｏｒｒにしてＡｒス
パッタを行い、基板表面のクリーニングを５分間行う（
第１図Ｃ）。この時、例えばＲＦ周波数は１３．５６Ｍ
ｆｌｚ、出力５ＯＮで、基板には一１００Ｖの直流バイ
アスを印加しておく。

表面のクリーニングが終わったら、基板温度を９４０℃
に保ったまま、Ａｒガスの供給を止め、ＲＦと直流バイ
アスを切って、Ｓ　ｉＨ４ガスを流量４　ｓｅｃｍ、圧
力（分圧）　１３ｍＴｏｒｒで供給し、開孔部（２ａ）
から露出しているＳｉ基板表面（シート部（ｌａ））上
にのみ、単結晶Ｓｉ膜（３）を選択的にエピタキシャル
成長させる。この単結晶Ｓｉ膜（３）は、Ｓｉｎ、膜（
２）と同じ膜厚まで成長させる（第１図Ｄ）。

続いて、選択的エピタキシャル成長を行った気相成長装
置の反応室内に基板を設置したまま、ＳｉＨ，ガスの供
給を止め、Ｉ　Ｘ　１０−’Ｔｏｒｒより高い真空度の
真空中で、基板温度を５５０℃まで低下させた後、再び
Ａｒガスを流量５００ｃｃ／ｍｉｎ％Ａ　ｒ分圧２００
ｍＴｏｒｒに供給して、１３．５６Ｍ１ｌｚのＲＦを出
カフ０胃で印加し、基板に一５０Ｖの直流バイアスを掛
けてＡｒスパッタによる基板表面のクリーニングを行う
（第１図Ｅ）。

そして、表面のクリーニングが終わったら、基板温度を
５５０℃に保った状態で、Ａｒガスの供給を停止し、Ｒ
Ｆと直流バイアスを切ってから、反応室内にＳｉＨ，ガ
スを流量２００ｓｃｃｍ、分圧６（乃至７　）　Ｔｏｒ
ｒで供給して、基板表面上にａ−５ｉ膜（４）を６００
０人（成長速度２００人／ｍ１ｎ）の厚さに堆積させる
（第１図Ｆ）。

その後、反応室内にＡｒガスを導入して残留するＳｉＨ
，ガスを排気したら、真空引きを行い、室温まで基板温
度を下げる。そして、大気圧Ｎ。

雰囲気中で６００℃の温度での１２時間のアニール処理
により、ａ−Ｓｉ膜（４）の同相エピタキシャル成長を
行い、該ａ−５ｉ膜（４）を単結晶化させた単結晶Ｓｉ
膜（４′）を得る（第１図Ｇ）。

さて、第１図りに示す工程において選択的エピタキシャ
ル成長（ＳＥＧ）が行われるわけだが、ａ−Ｓｉ膜（４
）を堆積させる単結晶Ｓｉ膜（３）表面に欠陥が多いと
、ａ−５ｉ膜のアニールを始めてから同相成長が起こる
までの遅れ時間が長くなり、ａ−３ｉ膜の横方向のエピ
タキシャル成長距離は短くなってしまう。また、Ｓｉ０
ｇ膜（２）上に多結晶Ｓｉの核が発生すると、エピタキ
シャル成長を阻止する多結晶核が早く発生するので、や
はりａ−５ｉ膜の横方向のエピタキシャル成長距離は短
くなる。従って、第１図りの工程では良好にＳＥＧを行
う必要がある。

第２図に、第１の実施例におけるａ−３ｉ膜（４）を同
相成長させた単結晶Ｓｉ膜（４゛）と選択的にエピタキ
シャル成長させた単結晶Ｓｉ膜（３）界面付近における
不純ｆｈ（酸素、炭素）のプロファイルを示す。第３図
と比較して明らかなように、単結晶Ｓｔ膜（４′）と単
結晶Ｓｉ膜（３）との界面付近の不純物濃度は高くなっ
ていない。その結果、第１の実施例においては、ａ−３
ｉ膜（４）の横方向へのエピタキシャル成長距離は７乃
至８μｍへと伸びている。

尚、上述の実施例においては、選択的エビタキシャル成
長及びａ−５ｉ膜の堆積はＳｉＨ，ガスを用いた減圧Ｃ
ＶＤ法を用いているが、ガスソースＭＢＥ法によりＳｉ
を選択成長させ、続いてａ−５ｔ膜を堆積させたり、ま
た、Ｓ　Ｉ　Ｈ＊Ｃ１−ＨＣ１−Ｈ，系あるいはＳｉ、
Ｈ，ガスを用いた選択成長を行った後、連続的にａ−Ｓ
ｉ膜を堆積させても良い。

次に第２の実施例について、第４図及び第５図Ａ乃至Ｃ
に基づいて説明する。

第４図は、第２の実施例において使用する反応室内を超
高真空状態に保持できるＣＶＤ装置で、反応室（１１）
と試料準備室（１２）とはゲートバルブ（１３）にて分
離接続されている。

反応室（１１）には、ガス導入管（１４）から５ｉＨ１
やＡｒ等のガスを導入し、排気管（１５）から排気する
。また、ガスを導入していないときの反応室（１１）の
排気と試料準備室（１２）の排気は、排気管（１６）か
ら行う。試料準備室（１２）にはガス導入管（１７）か
ら窒素が導入されて真空からのリークがなされる。

試料（基板）は、サセプタ（１８）上にセットされ、搬
送系（１９）で輸送され、サセプタホルダ（２０）上に
サセプタごとセットされる。

試料（基板）の加熱は、赤外線ランプ（２１）で、熱電
対（２２）で温度がモニタされて温度制御回路（２３）
で温度制御される。

また、高周波電源（２４）から高周波（ＲＦ）が発生さ
れ、反応室（１１）の両端に印加されて、Ａｒガス導入
時にＡｒ”プラズマが発生される。そして、直流電圧電
源（２５）から基板に負のバイアスを掛けてＡｒ＋を基
板に引き寄せ、衝突させて基板表面をスパッタクリーニ
ングする。

さて、第１の実施例と同様に単結晶Ｓｉ基板（１）上に
Ｓ　ｉＯ！膜（２）を形成した後（第１図Ｂ）、この基
板をＲＣＡ法で洗浄し、第４図の装置内にセットする。

基板のセットは、まず、ゲートバルブ（１３）を閉じた
状態で、反応室（１１）ないを真空排気し、試料準備室
（１２）内にガス導入管（１７）がら窒素を導入してリ
ークを行う。その後、基板をサセプタ（１８）上にセッ
トして試料準備室（１２）に入れ、試料準備室（１２）
内を排気管（１６）から真空排気して、ゲートバルブ（
１３）を開けてサセプタ（１８）をサセプタホルダ（２
０）にセットする。そして、搬送系（１９）を試料準備
室（１２）内に戻し、ゲートバルブ（１３）を閉じる。

尚、試料を取り出すときは、試料準備室（１２）内を真
空状態とした後、ゲートバルブ（１３）を開けて搬送系
（１９）によりサセプタ（１８）を試料準備室（１２）
内に運び、再びゲートバルブ（１３）を閉じて試料準備
室（１２）内に窒素を導入して大気圧になった状態で試
料を取り出す。

基板を反応室（１１）内にセットしたら、反応室（１１
）内をＩ　Ｘ　１０−’Ｔｏｒｒ以上の高い真空度の真
空状態に真空排気する。以降の工程では、ガスの導入時
以外は、この超高真空状態になるように真空排気が行わ
れる。

真空排気を行った状態で、赤外線ランプ（２１）により
基板温度を９４０℃まで昇温し、第１に実施例と同様に
Ａｒガスを導入して、Ａｒスパッタクリーニングを行う
（第１図Ｃ）。

表面のクリーニングが終わったら、基板温度を９４０℃
に保ったまま、Ａｒガスの供給を止め、ＲＦと直流バイ
アスを切って、ＳｉＨ，ガスを流量２　ｓｅｃ＋ｎ、圧
力（分圧）　９　ｍＴｏｒｒで供給し、開孔部（２ａ）
から露出しているＳｊ基板表面（シート部（ｌａ））上
にのみ、単結晶Ｓｉ膜（３）を選択的にエピタキシャル
成長させる。この場合のＳｉの成長速度は約５０人／ｍ
ｉｎである。選択的エピタキシャル成長させる単結晶Ｓ
ｉ膜（３）は、ＳｉＯ３膜（２）と同じ膜厚まで成長さ
せる（第１図Ｄ）。

ここまでは、第１の実施例と殆ど同じである。

以降の工程を第５図Ａ乃至Ｃに示す。

単結晶Ｓｉ膜（３）を所定の膜厚だけ成長させたら、Ｓ
ｉＨ，ガスの供給を止め、超高真空状態にしながら、基
板温度を５５０℃まで低下させる。

基板温度が５５０℃まで低下したら、ガス導入管（１４
）から５ｉ１１．ガス及びＰ　Ｈ、ガス（Ｉ（、ベース
の５％のガス）を導入し、排気を排気管（１５）からの
排気にして、基板表面（単結晶Ｓｉ膜（３）とＳｉｎ、
膜（２）表面）全面にＰドーピングのａ−５ｉ膜（５）
を３０００人程形成する（第５図Ａ）。ａ−５ｉ膜（５
）の成長条件は、例えば、基板温度５５０℃、Ｓ　Ｉ　
Ｈ４ガス流量２００ｓｅｃｍ、５％のＨ，ベースのＰＨ
，ガス流量４０ｓｅｃｍ、反応室（１１）内圧力約１０
０人／ｍｉｎとする。

ａ−５ｉ膜（５）の形成が終了したら、ＳｉＨ。

ガス及びＰＨ，ガスの供給を停止し、代わりにＡｒガス
を５００ｓｅｃｍはどの流量で反応室内に供給して、反
応室（１１）内に残留するＳｉＨ，ガス及びＰ　Ｈ、ガ
スを排気（パージ）する。

パージが終了したら排気管（１６）から排気を行い、超
高真空状態にし、その後、基板温度を６００℃に昇温し
てａ−５ｉ膜（５）の固相エピタキシャル成長を行う。

基板温度を６００℃に保った状態で、約１２時間アニー
ル処理を行って、ａ−５ｉ膜（５）は単結晶化され単結
晶Ｓｉ膜（５°）となる（第５図Ｂ）。

ａ−５ｉ膜（５）の単結晶化（単結晶Ｓｉ膜（５゛）の
形成）が終了したら、超高真空状態を保ったまま、基板
温度を９００℃に昇温して、約２時間のアニール処理を
行い、単結晶Ｓｉ膜（５゜）の膜質改善を行う。

その後、やはり超高真空状態を保ったまま、基板温度を
８００℃まで降温し、基板温度が８００℃に安定したら
排気を排気管（１５）による排気に切り換えて、ＳｉＨ
，ガスを流量２０ｓｃｃｍ、分圧５０ｍＴｏ　ｒ　ｒで
反応室（１１）内に供給して単結晶Ｓｉ膜（６）を、約
１ｐｍエピタキシャル成長させる。而して、ノンドープ
の単結晶Ｓｉ膜（６）が形成される（第５図Ｃ）。

第６図に第２の実施例により形成したＳ　ＯＩ　を構造
の透過型電子顕微鏡によるｓｏｔ＃Ｒ造全体の結晶構造
を示し、第７図にＳＥＧにより形成した単結晶Ｓｉ膜（
５）の電子線回折による結晶構造を示し、第８図にその
単結晶Ｓｉ膜（５）上にエピタキシャル成長させた単結
晶Ｓｉ膜（６）の電子線回折による結晶構造を示す。

これらの図から分かるように、単結晶Ｓｉ膜（５）付近
で観察される多少の結晶欠陥もエピタキシャル成長の途
中で消滅し、上層では結晶性の良い良好な膜質の単結晶
Ｓｉ膜（６）が形成されている。

尚、第２の実施例において、Ｐをドーピングしたａ−５
ｉ膜（５）を形成した後（第５図Ａ）に、このａ−Ｓｉ
膜（５）を単結晶化させずに、続けて不純物をドーピン
グしないノンドープのａ−５ｉ膜を形成して、これらＰ
をドーピングしたａ−５ｉ膜（５）とノンドープのａ−
５ｉ膜を同時に、基板温度を６００℃でのアニール処理
を行い、これらを同相エピタキシャル成長させて、基板
上面にノンドープの単結晶Ｓｉ膜を形成させてもよい。

（ト）発明の効果本発明は、以上の説明から明らかなように、選択的エピ
タキシャル成長により単結晶Ｓｉ膜を形成し、同一反応
室内で連続的に、５ＥＧＩ、た単結晶Ｓｉ膜をシートと
して単結晶Ｓｉ膜をエピタキシャル成長させることによ
り、形成するＳｉ膜の界面付近での、結晶エピタキシャ
ル成長を阻害する不純物の濃度が高くなるのを抑えるこ
とができる。その結果、エピタキシャル成長させる横方
向の距離を伸ばすことができ、半導体素子の作成に適し
た膜質の良い、より大面積のＳＯＩ基板を提供すること
が可能となる。

特にＰをドーピングした単結晶Ｓｉ膜（あるいはａ−８
ｉ膜）を形成してからノンドープの単結晶Ｓｉ膜をエピ
タキシャル成長させることにより、エピタキシャル成長
させて得られる単結晶Ｓｉ膜の面積を飛躍的に伸ばすこ
とが可能になる。

尚、この場合において、Ｐをドーピングするのはごく薄
い下層であり、エピタキシャル成長における基板温度も
８００℃位までしか上げないので、再拡散により不純物
濃度が上昇して半導体素子の作成に悪影響を及ぼす虞は
殆どない。

【図面の簡単な説明】

第１図Ａ乃至Ｇは本発明の第１の実施例の工程説明図、
第２図は本発明の第１の実施例における不純物濃度のプ
ロファイルを示す図、第３図は従第１図末技術における不純物濃度のプロファイルを示す図、第
４図は本発明の第２の実施例に係るＣＶＤ装置の概略構
成図、第５図は本発明の第２の実施例の工程説明図、第
６図は第２の実施例により形成した５ＯＩＩｌｌＩ造の
透過型電子顕微鏡によるＳＯＩ構造全体の結晶構造を示
す図、第７図はＳＥＧにより形成した単結晶Ｓｉ膜の電
子線回折による結晶構造を示す図、第８図は第７図の単
結晶Ｓｉ膜上にエピタキシャル成長させた単結晶Ｓｉ膜
の電子線回折による結晶構造を示す図である。（１）・・・単結晶Ｓｉ基板（単結晶半導体基台）、（
ｌａ）−・−シート部、（２）・”ＳｔＯ＊膜（絶縁膜
）、（２ａ）・・・開孔部、（３）・・・単結晶Ｓｉ膜
（単結晶半導体膜）、（４）・・・ａ−５ｉ膜（非晶質
半導体膜）、（４゛）・・・単結晶Ｓｉ膜、（５）・・
・Ｐをドーピングしたａ−５ｉ膜、（５′）・・・単結
晶Ｓｉ膜、（６）・・・単結晶Ｓｉ膜。

Claims

【特許請求の範囲】

（１）単結晶半導体基台上に絶縁膜を形成し、前記単結
晶半導体基台表面を露出させる開孔部を前記絶縁膜に選
択的に形成し、該絶縁膜に形成された開孔部において露
出している前記単結晶半導体基台部分にのみ単結晶半導
体膜を選択的エピタキシャル成長させ、該選択的エピタ
キシャル成長を行った反応室と同一の反応室内で連続的
に前記絶縁膜及び単結晶半導体膜上に該単結晶Ｓｉ膜を
シートとして単結晶Ｓｉ膜をエピタキシャル成長させる
ことを特徴とするＳＯＩ構造の形成方法。
（２）選択的エピタキシャル成長により形成した単結晶
半導体膜をシートとする単結晶Ｓｉ膜のエピタキシャル
成長は、絶縁膜及び単結晶半導体膜上に非晶質Ｓｉ膜を
形成し、該非晶質Ｓｉ膜をアニール処理して単結晶化さ
せて行うことを特徴とする請求項１記載のＳＯＩ構造の
形成方法。
（３）選択的エピタキシャル成長により形成した単結晶
半導体膜をシートとする単結晶Ｓｉ膜のエピタキシャル
成長は、絶縁膜及び単結晶半導体膜上に不純物をドーピ
ングした非晶質Ｓｉ膜を形成し、該非晶質Ｓｉ膜をアニ
ール処理して単結晶化させ、単結晶化したＳｉ膜上に単
結晶Ｓｉ膜をエピタキシャル成長させて行うことを特徴
とする請求項１記載のＳＯＩ構造の形成方法。
（４）不純物をドーピングした非晶質Ｓｉ膜の単結晶化
の後、単結晶化したＳｉ膜を更にアニール処理してから
単結晶Ｓｉ膜のエピタキシャル成長を行うことを特徴と
する請求項３記載のＳＯＩ構造の形成方法。
（５）選択的エピタキシャル成長により形成した単結晶
半導体膜をシートとする単結晶Ｓｉ膜のエピタキシャル
成長は、絶縁膜及び単結晶半導体膜上に不純物をドーピ
ングした非晶質Ｓｉ膜を形成し、該非晶質Ｓｉ膜上にノ
ンドープの非晶質Ｓｉ膜を形成し、これらドーピングし
た非晶質Ｓｉ膜とノンドープの非晶質Ｓｉ膜をアニール
処理して単結晶化させて行うことを特徴とする請求項１
記載のＳＯＩ構造の形成方法。
（６）選択的エピタキシャル成長以降の工程を超高真空
中で行うことを特徴とする請求項１乃至５記載のＳＯＩ
構造の形成方法。
（７）前記単結晶半導体基台は単結晶Ｓｉ基台で、前記
単結晶半導体膜は単結晶Ｓｉ膜であることを特徴とする
請求項１乃至６記載のＳＯＩ構造の形成方法。