JP2771636B2 - 選択的エピタキシャル成長方法 - Google Patents
選択的エピタキシャル成長方法Info
- Publication number
- JP2771636B2 JP2771636B2 JP26662289A JP26662289A JP2771636B2 JP 2771636 B2 JP2771636 B2 JP 2771636B2 JP 26662289 A JP26662289 A JP 26662289A JP 26662289 A JP26662289 A JP 26662289A JP 2771636 B2 JP2771636 B2 JP 2771636B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- crystal
- sio
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、選択的にSiO2膜を形成した単結晶Si基板上
のSi基板面が露出している部分にのみ、SiH4の熱分解に
よる減圧気相成長により、単結晶Si膜をエピタキシャル
成長させる方法に関する。
のSi基板面が露出している部分にのみ、SiH4の熱分解に
よる減圧気相成長により、単結晶Si膜をエピタキシャル
成長させる方法に関する。
（ロ）従来の技術 絶縁層（絶縁物の基板も含む）上に単結晶Si層を形成
したものは、SOI（Silicon on Insulator）構造と称さ
れ、狭い領域で容易に素子分離が行え、高集積化や高速
化が可能なものとして知られている。そして、従来のSi
基板上に素子が作製される半導体集積回路（IC）に比べ
て、特性向上が図られることから盛んに研究開発が行わ
れている。
したものは、SOI（Silicon on Insulator）構造と称さ
れ、狭い領域で容易に素子分離が行え、高集積化や高速
化が可能なものとして知られている。そして、従来のSi
基板上に素子が作製される半導体集積回路（IC）に比べ
て、特性向上が図られることから盛んに研究開発が行わ
れている。
絶縁層上に単結晶Si膜を形成させるものの一つに、固
相エピタキシャル成長法があり、これは、単結晶Si基板
上に、Si基板面の一部をシードとして露出させて絶縁膜
を形成し、シードと絶縁膜上に非晶質Si（以下ａ−Siと
称する）膜を堆積し、600℃程度の低温でアニールする
ことで、横方向に固相成長させてａ−Si膜を単結晶化さ
せるものである。
相エピタキシャル成長法があり、これは、単結晶Si基板
上に、Si基板面の一部をシードとして露出させて絶縁膜
を形成し、シードと絶縁膜上に非晶質Si（以下ａ−Siと
称する）膜を堆積し、600℃程度の低温でアニールする
ことで、横方向に固相成長させてａ−Si膜を単結晶化さ
せるものである。
しかし、この固相成長では、＜100＞方向の横方向に
優先的にａ−Si膜の単結晶化が進むので、横方向の成長
により先にシードから上への縦方向の成長を必要とする
固相エピタキシャル成長ではシード上のａ−Siをあまり
厚くすることができず、つまりシードと絶縁膜表面との
段差を大きく取ることができない。
優先的にａ−Si膜の単結晶化が進むので、横方向の成長
により先にシードから上への縦方向の成長を必要とする
固相エピタキシャル成長ではシード上のａ−Siをあまり
厚くすることができず、つまりシードと絶縁膜表面との
段差を大きく取ることができない。
ところが、ａ−Si膜が薄い場合に、シードと絶縁膜表
面との段差が大きい（絶縁膜が厚い）と、堆積されるａ
−Si膜とシードの境の部分で段切れができたり、段切れ
ができなくても段差部分での内部応力が大きくなるた
め、横方向の固相成長はほとんど起きないか、起きても
横方向成長距離はわずかとなる。
面との段差が大きい（絶縁膜が厚い）と、堆積されるａ
−Si膜とシードの境の部分で段切れができたり、段切れ
ができなくても段差部分での内部応力が大きくなるた
め、横方向の固相成長はほとんど起きないか、起きても
横方向成長距離はわずかとなる。
このため、シードと絶縁膜表面との段差はできるかぎ
り小さく、即ち絶縁膜を薄くする必要があり、通常1000
Å以下に形成される。
り小さく、即ち絶縁膜を薄くする必要があり、通常1000
Å以下に形成される。
しかしながら、SOI構造を積層した三次元回路素子を
構成する場合、絶縁膜層下にデバイスを形成することに
なるので、デバイス構造や配線及び電気的特性の安定化
のための保護を勘案すると、絶縁膜として約２μｍ以上
の膜厚が必要となる。
構成する場合、絶縁膜層下にデバイスを形成することに
なるので、デバイス構造や配線及び電気的特性の安定化
のための保護を勘案すると、絶縁膜として約２μｍ以上
の膜厚が必要となる。
そこで、選択的に開孔されたSiO2膜を形成した単結晶
Si基板上へと、露出しているSi基板面上のみに単結晶Si
膜を成長させる選択的エピタキシャル成長方法が考えら
れている。
Si基板上へと、露出しているSi基板面上のみに単結晶Si
膜を成長させる選択的エピタキシャル成長方法が考えら
れている。
この選択的エピタキシャル成長方法には、SiH2Cl2−H
Cl−H2の減圧CVD法によるものや、SiH4をガスソースと
するMBE法によるもの、また、例えば「電子情報通信学
会技術報告」1988,SDM88−３、第９頁乃至第13頁や、特
願昭63−261831号にあるようにSiH4のみを用いSiH4を熱
分解させてのCVD法によるものがある。
Cl−H2の減圧CVD法によるものや、SiH4をガスソースと
するMBE法によるもの、また、例えば「電子情報通信学
会技術報告」1988,SDM88−３、第９頁乃至第13頁や、特
願昭63−261831号にあるようにSiH4のみを用いSiH4を熱
分解させてのCVD法によるものがある。
（ハ）発明が解決しようとする課題 しかしながら、SiH4の熱弁解によるCVD法で選択的エ
ピタキシャル成長を行う場合、長時間選択的エピタキシ
ャル成長を行うと、露出しているSi基板面以外のSiO2膜
上に多結晶Siの核が発生してしまう。
ピタキシャル成長を行う場合、長時間選択的エピタキシ
ャル成長を行うと、露出しているSi基板面以外のSiO2膜
上に多結晶Siの核が発生してしまう。
SiO2膜上に多結晶Siの核が存在すると、選択的エピタ
キシャル成長に続いて基板全面にａ−Si膜を堆積させ、
固相成長させる際に、横方向の固相成長が阻害されてし
まう。
キシャル成長に続いて基板全面にａ−Si膜を堆積させ、
固相成長させる際に、横方向の固相成長が阻害されてし
まう。
本発明は、斯様な点に鑑みて成されたもので、SiO2膜
上に多結晶Siの核が発生するのを抑えた、SiH4の熱分解
によるCVD法を用いた選択的エピタキシャル成長方法を
提供するものである。
上に多結晶Siの核が発生するのを抑えた、SiH4の熱分解
によるCVD法を用いた選択的エピタキシャル成長方法を
提供するものである。
（ニ）課題を解決するための手段 本発明は、単結晶Si基台上に基台表面の一部を露出さ
せてSiO2膜を形成する工程と、600℃以上の基台温度で
露出している基台とSiO2膜表面にArプラズマを衝突させ
て基台とSiO2膜表面を清浄化する工程と、露出している
単結晶Si基台部分にのみ単結晶Si膜をSiH4の熱分解によ
る減圧気相成長により選択的にエピタキシャル成長させ
る工程とを含む選択的エピタキシャル成長方法である。
せてSiO2膜を形成する工程と、600℃以上の基台温度で
露出している基台とSiO2膜表面にArプラズマを衝突させ
て基台とSiO2膜表面を清浄化する工程と、露出している
単結晶Si基台部分にのみ単結晶Si膜をSiH4の熱分解によ
る減圧気相成長により選択的にエピタキシャル成長させ
る工程とを含む選択的エピタキシャル成長方法である。
（ホ）作用 SiH4の熱分解による減圧気相成長により選択的エピタ
キシャル成長が起こるのは、単結晶Si表面に比べ、SiO2
表面にはSiのダングリングボンド等の吸着点が少ないた
めである。にもかかわらず、SiO2膜上に多結晶Siの核が
発生するのは、SiO2膜表面にカーボン（Ｃ）やその他の
元素が付着しているためである。
キシャル成長が起こるのは、単結晶Si表面に比べ、SiO2
表面にはSiのダングリングボンド等の吸着点が少ないた
めである。にもかかわらず、SiO2膜上に多結晶Siの核が
発生するのは、SiO2膜表面にカーボン（Ｃ）やその他の
元素が付着しているためである。
そこで、SiH4の熱分解による減圧気相成長による選択
的エピタキシャル成長の前に、SiO2膜表面をArプラズマ
によるスパッタで清浄化することにより、SiO2膜表面の
付着物が除去され、SiO2膜上に多結晶Siの核が発生する
のが抑えられる。
的エピタキシャル成長の前に、SiO2膜表面をArプラズマ
によるスパッタで清浄化することにより、SiO2膜表面の
付着物が除去され、SiO2膜上に多結晶Siの核が発生する
のが抑えられる。
尚、Arプラズマによるスパッタ時の基板温度を600℃
以上とするのは、600℃より低い温度でスパッタを行う
と、Arイオンの衝突によるSiO2膜表面のダメージが残
り、ダングリングボンドが発生して、かえって多結晶Si
の核の発生を助長してしまうからである。
以上とするのは、600℃より低い温度でスパッタを行う
と、Arイオンの衝突によるSiO2膜表面のダメージが残
り、ダングリングボンドが発生して、かえって多結晶Si
の核の発生を助長してしまうからである。
（ヘ）実施例 第１図Ａ乃至Ｅは本発明一実施例の概略工程図を示
す。本実施例では、単結晶基台として単結晶Si基板を用
いているが、絶縁基板等の基板上に形成された単結晶Si
膜を用いてもよい。
す。本実施例では、単結晶基台として単結晶Si基板を用
いているが、絶縁基板等の基板上に形成された単結晶Si
膜を用いてもよい。
（１）は（100）面を主面とする単結晶Si基台として
の単結晶Si基板で、その表面に絶縁膜として膜厚２μｍ
程のSiO2膜（２）をCVD法により形成する。更に公知の
技術であるフォトりソグリフィ技術により、＜100＞方
向のライン状にシードとしてのSi基板表面が露出する開
孔部（2a）を形成する（第１図Ａ）。
の単結晶Si基板で、その表面に絶縁膜として膜厚２μｍ
程のSiO2膜（２）をCVD法により形成する。更に公知の
技術であるフォトりソグリフィ技術により、＜100＞方
向のライン状にシードとしてのSi基板表面が露出する開
孔部（2a）を形成する（第１図Ａ）。
次に基板をRCA法により化学的に洗浄後、図示しないC
VD装置に設置し、バッグクラウンド真空度を５×10-8To
rrとし、赤外線ランプによりArスパッタを行う温度まで
昇温する。そして、Arガスを流量150cc/min、Ar分圧65m
Torrで反応管内に供給し、13.56MHzの高周波100Wを印加
してArプラズマを発生させる。同時に、基板に−100Vの
直流バイアスを掛けておき、ArプラズマSiO2膜（２）及
び開孔部（2a）において露出している単結晶Si基板
（１）表面に衝突させて、Arプラズマによるスパッタク
リーニングを行う（第１図Ｂ）。
VD装置に設置し、バッグクラウンド真空度を５×10-8To
rrとし、赤外線ランプによりArスパッタを行う温度まで
昇温する。そして、Arガスを流量150cc/min、Ar分圧65m
Torrで反応管内に供給し、13.56MHzの高周波100Wを印加
してArプラズマを発生させる。同時に、基板に−100Vの
直流バイアスを掛けておき、ArプラズマSiO2膜（２）及
び開孔部（2a）において露出している単結晶Si基板
（１）表面に衝突させて、Arプラズマによるスパッタク
リーニングを行う（第１図Ｂ）。
このスパッタクリーニングをSiO2膜（２）の表面が50
0Åほどエッチングされるまで行うことにより、SiO2膜
（２）表面は多結晶Siの核が発生する原因となる付着物
は除去される。
0Åほどエッチングされるまで行うことにより、SiO2膜
（２）表面は多結晶Siの核が発生する原因となる付着物
は除去される。
スパッタクリーニングが終わったら、Arガスの供給と
高周波、直流バイアスの印加を停止して、基板温度940
℃、SiH4流量2cc/min、SiH4分圧9mTorrの条件で、開孔
部（2a）内の単結晶Si基板（１）上のみに選択的に単結
晶Si膜（３）をエピタキシャル成長させる（第１図
Ｃ）。
高周波、直流バイアスの印加を停止して、基板温度940
℃、SiH4流量2cc/min、SiH4分圧9mTorrの条件で、開孔
部（2a）内の単結晶Si基板（１）上のみに選択的に単結
晶Si膜（３）をエピタキシャル成長させる（第１図
Ｃ）。
およそ５時間の選択的エピタキシャル成長を行うこと
により、開孔部（2a）内にほぼSiO2膜（２）と同じ厚さ
で単結晶Si膜（３）が得られた。この時、SiO2膜（２）
上に多結晶Siの核の発生はほとんど認められなかった。
により、開孔部（2a）内にほぼSiO2膜（２）と同じ厚さ
で単結晶Si膜（３）が得られた。この時、SiO2膜（２）
上に多結晶Siの核の発生はほとんど認められなかった。
単結晶Si膜（３）を成長させたら、引き続いて、基板
温度を550℃まで降温し、SiH4ガスを流量200cc/min、Si
H4分圧6TorrでCVD装置の反応管内に供給して、基板上全
面にａ−Si膜（４）を6000Å程堆積させる（第１図
Ｄ）。
温度を550℃まで降温し、SiH4ガスを流量200cc/min、Si
H4分圧6TorrでCVD装置の反応管内に供給して、基板上全
面にａ−Si膜（４）を6000Å程堆積させる（第１図
Ｄ）。
その後、N2雰囲気（大気圧）中で基板温度を600℃に
設定保持し、12時間のアニール処理を行う。このアニー
ル処理によりａ−Si膜（４）は、単結晶Si膜（３）の結
晶方位（即ち、単結晶Si基板（１）の結晶方位）を継承
して、固相エピタキシャル成長し、単結晶Si膜（４′）
となる（第１図Ｅ）。
設定保持し、12時間のアニール処理を行う。このアニー
ル処理によりａ−Si膜（４）は、単結晶Si膜（３）の結
晶方位（即ち、単結晶Si基板（１）の結晶方位）を継承
して、固相エピタキシャル成長し、単結晶Si膜（４′）
となる（第１図Ｅ）。
尚、横方向の固相成長距離を伸ばすために、固相成長
させるａ−Si膜（４）にＰをイオン注入してから、ａ−
Si膜（４）の固相成長を行ってもよい。
させるａ−Si膜（４）にＰをイオン注入してから、ａ−
Si膜（４）の固相成長を行ってもよい。
さて、第２図に、Arスパッタを行った後に、基板温度
940℃、SiH4流量2cc/min、SiH4分圧9mTorrの条件で選択
的エピタキシャル成長を１時間行った場合の、Arスパッ
タ時の基板温度とSiO2膜上に発生する多結晶Si核の発生
密度の関係を示す。
940℃、SiH4流量2cc/min、SiH4分圧9mTorrの条件で選択
的エピタキシャル成長を１時間行った場合の、Arスパッ
タ時の基板温度とSiO2膜上に発生する多結晶Si核の発生
密度の関係を示す。
ここで破線で示すのは、Arスパッタを行わず選択的に
エピタキシャル成長を行った場合の多結晶Si核の発生密
度である。
エピタキシャル成長を行った場合の多結晶Si核の発生密
度である。
この図から明らかなように、基板温度を600℃以上でA
rスパッタを行えば、SiO2膜上に多結晶Si核の発生は抑
えられる。
rスパッタを行えば、SiO2膜上に多結晶Si核の発生は抑
えられる。
Arプラズマによるスパッタ時の基板温度を600℃より
低い温度でスパッタを行うと、Arイオンの衝突によるSi
O2膜表面のダメージが残り、多結晶Si核を発生させる原
因となるダングリングボンドが発生させてしまう。そし
て、かえって多くの多結晶Si核の発生が発生することに
なる。
低い温度でスパッタを行うと、Arイオンの衝突によるSi
O2膜表面のダメージが残り、多結晶Si核を発生させる原
因となるダングリングボンドが発生させてしまう。そし
て、かえって多くの多結晶Si核の発生が発生することに
なる。
（ト）発明の効果 本発明は、以上の説明から明らかなように、SiH4の熱
分解による減圧気相成長による選択的エピタキシャル成
長の前に、SiO2膜表面を600℃以上の基板温度で、Arプ
ラズマによるスパッタで清浄化することにより、SiO2膜
表面の付着物が除去され、SiO2膜上に多結晶Siの核が発
生するのが抑えられる。
分解による減圧気相成長による選択的エピタキシャル成
長の前に、SiO2膜表面を600℃以上の基板温度で、Arプ
ラズマによるスパッタで清浄化することにより、SiO2膜
表面の付着物が除去され、SiO2膜上に多結晶Siの核が発
生するのが抑えられる。
従って、ａ−Si膜の固相エピタキシャル成長を行うと
きに、その横方向への成長距離を伸ばすことができ、大
面積のSOI構造の基板を提供することが可能となる。
きに、その横方向への成長距離を伸ばすことができ、大
面積のSOI構造の基板を提供することが可能となる。
また、本発明では、高価な装置が必要な超高真空中で
の加熱や、素子へ悪影響を及ぼす虞のあるH2雰囲気中で
の1000℃以上の熱処理によらないので、比較的簡単に、
素子へ悪影響を及ぼすことなく、SiH4の熱分解による減
圧気相成長による好適な選択的エピタキシャル成長がで
きる。
の加熱や、素子へ悪影響を及ぼす虞のあるH2雰囲気中で
の1000℃以上の熱処理によらないので、比較的簡単に、
素子へ悪影響を及ぼすことなく、SiH4の熱分解による減
圧気相成長による好適な選択的エピタキシャル成長がで
きる。
第１図Ａ乃至Ｅは本発明一実施例の概略工程図、第２図
は選択的エピタキシャル成長時の多結晶Si核発生密度の
Arスパッタ基板温度依存性を示す図である。
は選択的エピタキシャル成長時の多結晶Si核発生密度の
Arスパッタ基板温度依存性を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−288012（ＪＰ，Ａ) 特開 昭55−91118（ＪＰ，Ａ) 特開 昭63−67736（ＪＰ，Ａ) 特公 昭47−12060（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/205
Claims (1)
- 【請求項１】単結晶Si基台上に基台表面の一部を露出さ
せて絶縁膜を形成する工程と、600℃以上の基台温度で
露出している基台と絶縁膜表面にArプラズマを衝突させ
て基台と絶縁膜表面を清浄化する工程と、露出している
単結晶Si基台部分にのみ単結晶Si膜をSiH4の熱分解によ
る減圧気相成長により選択的にエピタキシャル成長させ
る工程とを含むことを特徴とする選択的エピタキシャル
成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26662289A JP2771636B2 (ja) | 1989-10-13 | 1989-10-13 | 選択的エピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26662289A JP2771636B2 (ja) | 1989-10-13 | 1989-10-13 | 選択的エピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127823A JPH03127823A (ja) | 1991-05-30 |
| JP2771636B2 true JP2771636B2 (ja) | 1998-07-02 |
Family
ID=17433375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26662289A Expired - Lifetime JP2771636B2 (ja) | 1989-10-13 | 1989-10-13 | 選択的エピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771636B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0137070B1 (en) * | 1994-07-26 | 1998-04-24 | Korea Advanced Inst Sci & Tech | A variable capacitance diode with area controlled |
| KR100611112B1 (ko) * | 2005-01-20 | 2006-08-09 | 삼성전자주식회사 | 단결정 구조물 및 이의 형성 방법, 단결정 구조물을포함하는 반도체 장치 및 이의 제조 방법. |
-
1989
- 1989-10-13 JP JP26662289A patent/JP2771636B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03127823A (ja) | 1991-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| KR20010023407A (ko) | 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치 | |
| TW200425335A (en) | A method of forming an element of a microelectronic circuit | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP2647927B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH0475649B2 (ja) | ||
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP2755653B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JP2961188B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP3541332B2 (ja) | 半導体装置の製造方法 | |
| JP3194547B2 (ja) | 多結晶シリコン層の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH01152719A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS60180142A (ja) | 半導体薄膜の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2762097B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2898320B2 (ja) | 半導体素子の製造方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH0529216A (ja) | 単結晶Ｓｉ膜の形成方法 |