JP3352196B2 - 貼り合わせ基板の製造方法及び半導体基体の製造方法 - Google Patents
貼り合わせ基板の製造方法及び半導体基体の製造方法Info
- Publication number
- JP3352196B2 JP3352196B2 JP32029393A JP32029393A JP3352196B2 JP 3352196 B2 JP3352196 B2 JP 3352196B2 JP 32029393 A JP32029393 A JP 32029393A JP 32029393 A JP32029393 A JP 32029393A JP 3352196 B2 JP3352196 B2 JP 3352196B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous
- semiconductor
- temperature
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は貼り合わせ基板の製造方
法及び半導体基体の製造方法に係り、特に多孔質半導体
上に単結晶半導体を成長させ、これを貼り合わせてＳＯ
Ｉ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板
を作製する場合に好適に用いられる、貼り合わせ基板の
製造方法及び半導体基体の製造方法に関するものであ
る。
法及び半導体基体の製造方法に係り、特に多孔質半導体
上に単結晶半導体を成長させ、これを貼り合わせてＳＯ
Ｉ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板
を作製する場合に好適に用いられる、貼り合わせ基板の
製造方法及び半導体基体の製造方法に関するものであ
る。
【０００２】
【従来の技術】絶縁基板上に薄膜単結晶層を有する基板
はＳＯＩ基板と呼ばれ、この基板を用いて作製された集
積回路は、通常のバルク半導体で作製された回路と比べ
て、高速・低消費電力の動作が可能なことが古くから知
られており、その有用性は認められている。
はＳＯＩ基板と呼ばれ、この基板を用いて作製された集
積回路は、通常のバルク半導体で作製された回路と比べ
て、高速・低消費電力の動作が可能なことが古くから知
られており、その有用性は認められている。
【０００３】ＳＯＩ基板の作製法には、従来主に以下の
３通りの方法があった。
３通りの方法があった。
【０００４】(1) 第１の方法は、ＳＩＭＯＸ法と呼ばれ
ており、バルク半導体基板表面より数千オングストロー
ムの深さに高ドーズ量の酸素イオンを注入することによ
り、埋込酸化膜を形成する方法である。この方法は、再
表面の単結晶半導体層の膜厚均一性に優れるものの、イ
オン注入による結晶品質の劣化及び高価な高ドーズイオ
ン注入プロセスが必要などの欠点があり、広く集積回路
に用いられるに至っていない。
ており、バルク半導体基板表面より数千オングストロー
ムの深さに高ドーズ量の酸素イオンを注入することによ
り、埋込酸化膜を形成する方法である。この方法は、再
表面の単結晶半導体層の膜厚均一性に優れるものの、イ
オン注入による結晶品質の劣化及び高価な高ドーズイオ
ン注入プロセスが必要などの欠点があり、広く集積回路
に用いられるに至っていない。
【０００５】(2) 第２の方法は、ウェハ貼合せ法であ
る。この方法は、少なくとも一方の表面が絶縁された２
枚の単結晶ウェハを貼り合わせた後、研磨により一方の
単結晶を薄膜化する方法である。この方法は、単結晶品
質に優れているものの、研磨精度が充分でないために薄
膜化後の単結晶の厚さが不均一であることにより、やは
り広く集積回路に用いられるに至っていない。
る。この方法は、少なくとも一方の表面が絶縁された２
枚の単結晶ウェハを貼り合わせた後、研磨により一方の
単結晶を薄膜化する方法である。この方法は、単結晶品
質に優れているものの、研磨精度が充分でないために薄
膜化後の単結晶の厚さが不均一であることにより、やは
り広く集積回路に用いられるに至っていない。
【０００６】(3) 第３の方法は、再結晶化法である。こ
の方法は、アモルファス又は多結晶半導体を絶縁基板上
に堆積した後、レーザー等で溶融し、単結晶化する方法
である。この方法は、膜厚均一性に優れているものの、
単結晶品質が悪く、又、製造コストが高くつくため、広
く集積回路の製造には用いられていない。
の方法は、アモルファス又は多結晶半導体を絶縁基板上
に堆積した後、レーザー等で溶融し、単結晶化する方法
である。この方法は、膜厚均一性に優れているものの、
単結晶品質が悪く、又、製造コストが高くつくため、広
く集積回路の製造には用いられていない。
【０００７】これらの問題を解決するＳＯＩ基板作製方
法が、米原らにより提案された（特開平５−２１３３８
号）。この方法は、多孔質半導体層上に単結晶半導体を
成長させた第１の基体と、表面が絶縁された第２の基体
を貼り合わせた後、第１の基体の多孔質半導体を選択除
去することにより、ＳＯＩ基板を作製するものである。
本方法は、ウェハ貼合せ法と同等な結晶品質を保ちなが
ら、膜厚の均一な単結晶半導体を得る方法として、極め
て優れた作製方法である。本方法により、安価で高品質
なＳＯＩ基板を作製できる。
法が、米原らにより提案された（特開平５−２１３３８
号）。この方法は、多孔質半導体層上に単結晶半導体を
成長させた第１の基体と、表面が絶縁された第２の基体
を貼り合わせた後、第１の基体の多孔質半導体を選択除
去することにより、ＳＯＩ基板を作製するものである。
本方法は、ウェハ貼合せ法と同等な結晶品質を保ちなが
ら、膜厚の均一な単結晶半導体を得る方法として、極め
て優れた作製方法である。本方法により、安価で高品質
なＳＯＩ基板を作製できる。
【０００８】以下、図９〜図１１を用いて、上記のＳＯ
Ｉ基板の作製方法について説明する。まず、半導体基板
表面を陽極化成法により多孔質化し、半導体基板２０２
表面に多孔質半導体層２０１を形成する（図９）。この
ときの多孔質半導体表面の概念図が図１０である。なお
図１０は図９のＣ部拡大図である。図１０に示すよう
に、多孔質半導体は樹木の枝状の小孔２０４を多数有し
ている。
Ｉ基板の作製方法について説明する。まず、半導体基板
表面を陽極化成法により多孔質化し、半導体基板２０２
表面に多孔質半導体層２０１を形成する（図９）。この
ときの多孔質半導体表面の概念図が図１０である。なお
図１０は図９のＣ部拡大図である。図１０に示すよう
に、多孔質半導体は樹木の枝状の小孔２０４を多数有し
ている。
【０００９】この後、エピタキシャル成長をさせること
により、多孔質半導体層２０１表面に単結晶層２０５を
形成する（図１１）。なおエピタキシャル成長は１００
０℃を超えると内部の孔の再配列等の構造変化が起こ
り、増速エッチングの特性が損なわれるため、エピタキ
シャル成長は１０００℃以下が望ましいとされており、
分子線エピタキシー法、プラズマＣＶＤ法、減圧ＣＶＤ
法、光ＣＶＤ法、バイアス・スパッタ法などが用いられ
る。然る後、表面に例えば数千Åの絶縁膜２１３を有す
る基板２１２又は石英基板などと、上記ウェハを貼合せ
た後、半導体基板２０２、多孔質半導体層２０１を順次
エッチング除去し、ＳＯＩ基板を得る（図１２）。
により、多孔質半導体層２０１表面に単結晶層２０５を
形成する（図１１）。なおエピタキシャル成長は１００
０℃を超えると内部の孔の再配列等の構造変化が起こ
り、増速エッチングの特性が損なわれるため、エピタキ
シャル成長は１０００℃以下が望ましいとされており、
分子線エピタキシー法、プラズマＣＶＤ法、減圧ＣＶＤ
法、光ＣＶＤ法、バイアス・スパッタ法などが用いられ
る。然る後、表面に例えば数千Åの絶縁膜２１３を有す
る基板２１２又は石英基板などと、上記ウェハを貼合せ
た後、半導体基板２０２、多孔質半導体層２０１を順次
エッチング除去し、ＳＯＩ基板を得る（図１２）。
【００１０】
【発明が解決しようとする課題】しかしながら、多孔質
半導体上への単結晶半導体成長を用いた従来のＳＯＩ基
板作製法は以下の様な課題を生ずる場合があった。
半導体上への単結晶半導体成長を用いた従来のＳＯＩ基
板作製法は以下の様な課題を生ずる場合があった。
【００１１】エピタキシャル成長法の中で最も高品質な
単結晶が成長できるのは、シリコン化合物ガスの熱分解
を用いたＣＶＤ法であるが、化合物ガスとして用いられ
るＳｉＨ4 ，ＳｉＨＣｌ3 ，ＳｉＨ2 Ｃｌ2 ，ＳｉＣｌ
4 は１０００℃以下の温度ではいずれも減圧下でのみエ
ピタキシャル成長することが可能である。例えばＳｉＨ
2 Ｃｌ2 を用いて９５０℃でエピタキシャル成長させる
場合、ガス圧を１００Ｔｏｒｒ以下にする必要がある。
このことから以下の問題点を生ずる場合がある。
単結晶が成長できるのは、シリコン化合物ガスの熱分解
を用いたＣＶＤ法であるが、化合物ガスとして用いられ
るＳｉＨ4 ，ＳｉＨＣｌ3 ，ＳｉＨ2 Ｃｌ2 ，ＳｉＣｌ
4 は１０００℃以下の温度ではいずれも減圧下でのみエ
ピタキシャル成長することが可能である。例えばＳｉＨ
2 Ｃｌ2 を用いて９５０℃でエピタキシャル成長させる
場合、ガス圧を１００Ｔｏｒｒ以下にする必要がある。
このことから以下の問題点を生ずる場合がある。
【００１２】 減圧プロセスでは、装置内でのパーテ
ィクル発生が多い。これは、エピタキシャル成長装置で
は通常数十バッチの連続運転が行われるが、このような
装置では内壁にポリシリコン等のパーティクルを多く付
着させており、減圧下では、装置内で乱流が起きやすい
ため、装置のパーティクルが内壁から離脱し、ウェハ上
に付着するからである。
ィクル発生が多い。これは、エピタキシャル成長装置で
は通常数十バッチの連続運転が行われるが、このような
装置では内壁にポリシリコン等のパーティクルを多く付
着させており、減圧下では、装置内で乱流が起きやすい
ため、装置のパーティクルが内壁から離脱し、ウェハ上
に付着するからである。
【００１３】 一般に、たとえ単結晶成長する温度で
あっても、単結晶成長の臨界温度Ｔｃに近づくにつれ、
結晶中の欠陥密度が増加する。これは、単結晶成長の
際、成長原子がマイグレートしにくくなり、格子位置に
正確に到達しない確率が高まるためと考えられる。同一
原料ガスで比較した場合、成長温度を出来るだけ高くし
た方が欠陥を生じる確率は下がる。
あっても、単結晶成長の臨界温度Ｔｃに近づくにつれ、
結晶中の欠陥密度が増加する。これは、単結晶成長の
際、成長原子がマイグレートしにくくなり、格子位置に
正確に到達しない確率が高まるためと考えられる。同一
原料ガスで比較した場合、成長温度を出来るだけ高くし
た方が欠陥を生じる確率は下がる。
【００１４】 多孔質半導体表面上にも欠陥が残留し
ているが、低温ではこの欠陥が充分除去されず、その上
に成長した単結晶半導体の欠陥が消えない。
ているが、低温ではこの欠陥が充分除去されず、その上
に成長した単結晶半導体の欠陥が消えない。
【００１５】上記〜を模式的に図１３，図１４に示
した。図１３は多孔質半導体２０１上にエピタキシャル
成長により単結晶半導体２０５を堆積した断面図を示し
ており、図１４は絶縁膜を有する基体に貼り合わせた基
板の断面図を示すものである。
した。図１３は多孔質半導体２０１上にエピタキシャル
成長により単結晶半導体２０５を堆積した断面図を示し
ており、図１４は絶縁膜を有する基体に貼り合わせた基
板の断面図を示すものである。
【００１６】図１３に示す、多孔質上に付着したパーテ
ィクル２０８や、単結晶成長中のパーティクル２１０、
又は格子欠陥、更に多孔質半導体上の欠陥より生じた単
結晶半導体の欠陥２１１はいずれも、図１４に示すよう
に最終的な単結晶の欠陥となる。特にパーティクル性の
欠陥は、２０７，２０９で示したボイドを生じるため、
貼合せ工程後に単結晶層の欠落となり、ＳＯＩ基板品質
を著しく劣化させる。
ィクル２０８や、単結晶成長中のパーティクル２１０、
又は格子欠陥、更に多孔質半導体上の欠陥より生じた単
結晶半導体の欠陥２１１はいずれも、図１４に示すよう
に最終的な単結晶の欠陥となる。特にパーティクル性の
欠陥は、２０７，２０９で示したボイドを生じるため、
貼合せ工程後に単結晶層の欠落となり、ＳＯＩ基板品質
を著しく劣化させる。
【００１７】本発明の１つの目的は、欠陥密度を著しく
低減させたエピタキシャル成長層を多孔質半導体上に形
成する方法を提供することにある。本発明の更なる目的
はＳＯＩ基板の単結晶半導体の品質を著しく向上させる
ことにある。
低減させたエピタキシャル成長層を多孔質半導体上に形
成する方法を提供することにある。本発明の更なる目的
はＳＯＩ基板の単結晶半導体の品質を著しく向上させる
ことにある。
【００１８】更に本発明の目的は、高品質のＳＯＩ基板
を再現性よく高い歩留りで製造する方法を提供すること
にある。
を再現性よく高い歩留りで製造する方法を提供すること
にある。
【００１９】
【課題を解決するための手段】本発明の貼り合わせ基板
の製造方法は、多孔質半導体表面を絶縁物化して絶縁層
を形成する第１の工程と、前記絶縁層の少なくとも一部
を除去することにより前記多孔質半導体の露出表面を形
成する第２の工程と、還元性ガス又は還元性ガスを主成
分とする雰囲気中において、前記多孔質半導体が前記絶
縁層のない場合は構造変化を起こす第１の温度で、前記
露出表面を熱処理する第３の工程と、１気圧又はその近
傍の気圧のガス圧力中、前記第１の温度とほぼ同一又は
前記第１の温度より低い第２の温度にて、前記多孔質半
導体上に半導体単結晶を成長させる第４の工程と、を含
み、前記半導体単結晶面と絶縁性基体の絶縁面とを貼り
合わせることを特徴とする。
の製造方法は、多孔質半導体表面を絶縁物化して絶縁層
を形成する第１の工程と、前記絶縁層の少なくとも一部
を除去することにより前記多孔質半導体の露出表面を形
成する第２の工程と、還元性ガス又は還元性ガスを主成
分とする雰囲気中において、前記多孔質半導体が前記絶
縁層のない場合は構造変化を起こす第１の温度で、前記
露出表面を熱処理する第３の工程と、１気圧又はその近
傍の気圧のガス圧力中、前記第１の温度とほぼ同一又は
前記第１の温度より低い第２の温度にて、前記多孔質半
導体上に半導体単結晶を成長させる第４の工程と、を含
み、前記半導体単結晶面と絶縁性基体の絶縁面とを貼り
合わせることを特徴とする。
【００２０】本発明の半導体基体の製造方法は、多孔質
シリコン層を有する第１の基板を用意する工程と、前記
多孔質シリコン層の孔壁に酸化膜を形成する工程と、前
記酸化膜の少なくとも一部を除去することにより前記多
孔質シリコン層の露出表面を形成する工程と、還元性ガ
ス又は還元性ガスを主成分とする雰囲気中において、前
記多孔質シリコン層が前記絶縁層のない場合は構造変化
を起こす第１の温度で、前記露出表面を熱処理する工程
と、１気圧又はその近傍の気圧のガス圧力中、前記第１
の温度とほぼ同一又は前記第１の温度より低い第２の温
度にて、前記多孔質シリコン層上に非多孔質単結晶半導
体層を形成する工程と、前記第１の基板を第２の基板
と、前記非多孔質単結晶半導体層が内側に位置する多層
構造体が得られるように貼り合わせる工程と、及び前記
多層構造体から前記多孔質シリコン層を除去する工程と
を含み、前記第２の基板上に前記非多孔質単結晶半導体
層を備えたことを特徴とする。 また本発明の半導体基体
の製造方法は、多孔質シリコン層を有する第１の基板を
用意する工程と、前記多孔質シリコン層の孔壁に酸化膜
を形成する工程と、前記酸化膜の少なくとも一部を除去
することにより前記多孔質シリコン層の露出表面を形成
する工程と、還元性ガス又は還元性ガスを主成分とする
雰囲気中において、前記多孔質シリコン層が前記絶縁層
のない場合は構造変化を起こす第１の温度で、前記露出
表面を熱処理する工程と、１気圧又はその近傍の気圧の
ガス圧力中、前記第１の温度とほぼ同一又は前記第１の
温度より低い第２の温度にて、前記多孔質シリコン層上
に非多孔質単結晶半導体層を形成する工程と、前記第１
の基板を第２の基板と絶縁層を介して、且つ前記非多孔
質単結晶半導体層が内側に位置する多層構造体が得られ
るように貼り合わせる工程と、及び前記多層構造体から
前記多孔質シリコン層を除去する工程とを含み、前記第
２の基板上に前記絶縁層及び前記非多孔質単結晶半導体
層を順次備えたことを特徴とする。
シリコン層を有する第１の基板を用意する工程と、前記
多孔質シリコン層の孔壁に酸化膜を形成する工程と、前
記酸化膜の少なくとも一部を除去することにより前記多
孔質シリコン層の露出表面を形成する工程と、還元性ガ
ス又は還元性ガスを主成分とする雰囲気中において、前
記多孔質シリコン層が前記絶縁層のない場合は構造変化
を起こす第１の温度で、前記露出表面を熱処理する工程
と、１気圧又はその近傍の気圧のガス圧力中、前記第１
の温度とほぼ同一又は前記第１の温度より低い第２の温
度にて、前記多孔質シリコン層上に非多孔質単結晶半導
体層を形成する工程と、前記第１の基板を第２の基板
と、前記非多孔質単結晶半導体層が内側に位置する多層
構造体が得られるように貼り合わせる工程と、及び前記
多層構造体から前記多孔質シリコン層を除去する工程と
を含み、前記第２の基板上に前記非多孔質単結晶半導体
層を備えたことを特徴とする。 また本発明の半導体基体
の製造方法は、多孔質シリコン層を有する第１の基板を
用意する工程と、前記多孔質シリコン層の孔壁に酸化膜
を形成する工程と、前記酸化膜の少なくとも一部を除去
することにより前記多孔質シリコン層の露出表面を形成
する工程と、還元性ガス又は還元性ガスを主成分とする
雰囲気中において、前記多孔質シリコン層が前記絶縁層
のない場合は構造変化を起こす第１の温度で、前記露出
表面を熱処理する工程と、１気圧又はその近傍の気圧の
ガス圧力中、前記第１の温度とほぼ同一又は前記第１の
温度より低い第２の温度にて、前記多孔質シリコン層上
に非多孔質単結晶半導体層を形成する工程と、前記第１
の基板を第２の基板と絶縁層を介して、且つ前記非多孔
質単結晶半導体層が内側に位置する多層構造体が得られ
るように貼り合わせる工程と、及び前記多層構造体から
前記多孔質シリコン層を除去する工程とを含み、前記第
２の基板上に前記絶縁層及び前記非多孔質単結晶半導体
層を順次備えたことを特徴とする。
【００２１】
【作用】本発明は、多孔質半導体表面を絶縁物化して絶
縁層を形成することで、多孔質半導体表面の枝状の小孔
の空間を酸化物で覆い、少なくともその一部を除去して
多孔質半導体表面を露出させ、次に還元性ガス中又は還
元性ガスを主成分とする雰囲気中において、前記多孔質
半導体が前記絶縁層のない場合は構造変化を起こす第１
の温度で、多孔質半導体露出表面を熱処理することで、
その表面を単結晶化させて薄い単結晶層を形成し、その
後その薄い単結晶層表面に、１気圧又はその近傍の気圧
のガス圧力中、前記第１の温度とほぼ同一又は前記第１
の温度より低い第２の温度にて、半導体単結晶を成長さ
せるものである。
縁層を形成することで、多孔質半導体表面の枝状の小孔
の空間を酸化物で覆い、少なくともその一部を除去して
多孔質半導体表面を露出させ、次に還元性ガス中又は還
元性ガスを主成分とする雰囲気中において、前記多孔質
半導体が前記絶縁層のない場合は構造変化を起こす第１
の温度で、多孔質半導体露出表面を熱処理することで、
その表面を単結晶化させて薄い単結晶層を形成し、その
後その薄い単結晶層表面に、１気圧又はその近傍の気圧
のガス圧力中、前記第１の温度とほぼ同一又は前記第１
の温度より低い第２の温度にて、半導体単結晶を成長さ
せるものである。
【００２２】本発明においては、多孔質半導体表面の枝
状の小孔の空間が酸化物で覆われているため、１０００
℃を超える温度で熱処理しても多孔質の構造変化は起き
ず、このため１気圧又はその近傍の気圧のガス圧力中で
単結晶を成長することが可能となる。また、還元性ガス
中又は還元性ガスを主成分とする雰囲気中における熱処
理により単結晶化された薄い単結晶層上に半導体単結晶
の堆積を行うので欠陥等の少ない単結晶の成長が可能と
なる。
状の小孔の空間が酸化物で覆われているため、１０００
℃を超える温度で熱処理しても多孔質の構造変化は起き
ず、このため１気圧又はその近傍の気圧のガス圧力中で
単結晶を成長することが可能となる。また、還元性ガス
中又は還元性ガスを主成分とする雰囲気中における熱処
理により単結晶化された薄い単結晶層上に半導体単結晶
の堆積を行うので欠陥等の少ない単結晶の成長が可能と
なる。
【００２３】その結果、単結晶半導体中のパーティク
ル、欠陥を著しく低減させ、高品質のＳＯＩ基板を、安
価に再現性良く製造することができる。
ル、欠陥を著しく低減させ、高品質のＳＯＩ基板を、安
価に再現性良く製造することができる。
【００２４】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 〈実施例１〉図１〜図８を用いて本発明に係る貼り合わ
せ基板の製造方法の第１の実施例を示す。
詳細に説明する。 〈実施例１〉図１〜図８を用いて本発明に係る貼り合わ
せ基板の製造方法の第１の実施例を示す。
【００２５】まず、５インチの面方位（１００）のｐ型
シリコン基板１０２表面をＨＦ（４９％）とＣ2 Ｈ5 Ｏ
Ｈの２：１混合液中、０．０１（Ａ／ｃｍ2 ）の電流密
度で陽極化成した。１５分間化成することで約１５μｍ
の多孔質シリコン層１０１を得た（図２）。多孔質シリ
コン層１０１の厚さは、ＳＯＩ基板作製プロセスの際の
プロセスマージン及びウェハのそりを考慮して決められ
るもので、単結晶成長条件には多孔質シリコン層厚は影
響を与えない。
シリコン基板１０２表面をＨＦ（４９％）とＣ2 Ｈ5 Ｏ
Ｈの２：１混合液中、０．０１（Ａ／ｃｍ2 ）の電流密
度で陽極化成した。１５分間化成することで約１５μｍ
の多孔質シリコン層１０１を得た（図２）。多孔質シリ
コン層１０１の厚さは、ＳＯＩ基板作製プロセスの際の
プロセスマージン及びウェハのそりを考慮して決められ
るもので、単結晶成長条件には多孔質シリコン層厚は影
響を与えない。
【００２６】次に、３００〜５００℃中、乾燥酸素中で
１時間酸化した（図３）。この時の多孔質表面の部分断
面図を図４に示す。図４は図３のＡ部拡大図に対応す
る。図４に示すように、多孔質半導体表面は樹木の枝状
の小孔１０４を多数有し、酸化工程により多孔質半導体
表面には酸化層１０３ａが形成され、小孔の空間は、酸
化物１０３ｂで覆われる。次に希ＨＦ（０．１〜５％）
中で１０〜６０ｓｅｃエッチングし、表面の酸化膜を除
去する（図５）。この時の多孔質表面の部分断面図を図
６に示す。図６は図５のＢ部拡大図に対応する。
１時間酸化した（図３）。この時の多孔質表面の部分断
面図を図４に示す。図４は図３のＡ部拡大図に対応す
る。図４に示すように、多孔質半導体表面は樹木の枝状
の小孔１０４を多数有し、酸化工程により多孔質半導体
表面には酸化層１０３ａが形成され、小孔の空間は、酸
化物１０３ｂで覆われる。次に希ＨＦ（０．１〜５％）
中で１０〜６０ｓｅｃエッチングし、表面の酸化膜を除
去する（図５）。この時の多孔質表面の部分断面図を図
６に示す。図６は図５のＢ部拡大図に対応する。
【００２７】次に、基板をエピタキシャル成長炉に入
れ、単結晶を成長させる工程を経る。成長炉は日本アプ
ライドマテリアル社製のエピタキシャル成長炉を用い
た。基板はサセプターに設置された後、炉内の空気をＮ
2 ガス、その後Ｈ2 ガスで置換した。次に炉を１０８０
℃まで昇温させた。この温度で１０分間保持させる。こ
の後の基板表面を図示したものが図１である。薄い酸化
膜を形成する工程により、１０８０℃で熱処理しても多
孔質層の樹木構造は構造変化をおこしていないが、表面
はシリコン原子のマイグレートと再配列が起こり、極薄
の単結晶層１０６となる。次にＳｉＨ2 Ｃｌ2 ガス５０
０（ｍｌ／ｍｉｎ）、Ｈ2 ガス２００（ｌ／ｍｉｎ）を
導入し、１０４０℃，１気圧中でシリコン単結晶層１０
５を１μｍ堆積させた。この時の断面図は図７である。
その後、炉は降温され、Ｎ2 で充分置換した後、炉より
とり出される。
れ、単結晶を成長させる工程を経る。成長炉は日本アプ
ライドマテリアル社製のエピタキシャル成長炉を用い
た。基板はサセプターに設置された後、炉内の空気をＮ
2 ガス、その後Ｈ2 ガスで置換した。次に炉を１０８０
℃まで昇温させた。この温度で１０分間保持させる。こ
の後の基板表面を図示したものが図１である。薄い酸化
膜を形成する工程により、１０８０℃で熱処理しても多
孔質層の樹木構造は構造変化をおこしていないが、表面
はシリコン原子のマイグレートと再配列が起こり、極薄
の単結晶層１０６となる。次にＳｉＨ2 Ｃｌ2 ガス５０
０（ｍｌ／ｍｉｎ）、Ｈ2 ガス２００（ｌ／ｍｉｎ）を
導入し、１０４０℃，１気圧中でシリコン単結晶層１０
５を１μｍ堆積させた。この時の断面図は図７である。
その後、炉は降温され、Ｎ2 で充分置換した後、炉より
とり出される。
【００２８】基板はその後、表面に４０００Åの酸化膜
１１３を形成した第２のシリコン基板１１２と貼り合わ
せ装置にて貼り合わされた後、１０００℃でＮ2 ガス
中、１時間の熱処理をおこない、貼り合わせ強度を向上
させた。
１１３を形成した第２のシリコン基板１１２と貼り合わ
せ装置にて貼り合わされた後、１０００℃でＮ2 ガス
中、１時間の熱処理をおこない、貼り合わせ強度を向上
させた。
【００２９】次に、従来通りの方法、即ち、グラインダ
ーで第１の基板の単結晶シリコン１０２を研削した後、
ＨＦ：Ｈ2 Ｏ2 ＝１：５の混合液で多孔質シリコン層１
０１を除去し、ＳＯＩ基板を得た（図８）。
ーで第１の基板の単結晶シリコン１０２を研削した後、
ＨＦ：Ｈ2 Ｏ2 ＝１：５の混合液で多孔質シリコン層１
０１を除去し、ＳＯＩ基板を得た（図８）。
【００３０】なお、本実施例では、単結晶成長前の熱処
理温度を１０８０℃としたが１０００℃〜１１５０℃の
範囲が可能であり、望ましくは成長温度と同じ又はそれ
以上の温度がよい。時間も２分〜３０分程度が可能であ
る。また成長温度は、ＳｉＨ 2 Ｃｌ2 ガスを用いた場合
は、１０２０℃〜１１００℃が可能である。成長温度の
最適化は、多孔質シリコン層１０１から、単結晶成長層
１０５へのｐ型不純物（ここではボロン原子）の混入の
許容量を考慮しておこなうのがよい。混入量はｐ型不純
物濃度により異なるが、例えば０．０１〜０．０２Ω・
ｍの比抵抗の基板を用いた場合、１０４０℃の成長で深
さ０．５μｍまでボロンが混入する。混入したボロンは
エピタキシャル層の使用目的に応じ、他の基板を貼り合
わせた後に、酸化，エッチング，機械研磨等により、除
去することが可能である。
理温度を１０８０℃としたが１０００℃〜１１５０℃の
範囲が可能であり、望ましくは成長温度と同じ又はそれ
以上の温度がよい。時間も２分〜３０分程度が可能であ
る。また成長温度は、ＳｉＨ 2 Ｃｌ2 ガスを用いた場合
は、１０２０℃〜１１００℃が可能である。成長温度の
最適化は、多孔質シリコン層１０１から、単結晶成長層
１０５へのｐ型不純物（ここではボロン原子）の混入の
許容量を考慮しておこなうのがよい。混入量はｐ型不純
物濃度により異なるが、例えば０．０１〜０．０２Ω・
ｍの比抵抗の基板を用いた場合、１０４０℃の成長で深
さ０．５μｍまでボロンが混入する。混入したボロンは
エピタキシャル層の使用目的に応じ、他の基板を貼り合
わせた後に、酸化，エッチング，機械研磨等により、除
去することが可能である。
【００３１】なお、多孔質Ｓｉを作製するためには、正
孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方が多孔
質Ｓｉに変質しやすい（長野、中島、安野、大中、梶
原、電子通信学会技術研究報告、vol.79,SSD79-9549(19
79) 、Ｋ．イマイ、Solid-State Electoronics,vol.24,
159(1981))。 しかし、Ｎ型Ｓｉも正孔の注入があれば、
多孔質Ｓｉに変質することが知られている（R.P.Holmst
rom and J.Y.Chi,Appl.Phys.Lett.,vol.42,386(198
3)）。
孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方が多孔
質Ｓｉに変質しやすい（長野、中島、安野、大中、梶
原、電子通信学会技術研究報告、vol.79,SSD79-9549(19
79) 、Ｋ．イマイ、Solid-State Electoronics,vol.24,
159(1981))。 しかし、Ｎ型Ｓｉも正孔の注入があれば、
多孔質Ｓｉに変質することが知られている（R.P.Holmst
rom and J.Y.Chi,Appl.Phys.Lett.,vol.42,386(198
3)）。
【００３２】更に成長ガスはＳｉＨ4 （モノシラン）ガ
ス、ＳｉＣｌ4 （四塩化シラン）ガス、ＳｉＨＣｌ3
（トリクロロシラン）ガス、或いはＳｉ2 Ｈ6 （ジシラ
ン）ガス、Ｓｉ3 Ｈ8 （トリシラン）ガス等が可能であ
る。使用されるガスにより単結晶成長可能な温度範囲は
異なるが、一般に高温で成長をおこなう方が単結晶の結
晶性は良好である。更に成長中のガス流量は、例えばＳ
ｉＨ2 Ｃｌ2 流量５０〜２０００（ｍｌ／ｍｉｎ）、Ｈ
2 流量５０〜１０００（ｌ／ｍｉｎ）が可能であるが、
使用した装置の構造において、適正な堆積速度と面内膜
厚分布が得られる条件を選んだ。堆積膜厚は、ＳＯＩ基
板の使用目的に応じて自由に選択できるが、本実施例で
は、透過型液晶パネルの半導体基板として使用するため
に５０００Å〜３μｍ程度とするのが適当であった。高
速の集積回路用に５００〜５０００Å、或いは高耐圧回
路用に３〜１０μｍとすることも可能である。
ス、ＳｉＣｌ4 （四塩化シラン）ガス、ＳｉＨＣｌ3
（トリクロロシラン）ガス、或いはＳｉ2 Ｈ6 （ジシラ
ン）ガス、Ｓｉ3 Ｈ8 （トリシラン）ガス等が可能であ
る。使用されるガスにより単結晶成長可能な温度範囲は
異なるが、一般に高温で成長をおこなう方が単結晶の結
晶性は良好である。更に成長中のガス流量は、例えばＳ
ｉＨ2 Ｃｌ2 流量５０〜２０００（ｍｌ／ｍｉｎ）、Ｈ
2 流量５０〜１０００（ｌ／ｍｉｎ）が可能であるが、
使用した装置の構造において、適正な堆積速度と面内膜
厚分布が得られる条件を選んだ。堆積膜厚は、ＳＯＩ基
板の使用目的に応じて自由に選択できるが、本実施例で
は、透過型液晶パネルの半導体基板として使用するため
に５０００Å〜３μｍ程度とするのが適当であった。高
速の集積回路用に５００〜５０００Å、或いは高耐圧回
路用に３〜１０μｍとすることも可能である。
【００３３】本実施例により、 減圧プロセスを必要としないため、ポンピングに起因
するパーティクルが全く発生しなくなった。従って、パ
ーティクルに起因するＳＯＩ基板の欠陥を完全に排除で
きた。 多孔質半導体表面を単結晶化したので、ＳＯＩ基板の
結晶品質を著しく向上させることができた。 高温で結晶成長をおこなったので、結晶中の微小欠陥
や転位を著しく減少させることができた。
するパーティクルが全く発生しなくなった。従って、パ
ーティクルに起因するＳＯＩ基板の欠陥を完全に排除で
きた。 多孔質半導体表面を単結晶化したので、ＳＯＩ基板の
結晶品質を著しく向上させることができた。 高温で結晶成長をおこなったので、結晶中の微小欠陥
や転位を著しく減少させることができた。
【００３４】本実施例を実施することにより、単結晶品
質、膜厚分布が極めて優れたＳＯＩ基板を、再現性良く
低コストで生産するための技術が確立した。 〈実施例２〉本実施例では、図１で示した表面の単結晶
化工程を、電熱炉でおこなった。多孔質層を形成後、表
面を酸化し、その酸化膜を除去するまでの工程は実施例
１と全く同じである。
質、膜厚分布が極めて優れたＳＯＩ基板を、再現性良く
低コストで生産するための技術が確立した。 〈実施例２〉本実施例では、図１で示した表面の単結晶
化工程を、電熱炉でおこなった。多孔質層を形成後、表
面を酸化し、その酸化膜を除去するまでの工程は実施例
１と全く同じである。
【００３５】次に基板を、電気炉に入れ、Ｎ2 とＨ2 と
の混合ガス中で１５分間熱処理した。Ｎ2 とＨ2 とを混
合させたのは、安全性を考慮したためであり、効果は同
じである。処理時間も５〜３０分が可能である。温度は
第１実施例と同じ１０８０℃としたがこの温度に限定さ
れるものではない。
の混合ガス中で１５分間熱処理した。Ｎ2 とＨ2 とを混
合させたのは、安全性を考慮したためであり、効果は同
じである。処理時間も５〜３０分が可能である。温度は
第１実施例と同じ１０８０℃としたがこの温度に限定さ
れるものではない。
【００３６】その後、エピタキシャル成長炉で１０４０
℃、１気圧、ＳｉＨ2 Ｃｌ2 ガスを熱分解して１μｍの
単結晶シリコンを成長させた。この後の工程は実施例１
と全く同じである。
℃、１気圧、ＳｉＨ2 Ｃｌ2 ガスを熱分解して１μｍの
単結晶シリコンを成長させた。この後の工程は実施例１
と全く同じである。
【００３７】本実施例によっても第１実施例と同じく、
結晶品質が極めて優れ、膜厚分布の良好なＳＯＩ基板を
再現性よく製造することができた。即ち、 パーティクル低減効果を得ることができた。 多孔質表面の結晶性改善効果を得ることができた。 高温による微小欠陥、転位密度の低減効果が得られ
た。そのため、ＳＯＩ基板の品質歩留り向上に著しく貢
献することとなった。
結晶品質が極めて優れ、膜厚分布の良好なＳＯＩ基板を
再現性よく製造することができた。即ち、 パーティクル低減効果を得ることができた。 多孔質表面の結晶性改善効果を得ることができた。 高温による微小欠陥、転位密度の低減効果が得られ
た。そのため、ＳＯＩ基板の品質歩留り向上に著しく貢
献することとなった。
【００３８】更に、熱処理装置と成長炉とを分離するこ
とにより、 多孔質中の不純物が成長膜に入りにくい。 多孔質中の不純物が、エピタキシャル成長炉を汚染し
にくい。 などの効果が得られた。
とにより、 多孔質中の不純物が成長膜に入りにくい。 多孔質中の不純物が、エピタキシャル成長炉を汚染し
にくい。 などの効果が得られた。
【００３９】これらの効果もＳＯＩ基板の品質及び量産
性の向上に寄与するものであった。
性の向上に寄与するものであった。
【００４０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、 減圧プロセスを必要としないため、ポンピングに起
因するパーティクルの発生を完全に抑えることができ
る。従って、パーティクルに起因するＳＯＩ基板の欠陥
を完全に排除することができる。 多孔質半導体表面を単結晶化したので、ＳＯＩ基板
の結晶品質を著しく向上させることができる。 高温で結晶成長をおこなうことができるので、結晶
中の微小欠陥や転位が著しく減少させることができ、Ｓ
ＯＩ基板の品質歩留りを向上させることができる。
れば、 減圧プロセスを必要としないため、ポンピングに起
因するパーティクルの発生を完全に抑えることができ
る。従って、パーティクルに起因するＳＯＩ基板の欠陥
を完全に排除することができる。 多孔質半導体表面を単結晶化したので、ＳＯＩ基板
の結晶品質を著しく向上させることができる。 高温で結晶成長をおこなうことができるので、結晶
中の微小欠陥や転位が著しく減少させることができ、Ｓ
ＯＩ基板の品質歩留りを向上させることができる。
【００４１】したがって、単結晶品質、膜厚分布が極め
て優れたＳＯＩ基板を、再現性良く低コストで生産する
ことができる。
て優れたＳＯＩ基板を、再現性良く低コストで生産する
ことができる。
【図１】本発明の半導体単結晶の成長方法の製造工程を
説明するための概略的な部分拡大断面図である。
説明するための概略的な部分拡大断面図である。
【図２】本発明に係るＳＯＩ基板の製造工程を説明する
ための断面図である。
ための断面図である。
【図３】本発明に係るＳＯＩ基板の製造工程を説明する
ための断面図である。
ための断面図である。
【図４】図３のＡ部の概略的な部分拡大断面図である。
【図５】本発明に係るＳＯＩ基板の製造工程を説明する
ための断面図である。
ための断面図である。
【図６】図５のＢ部の概略的な部分拡大断面図である。
【図７】本発明に係るＳＯＩ基板の製造工程を説明する
ための断面図である。
ための断面図である。
【図８】本発明に係るＳＯＩ基板の製造工程を説明する
ための断面図である。
ための断面図である。
【図９】従来例に係るＳＯＩ基板の製造工程を説明する
ための断面図である。
ための断面図である。
【図１０】図９のＣ部の概略的な部分拡大断面図であ
る。
る。
【図１１】従来例に係るＳＯＩ基板の製造工程を説明す
るための断面図である。
るための断面図である。
【図１２】従来例に係るＳＯＩ基板の製造工程を説明す
るための断面図である。
るための断面図である。
【図１３】従来の製造方法による課題を説明するための
作製された貼り合わせ基板を示す断面図である。
作製された貼り合わせ基板を示す断面図である。
【図１４】従来の製造方法による課題を説明するための
作製されたＳＯＩ基板を示す断面図である。
作製されたＳＯＩ基板を示す断面図である。
【符号の説明】 １０１ 多孔質半導体層 １０２ 半導体基板 １０３ 多孔質半導体酸化層 １０３ａ，１０３ｂ 酸化物 １０４ 樹木の枝状の小孔 １０５ 単結晶層 １０６ 薄い単結晶層
Claims (6)
- 【請求項１】 多孔質半導体表面を絶縁物化して絶縁層
を形成する第１の工程と、 前記絶縁層の少なくとも一部を除去することにより前記
多孔質半導体の露出表面を形成する第２の工程と、 還元性ガス又は還元性ガスを主成分とする雰囲気中にお
いて、前記多孔質半導体が前記絶縁層のない場合は構造
変化を起こす第１の温度で、前記露出表面を熱処理する
第３の工程と、 １気圧又はその近傍の気圧のガス圧力中、前記第１の温
度とほぼ同一又は前記第１の温度より低い第２の温度に
て、前記多孔質半導体上に半導体単結晶を成長させる第
４の工程と、を含み、 前記半導体単結晶面と絶縁性基体の絶縁面とを貼り合わ
せることを特徴とする貼り合わせ基板の製造方法。 - 【請求項２】 前記絶縁物は前記多孔質半導体の酸化物
であることを特徴とする請求項１記載の貼り合わせ基板
の製造方法。 - 【請求項３】 前記還元性ガスは水素ガスであることを
特徴とする請求項１記載の貼り合わせ基板の製造方法。 - 【請求項４】 前記多孔質半導体はｐ型半導体であるこ
とを特徴とする請求項１記載の貼り合わせ基板の製造方
法。 - 【請求項５】 多孔質シリコン層を有する第１の基板を
用意する工程と、 前記多孔質シリコン層の孔壁に酸化膜を形成する工程
と、 前記酸化膜の少なくとも一部を除去することにより前記
多孔質シリコン層の露出表面を形成する工程と、 還元性ガス又は還元性ガスを主成分とする雰囲気中にお
いて、前記多孔質シリコン層が前記絶縁層のない場合は
構造変化を起こす第１の温度で、前記露出表面を熱処理
する工程と、 １気圧又はその近傍の気圧のガス圧力中、前記第１の温
度とほぼ同一又は前記第１の温度より低い第２の温度に
て、前記多孔質シリコン層上に非多孔質単結晶 半導体層
を形成する工程と、 前記第１の基板を第２の基板と、前記非多孔質単結晶半
導体層が内側に位置する多層構造体が得られるように貼
り合わせる工程と、 及び前記多層構造体から前記多孔質シリコン層を除去す
る工程とを含み、前記第２の基板上に前記非多孔質単結
晶半導体層を備えた半導体基体の製造方法。 - 【請求項６】 多孔質シリコン層を有する第１の基板を
用意する工程と、 前記多孔質シリコン層の孔壁に酸化膜を形成する工程
と、 前記酸化膜の少なくとも一部を除去することにより前記
多孔質シリコン層の露出表面を形成する工程と、 還元性ガス又は還元性ガスを主成分とする雰囲気中にお
いて、前記多孔質シリコン層が前記絶縁層のない場合は
構造変化を起こす第１の温度で、前記露出表面を熱処理
する工程と、 １気圧又はその近傍の気圧のガス圧力中、前記第１の温
度とほぼ同一又は前記第１の温度より低い第２の温度に
て、前記多孔質シリコン層上に非多孔質単結晶半導体層
を形成する工程と、 前記第１の基板を第２の基板と絶縁層を介して、且つ前
記非多孔質単結晶半導体層が内側に位置する多層構造体
が得られるように貼り合わせる工程と、 及び前記多層構造体から前記多孔質シリコン層を除去す
る工程とを含み、前記第２の基板上に前記絶縁層及び前
記非多孔質単結晶半導体層を順次備えた半導体基体の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32029393A JP3352196B2 (ja) | 1993-12-20 | 1993-12-20 | 貼り合わせ基板の製造方法及び半導体基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32029393A JP3352196B2 (ja) | 1993-12-20 | 1993-12-20 | 貼り合わせ基板の製造方法及び半導体基体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176487A JPH07176487A (ja) | 1995-07-14 |
| JP3352196B2 true JP3352196B2 (ja) | 2002-12-03 |
Family
ID=18119893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32029393A Expired - Fee Related JP3352196B2 (ja) | 1993-12-20 | 1993-12-20 | 貼り合わせ基板の製造方法及び半導体基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3352196B2 (ja) |
-
1993
- 1993-12-20 JP JP32029393A patent/JP3352196B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176487A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US6569748B1 (en) | Substrate and production method thereof | |
| EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
| JP3250673B2 (ja) | 半導体素子基体とその作製方法 | |
| JP3257624B2 (ja) | 半導体部材の製造方法 | |
| JP3293736B2 (ja) | 半導体基板の作製方法および貼り合わせ基体 | |
| US5966620A (en) | Process for producing semiconductor article | |
| US20020127820A1 (en) | Semiconductor substrate and method for producing the same | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| JPH09162090A (ja) | 半導体基体とその製造方法 | |
| JPH07302889A (ja) | 半導体基板の作製方法 | |
| US7446016B2 (en) | Method for producing bonded wafer | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| US7507642B2 (en) | Vapor-phase growth method, semiconductor manufacturing method and semiconductor device manufacturing method | |
| US6254794B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
| JPH08250421A (ja) | 半導体基板の製造方法および半導体基板 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP5031190B2 (ja) | 歪みＳｉ層を有する半導体ウェーハの製造方法 | |
| JPH08241863A (ja) | 半導体基板の製造方法 | |
| JPH05217994A (ja) | 半導体基板の作製方法 | |
| JPH06342784A (ja) | 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |