JP3257624B2

JP3257624B2 - 半導体部材の製造方法

Info

Publication number: JP3257624B2
Application number: JP31197597A
Authority: JP
Inventors: 清文坂口; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-11-15
Filing date: 1997-11-13
Publication date: 2002-02-18
Anticipated expiration: 2017-11-13
Also published as: JPH10200080A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路
や、太陽電池、半導体レーザー、発光ダイオード等の半
導体素子を形成する為の半導体部材の製造方法に関し、
特に半導体層を別の基体上に移設（ｔｒａｎｓｆｅｒ）
する工程を含む半導体部材の製造方法に関する。

【０００２】

【従来の技術】半導体部材は、半導体ウエハ、半導体基
板、半導体装置等の名称で知られており、その半導体領
域を利用して半導体素子が形成されているものや、半導
体素子が形成される前の状態のものを含むものとする。

【０００３】このような半導体部材のなかには、絶縁物
上に半導体層を有するものもある。

【０００４】絶縁物上の単結晶Ｓｉ半導体層の形成は、
シリコンオンインシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基板では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、ＳＯＩ技術を利用することで、１．誘電体分離が容易で高集積化が可能、２．対放射線耐性に優れている、３．浮遊容量が低減され高速化が可能、４．ウエル工程が省略できる、５．ラッチアップを防止できる、６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。これらは例えば以下の文献に詳
しい。ＳｐｅｃｉａｌＩｓｓｕｅ：“Ｓｉｎｇｌｅ−ｃ
ｒｙｓｔａｌｓｉｌｉｃｏｎｏｎｎｏｎ−ｓｉｎ
ｇｌｅ−ｃｒｙｓｔａｌｉｎｓｕｌａｔｏｒｓ”；ｅ
ｄｉｔｅｄｂｙＧ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒｎ
ａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ，ｖｏｌｕ
ｍｅ６３，ｎｏ３，ｐｐ４２９〜５９０（１９８
３）。

【０００５】さらにここ数年においては、ＳＯＩが、Ｍ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（ＩＥＥＥＳＯＩｃｏ
ｎｆｅｒｅｎｃｅ１９９４）。また、ＳＯＩ構造を用
いると素子の下部に絶縁層があるので、バルクＳｉウエ
ハ上に素子を形成する場合と比べて、素子分離プロセス
が単純化できる結果、デバイスプロセス工程が短縮され
る。すなわち、高性能化と合わせて、バルクＳｉ上のＭ
ＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プロセスコ
ストのトータルでの低価格化が期待されている。

【０００６】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖth）は一般的にはチャネル
部の不純物濃度により決定されるが、ＳＯＩを用いた完
全空乏型（ＦＤ；ＦｕｌｌｙＤｅｐｌｅｔｅｄ）ＭＯＳ
ＦＥＴの場合には空乏層厚がＳＯＩの膜厚の影響を受け
ることになる。したがって、大規模集積回路を歩留まり
よくつくるためには、ＳＯＩ膜厚の均一性が強く望まれ
ていた。

【０００７】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などを持
っている。現在は、これらのデバイスはほとんどＧａＡ
ｓ等の化合物半導体基板上にエピタキシャル成長をして
その中に作り込まれている。しかし、化合物半導体基板
は、高価で、機械的強度が低く、大面積ウエハは作製が
困難などの問題点がある。

【０００８】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。

【０００９】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：ＳａｐｐｈｉｒｅｏｎＳｉｌ
ｉｃｏｎ）や、多孔質Ｓｉの酸化による誘電体分離によ
りＳＯＩ構造を形成する方法（ＦＩＰＯＳ：Ｆｕｌｌｙ
ＩｓｏｌａｔｉｏｎｂｙＰｏｒｏｕｓＯｘｉｄ
ｉｚｅｄＳｉｌｉｃｏｎ）、酸素イオン注入法がよく
研究された。

【００１０】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他、Ｊ．
ＣｒｙｓｔａｌＧｒｏｗｔｈ，ｖｏｌ６３，５４７
（１９８３））、もしくは、エピタキシャル成長とパタ
ーニングによって島状に形成し、表面よりＳｉ島を囲む
ようにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみ
を多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電
体分離する方法である。本方法では、分離されているＳ
ｉ領域は、デバイス工程のまえに決定されており、デバ
イス設計の自由度を制限する場合があるという問題点が
ある。

【００１１】酸化イオン注入法は、Ｋ．Ｉｚｕｍｉによ
って初めて報告されたＳＩＭＯＸと呼ばれる方法であ
る。Ｓｉウエハに酸素イオンを１０¹⁷〜１０¹⁸／ｃｍ²
程度注入したのち、アルゴン・酸素雰囲気中で１３２０
度程度の高温でアニールする。その結果、イオン注入の
投影飛程（Ｒｐ）に相当する深さを中心に注入された酸
素イオンがＳｉと結合して酸化Ｓｉ層が形成される。そ
の際、酸化Ｓｉ層の上部の酸素イオン注入によりアモル
ファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層とな
る。表面のＳｉ層中に含まれる欠陥は従来１０⁵ ／ｃｍ
² と多かったが、酸素の打ち込み量を４×１０¹⁷／ｃｍ
² 付近にすることで、〜１０² ／ｃｍ² まで低減するこ
とに成功している。しかしながら、酸化Ｓｉ層の膜質、
表面Ｓｉ層の結晶性等を維持できるような注入エネルギ
ー、注入量の範囲が狭いために、表面Ｓｉ層、埋め込み
酸化Ｓｉ層（ＢＯＸ；ＢｕｒｒｉｅｄＯｘｉｄｅ）の
膜厚は特定の値に制限されていた。所望の膜厚の表面Ｓ
ｉ層を得るためには、犠牲酸化、ないしは、エピタキシ
ャル成長することが必要であった。その場合、膜厚の分
布には、これらプロセスによる劣化分が重畳される結
果、膜厚均一性が劣化するという問題点がある。

【００１２】また、ＳＩＭＯＸはパイプと呼ばれる酸化
Ｓｉの形成不良領域が存在することが報告されている。
この原因のひとつとしては、注入時のダスト等の異物が
考えられている。パイプの存在する部分では活性層と支
持基板の間のリークによりデバイス特性の劣化が生じて
しまう。

【００１３】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３２０℃というＳｉ半導体プロセスでは通常使用しない
高温での熱処理が必要であることから、装置開発を含め
て、この問題の重要性がさらに大きくなることが懸念さ
れている。

【００１４】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオーダーかそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。（１）．研磨による薄膜化（２）．局所プラズマエッチングによる薄膜化（３）．選択エッチングによる薄膜化（１）の研磨では均一に薄膜化することが困難である。
特にサブμｍの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。

【００１５】（２）の方法は、あらかじめ（１）の方法
で１〜３μｍ程度まで（１）の研磨による方法で薄膜化
したのち、膜厚分布を全面で多点測定する。このあとこ
の膜厚分布にもとづいて、直径数ｍｍのＳＦ₆ などを用
いたプラズマをスキャンさせることにより膜厚分布を補
正しながらエッチングして、所望の膜厚まで薄膜化す
る。この方法では膜厚分布を±１０ｍｍ程度にできるこ
とが報告されている。しかし、プラズマエッチングの際
に基板上異物（パーティクル）があるとこの異物がエッ
チングマスクとなるために基板上に突起が形成されてし
まう。

【００１６】また、エッチング直後には表面が荒れてい
るために、プラズマエッチング終了後にタッチポリッシ
ングが必要であるが、ポリッシング量の制御は時間管理
によって行われるので、最終膜厚の制御、および、ポリ
ッシングによる膜厚分布の劣化が指摘されている。さら
に研磨ではコロイダルシリカ等の研磨剤が直接に活性層
になる表面を擦るので、研磨による破砕層の形成、加工
歪みの導入も懸念されている。さらにウエハが大面積化
された場合にはウエハ面積の増大に比例して、プラズマ
エッチング時間が増大するため、スループットの著しい
低下も懸念される。

【００１７】（３）の方法は、あらかじめ薄膜化する基
板に選択エッチング可能な膜構成をつくり込んでおく方
法である。例えば、Ｐ型基板上にボロンを１０¹⁹／ｃｍ
³ 以上の濃度に含んだＰ⁺ −Ｓｉの薄層とＰ型Ｓｉの薄
層をエピタキシャル成長などの方法で積層し、第１の基
板とする。これを酸化膜等の絶縁層を介して、第２の基
板と貼り合わせたのち、第１の基板の裏面を、研削、研
磨で予め薄くしておく。その後、Ｐ型層の選択エッチン
グで、Ｐ⁺ 層を露出、さらにＰ⁺ 層の選択エッチングで
Ｐ型層を露出させ、ＳＯＩ構造を完成させるものであ
る。この方法はＭａｓｚａｒａの報告に詳しい（Ｗ．
Ｐ．Ｍａｓｚａｒａ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓ
ｏｃ．，ｖｏｌ．１３８，３４１（１９９１））。

【００１８】選択エッチングは均一な薄膜化に有効とさ
れているが、・せいぜい１０² と選択比が十分でない。

【００１９】・エッチング後の表面性が悪いため、エッ
チング後にタッチポリッシュが必要となる。しかし、そ
の結果、膜厚が減少するとともに、膜厚均一性も劣化し
やすい。特にポリッシングは時間によって研磨量を管理
するが、研磨速度のばらつきが大きいため、研磨量の制
御が困難である。したがって、１００ｎｍというような
極薄ＳＯＩ層の形成において、特に問題となる。

【００２０】・イオン注入、高濃度ＢドープＳｉ層上の
エピタキシャル成長あるいはヘテロエピタキシャル成長
を用いているためＳＯＩ層の結晶性が悪い。また、被貼
り合わせ面の表面性も通常のＳｉウエハより劣る。等の問題点がある（Ｃ．Ｈａｒｅｎｄｔ，ｅｔ．ａ
ｌ．，Ｊ．Ｅｌｅｃｔ．Ｍａｔｅｒ．Ｖｏｌ．２０，２
６７（１９９１）、Ｈ．Ｂａｕｍｇａｒｔ，ｅｔ．ａ
ｌ．ＥｘｔｅｎｄｅｄＡｂｓｔｒａｃｔｏｆＥＣ
Ｓ１ｓｔＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏ
ｓｉｕｍｏｆＷａｆｅｒＢｏｎｄｉｎｇ，ｐｐ−
７３３（１９９１）、Ｃ．Ｅ．Ｈｕｎｔ，Ｅｘｔｅｎｄ
ｅｄＡｂｓｔｒａｃｔｏｆＥＣＳ１ｓｔＩｎ
ｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍｏｆ
ＷａｆｅｒＢｏｎｄｉｎｇ，ｐｐ−６９６（１９９
１））。また、選択エッチングの選択性はボロン等の不
純物の濃度差とその深さ方向プロファイルの急峻性に大
きく依存している。したがって、貼り合わせ強度を高め
るための高温のボンディングアニールや結晶性を向上さ
せるために高温のエピタキシャル成長を行ったりする
と、不純物濃度の深さ方向分布が拡がり、エッチングの
選択性が劣化してしまう。すなわち、エッチングの選択
比の向上の結晶性は貼り合わせ強度の向上の両立は困難
であった。

【００２１】こうしたなか、本出願人は、先に特開平５
−２１３３８号公報において、新規な半導体部材の製造
方法を提案した。当該公報に開示された方法は、次のと
おりのものである。即ち、多孔質単結晶半導体領域上に
非多孔質単結晶半導体領域を配した部材を形成し、前記
非多孔質単結晶半導体領域の表面に、表面が絶縁性物質
で構成された部材の表面を貼り合わせた後、前記多孔質
単結晶半導体領域をエッチングにより除去することを特
徴とする半導体部材の製造方法である。

【００２２】また、本発明の発明者である米原らは膜厚
均一性や結晶性に優れ、バッチ処理が可能な貼り合わせ
ＳＯＩを報告した（Ｔ．Ｙｏｎｅｈａｒａｅｔ．ａ
ｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．６４，
２１０８（１９９４））。以下、この貼り合わせＳＯＩ
の作製方法について図４（ａ）〜（ｃ）を用いて説明す
る。

【００２３】この方法では、Ｓｉ基板４１上の多孔質層
４２を選択エッチングを行う材料として用いる。多孔質
層４２の上に非多孔質単結晶Ｓｉ層４３をエピタキシャ
ル成長した後、酸化Ｓｉ層４５を介して第２の基板４４
と貼り合わせる（図４（ａ））。第１の基板を裏面より
研磨等の方法で薄層化し、基板全面において多孔質Ｓｉ
を露出させる（図４（ｂ））。露出させた多孔質Ｓｉは
ＫＯＨ、ＨＦ＋Ｈ₂ Ｏ ₂ などの選択エッチング液により
エッチングして除去する（図４（ｃ））。このとき、多
孔質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に対する
エッチングの選択比を１０万倍と十分に高くできるの
で、あらかじめ多孔質上に成長した非多孔質単結晶Ｓｉ
層を膜厚を殆ど減じることなく、第２の基板の上に移設
（ｔｒａｎｓｆｅｒ）し、ＳＯＩ基板を形成することが
できる。したがって、ＳＯＩの膜厚均一性はエピタキシ
ャル成長時にほぼ決定づけられる。エピタキシャル成長
は通常半導体プロセスで使用されるＣＶＤ装置が使用で
きるので、佐藤らの報告（ＳＳＤＭ９５）によれば、そ
の均一性は例えば１００ｎｍ±２％以内が実現されてい
る。また、エピタキシャルＳｉ層の結晶性も良好で３．
５×１０² ／ｃｍ² が報告された。

【００２４】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）
の数、大きさを減少させることが知られている。また、
斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に
付着したパーティクルがあっても、膜厚均一性に影響を
及ぼさない。

【００２５】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられており、限りある地球の資源が無駄となっ
ている。したがって、貼り合わせによるＳＯＩにおいて
は、その制御性、均一性の他低コスト化、経済性の向上
が望まれているところである。

【００２６】即ち、品質が十分なＳＯＩ基板を再現性よ
く作製するとともに、同時にウエハの再使用等による省
資源、コストダウンを実現する方法が望まれていた。

【００２７】こうしたなか、本出願人は、先に２枚の基
板を貼り合わせた後、貼り合わされた基板を多孔質層に
おいて分離し、分離後の一方の基板から残留多孔質を除
去して、この基板を再利用する半導体基板の製造方法を
特開平７−３０２８８９号公報で提案した。当該公報に
開示された方法の１例を以下に図５（ａ）〜（ｃ）を用
いて説明する。

【００２８】第１のＳｉ基板５１の表面層を多孔質化し
て多孔質層５２を形成したのち、その上に単結晶Ｓｉ層
５３を形成し、この単結晶Ｓｉ層と第１のＳｉ基体とは
別の第２のＳｉ基板５４の主面とを絶縁層５５を介して
貼り合わせる（図５（ａ））。この後、多孔質層で貼り
合わせたウエハを分割し（図５（ｂ））、第２のＳｉ基
体側の表面に露出した多孔質Ｓｉ層を選択的に除去する
ことにより、ＳＯＩ基板を形成する（図５（ｃ））。第
１の基板４１は、残留した多孔質層を除去して再利用す
ることができる。

【００２９】特開平７−３０２８８９号に開示された発
明は、多孔質シリコン層の構造が、非多孔質シリコンに
比べて脆弱である点を利用して基板を分離するものであ
り、一度半導体基板の作製工程に使用した基板を再度、
半導体基板の作製工程に利用できるので半導体基板の低
コスト化を図る上で非常に有用なものである。

【００３０】これとは、別に、特開平８−２１３６４５
号公報には、多孔質シリコン層上に太陽電池の光電変換
部を構成する半導体層を形成した後、該半導体層を多孔
質層から分離することが開示されており、やはり、ここ
でも多孔質シリコン層が形成されていた基板を再利用す
ることが示されている。

【００３１】一方、こうした多孔質シリコン層を用い
て、基体を分離するものの他に、このような多孔質シリ
コン層を用いずに基体を分離する技術が特開平５−２１
１１２８号公報に開示されている。この公報に開示され
ているのは、シリコン基板中にイオン注入によりバブル
層を作り、該バブル層に熱処理による結晶再配列と気泡
の凝集とを生じさせて、シリコン基板の最表面側の領域
（この公報では「薄い半導体材料フィルム」と呼ばれて
いる）を、バブル層を境にして剥がす方法である。ここ
でいう薄い半導体材料フィルムとは、要するにバルクＳ
ｉ最表面の注入イオンが存在しないか、存在量が極めて
少ない領域のことである。しかしながら、バルクのＳｉ
ウエハには、フローパターンディフェクト（ＦＰＤ；Ｆ
ｌｏｗＰａｔｔｅｒｎＤｅｆｅｃｔ）（Ｔ．Ａｂ
ｅ，ＥｘｔｅｎｄｅｄＡｂｓｔ．Ｅｌｅｃｔｒｏｃｈ
ｅｍ．Ｓｏｃ．ＳｐｒｉｎｇＭｅｅｔｉｎｇｖｏ
ｌ．９５−１，ｐｐ．５９６，（Ｍａｙ，１９９５））
やＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰ
ａｒｔｉｃｌｅｓ）（山本秀和、「大口径シリコンウエ
ハへの要求課題」、第２３回ウルトラクリーンテクノロ
ジーカレッジ、（Ａｕｇ．１９９６））等、それに特有
の欠陥が存在していることが明らかになってきている。
従って、この薄い半導体材料フィルムには、フローパタ
ーンディフェクトやＣＯＰが存在することとなる。

【００３２】

【発明が解決しようとする課題】しかしながら、もし
も、このようなフローパターンディフェクトやＣＯＰが
存在しない形で半導体材料フィルムをシリコン基板から
分離することができれば、前述した所謂多孔質シリコン
を用いる方法とは別に、実用的な半導体部材を低コスト
で供給できる可能性がある。そこで、本発明者らは、こ
の点に鑑みて、検討を行い、この発明を完成するに至っ
た。

【００３３】［発明の目的］本発明の目的は、２つの基
体を貼り合わせる工程を有する半導体部材の製造方法で
あって、該基体の１部を該半導体部材の原材料として再
利用し得る半導体部材の製造方法を提供することにあ
る。

【００３４】

【課題を解決するための手段】本発明の半導体部材の製
造方法は、シリコン基板と該シリコン基板上に配された
エピタキシャル半導体層と該シリコン基板あるいは該エ
ピタキシャル半導体層の少なくともいずれか一方に形成
されたイオン注入層とを有する第１の基体を用意する工
程、該第１の基体と第２の基体とを該エピタキシャル半
導体層が内側に位置する多層構造体が得られるように貼
り合わせる工程、該イオン注入層において該多層構造体
を分離する分離工程、及び該分離工程後該第２の基体側
に残ったイオン注入層を除去する工程を含むことを特徴
とする該第２の基体上に該エピタキシャル半導体層を有
する半導体部材の製造方法であって、（１）該多層構造
体の端部で該イオン注入層を酸化して該イオン注入層に
おいて該多層構造体を分離する、（２）該イオン注入層
に電流を流し該多層構造体を部分的に加熱し、該イオン
注入層において該多層構造体を分離する、（３）該シリ
コン基板と該エピタキシャル半導体層との界面を含み形
成されたイオン注入層を有する第１の基体を用意する、
（４）該第２の基体に移設された該エピタキシャル半導
体層上には該第１の基体を構成する該シリコン基板は残
留していない、（５）該イオン注入層におけるイオン注
入量の最も高い濃度分布領域は、該エピタキシャル半導
体層内部、あるいは該シリコン基板と該エピタキシャル
半導体層の界面にある第１の基体を用意する、（６）該
エピタキシャル半導体層内部、あるいは該シリコン基板
と該エピタキシャル半導体層の界面に形成されたイオン
注入層を有する第１の基体を用意する、のいずれかの要
件を備える半導体部材の製造方法である。

【００３５】また本発明の半導体部材の製造方法は、エ
ピタキシャル半導体層を備えたシリコン基板に、該エピ
タキシャル半導体層側からイオンを打ち込み形成された
イオン注入層を有する第１の基体を用意する工程、該第
１の基体と第２の基体とを該エピタキシャル半導体層が
内側に位置する多層構造体が得られるように貼り合わせ
る工程、該イオン注入層において該多層構造体を分離す
る分離工程、及び該分離工程後該第２の基体側に残った
イオン注入層を除去する工程を含むことを特徴とする該
第２の基体上に該エピタキシャル半導体層を有する半導
体部材の製造方法であって、（１）該多層構造体の端部
で該イオン注入層を酸化して該イオン注入層において該
多層構造体を分離する、（２）該イオン注入層に電流を
流し該多層構造体を部分的に加熱し、該イオン注入層に
おいて該多層構造体を分離する、（３）該シリコン基板
と該エピタキシャル半導体層との界面を含み形成された
イオン注入層を有する第１の基体を用意する、（４）該
第２の基体に移設された該エピタキシャル半導体層上に
は該第１の基体を構成する該シリコン基板は残留してい
ない、（５）該イオン注入層におけるイオン注入量の最
も高い濃度分布領域は、該エピタキシャル半導体層内
部、あるいは該シリコン基板と該エピタキシャル半導体
層の界面にある第１の基体を用意する、（６）該エピタ
キシャル半導体層内部、あるいは該シリコン基板と該エ
ピタキシャル半導体層の界面に形成されたイオン注入層
を有する第１の基体を用意する、のいずれかの要件を備
える半導体部材の製造方法である。

【００３６】また本発明の半導体部材の製造方法は、シ
リコン基板と該シリコン基板上に配されたエピタキシャ
ル半導体層と該シリコン基板あるいは該エピタキシャル
半導体層の少なくともいずれか一方に形成されたイオン
注入層とを有する第１の基体を用意する工程、該第１の
基体と第２の基体とを該エピタキシャル半導体層が内側
に位置する多層構造体が得られるように貼り合わせる工
程、該イオン注入層において該多層構造体を分離する分
離工程、及び該分離工程後、該第２の基体側に移設され
た該エピタキシャル半導体層を水素アニールする工程を
有することを特徴とする半導体部材の製造方法であっ
て、（１）該エピタキシャル半導体層内部、あるいは該
シリコン基板と該エピタキシャル半導体層との界面に形
成されたイオン注入層を有する第１の基体を用意する、
（２）該第２の基体に移設された該エピタキシャル半導
体層上には該第１の基体を構成する該シリコン基板は残
留していない、（３）該イオン注入層におけるイオン注
入量の最も高い濃度分布領域は、該エピタキシャル半導
体層内部、あるいは該シリコン基板と該エピタキシャル
半導体層の界面にある第１の基体を用意する、のいずれ
かの要件を備える半導体部材の製造方法である。また本
発明の半導体部材の製造方法は、シリコン基板と該シリ
コン基板上に配されたエピタキシャル半導体層と該シリ
コン基板あるいは該エピタキシャル半導体層の少なくと
もいずれか一方に形成されたイオン注入層とを有する第
１の基体を用意する工程、該第１の基体と第２の基体と
を該エピタキシャル半導体層が内側に位置する多層構造
体が得られるように貼り合わせる工程、該イオン注入層
において該多層構造体を分離する分離工程、及び該分離
工程後、該第２の基体側に移設された該エピタキシャル
半導体層表面を研磨する工程を有することを特徴とする
半導体部材の製造方法であって、（１）該エピタキシャ
ル半導体層内部、あるいは該シリコン基板と該エピタキ
シャル半導体層との界面に形成されたイオン注入層を有
する第１の基体を用意する、（２）該第２の基体に移設
された該エピタキシャル半導体層上には該第１の基体を
構成する該シリコン基板は残留していない、（３）該イ
オン注入層におけるイオン注入量の最も高い濃度分布領
域は、該エピタキシャル半導体層内部、あるいは該シリ
コン基板と該エピタキシャル半導体層の界面にある第１
の基体を用意する、のいずれかの要件を備える半導体部
材の製造方法である。

【００３７】［作用］本発明の半導体部材の製造方法に
おいては、シリコン基板上に配された非多孔質半導体層
を用いて貼り合わせ基体用の第１の基体を構成する。非
多孔質半導体層は、好適にはエピタキシャル半導体層で
構成し得るものであり、この場合、前述のシリコンウエ
ハに特有のフローパターンディフェクトやＣＯＰ（Ｃｒ
ｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅ
ｓ）の影響を受けないことから高品質な半導体部材を提
供することができる。

【００３８】また、非多孔質半導体層は、電気伝導型
や、不純物濃度を容易に制御し得ることから、本発明の
半導体部材の製造方法は、多種の要求を満足し得るもの
となり、応用性が高い。

【００３９】更に、第１の基体と第２の基体を貼り合わ
せて得られる多層構造体を、イオン注入層で分離した
後、第１の基体側に残ったシリコン基板は、第１の基体
あるいは第２の基体の構成部材として再利用することが
できるので省資源、低コスト化という点でも利点があ
る。

【００４０】本発明によれば、絶縁性基板等で構成でき
る第２の基体上に結晶性に優れた単結晶半導体層を得る
うえで、生産性、均一性、制御性、コストの面において
優れた半導体部材の製造方法を提供することができる。

【００４１】

【発明の実施の形態】以下、本発明の好適な実施態様例
について述べるが、本発明はこれらの実施態様例に限定
されるものではなく、本発明の目的が達成されるもので
あれば良い。

【００４２】［イオン注入層］単結晶シリコン基板にヘ
リウムや水素をイオン注入すると、イオン注入された領
域に直径数ｎｍ〜数十ｎｍの微小な空洞（ｍｉｃｒｏ−
ｃａｖｉｔｙ）が〜１０¹⁶〜１０¹⁷／ｃｍ² もの密度で
形成し得、該シリコン基板は、あたかも内部に多孔質層
を形成したような構造となる。本発明において使用可能
なイオンは、希ガス、水素及び窒素から選ばれる元素か
らなるものである。本発明において、イオン注入層は、
シリコン基板あるいは該シリコン基板上に配された非多
孔質半導体層の少なくともいずれか一方に形成されれば
良く、両者の界面に形成することもできるし、２層以上
形成することもできる。本発明で形成されるイオン注入
層のイオン注入量は、第１の基体と第２の基体を貼り合
わせて得られる多層構造体の分離を考慮すると１０¹⁶〜
１０¹⁷／ｃｍ² の範囲が好ましい。イオン注入層の層厚
は、加速電圧によって変化するが、一般的には５００Å
以下、多層構造体を分離して得られる第２の基体上の非
多孔質半導体層の層厚を均一にすることを考慮する場
合、好ましくは２００Å以下とするのが良い。イオン注
入層は、層厚方向に濃度分布を持っており、多層構造体
の分離の際にはイオン注入量の濃度分布が最も高い面で
分離される傾向がある。

【００４３】［非多孔質半導体層］本発明において非多
孔質半導体層としては、好適には、単結晶Ｓｉ、多結晶
Ｓｉ、非晶質Ｓｉの他、ＧａＡｓ，ＩｎＰ，ＧａＡｓ
Ｐ，ＧａＡｌＡｓ，ＩｎＡｓ，ＡｌＧａＳｂ，ＩｎＧａ
Ａｓ，ＺｎＳ，ＣｄＳｅ，ＣｄＴｅ，ＳｉＧｅ等の化合
物半導体等を用いることができる。そして非多孔質半導
体層は、ＦＥＴ（ＦｉｅｌｄＥｆｅｃｔＴｒａｎｓ
ｉｓｔｏｒ）等の半導体素子を既に作り込んだものであ
っても良い。

【００４４】［第１の基体］本発明において、第１の基
体とはシリコン基板と、このシリコン基板上に配された
非多孔質半導体層と、シリコン基板あるいは非多孔質半
導体層の少なくともいずれか一方に形成されたイオン注
入層を有する基体をいう。従って、第１の基体は、イオ
ン注入層が内部に形成されたシリコン基板上に非多孔質
半導体層を形成した基板は、もち論のこと、この非多孔
質半導体層上に窒化膜や酸化膜等の絶縁膜を形成したも
の、あるいは、シリコン基板上にエピタキシャル半導体
層及び絶縁層を形成した後、シリコン基板にイオン注入
してイオン注入層を形成した基板、更には、シリコン基
板上に形成された非多孔質半導体層中にイオン注入層を
形成したもの等を包含する。

【００４５】シリコン基板上に非多孔質半導体層を形成
するには、減圧ＣＶＤ、プラズマＣＶＤ、光ＣＶＤ、Ｍ
ＯＣＶＤ（Ｍｅｔａｌ−ＯｒｇａｎｉｃＣＶＤ）等の
ＣＶＤ法の他、スパッター法（バイアススパッター法を
含む）、分子線エピタキシャル成長法、液相成長法等を
採用することができる。

【００４６】［第２の基体］非多孔質半導体層が移設
（ｔｒａｎｓｆｅｒ）される第２の基体としては、例え
ば単結晶シリコン基板のような半導体基板、半導体基板
表面に酸化膜（熱酸化膜を含む）や窒化膜等の絶縁膜を
設けたもの、石英基板（Ｓｉｌｉｃａｇｌａｓｓ）や
ガラス基板のような光透過性基板、あるいは、金属基
板、アルミナ等の絶縁性基板などがあげられる。このよ
うな第２の基体は、半導体部材の用途に応じて適宜選択
される。

【００４７】［貼り合わせ（ｂｏｎｄｉｎｇ）］本発明
においては、上述の第１の基体を、上述の第２の基体
と、貼り合わせ（非多孔質半導体層が内側に位置するよ
うに）て、多層構造体を得る。本発明において、非多孔
質半導体層が内側に位置する多層構造体とは、第１の基
体を構成する非多孔質半導体層が直接第２の基体に貼り
合わされた構造体はもち論のこと、非多孔質半導体層の
表面に形成された酸化膜や窒化膜等の絶縁膜、あるいは
これ以外の膜等が第２の基体に貼り合わされた構造体を
も包含する。即ち、非多孔質半導体層が多孔質シリコン
層に比べて多層構造体の内側に位置する構造体を非多孔
質半導体層が内側に位置する多層構造体という。

【００４８】具体的な貼り合わせは、第１の基体と第２
の基体の貼り合わせ面を平坦なものとしておくことによ
り、両者を例えば室温で密着させることにより行うこと
ができる。この他、貼り合わせ強度を増すために、陽極
接合、加圧熱処理等を施すこともできる。

【００４９】［多層構造体の領域］本発明においては、
多層構造体を、イオン注入層で分離する。イオン注入層
は微小な空洞（Ｍｉｃｒｏ−ｃａｖｉｔｙ）あるいは気
泡（ｂｕｂｂｌｅ）が生じたような構造であり、多層構
造体の他の領域に比べて脆弱である。従ってその脆弱性
を利用して分離を効果的に行うことができる。分離の具
体的な方法としては、イオン注入層に外力を加える方法
の他、例えば下述する方法がある。

【００５０】イオン注入層が多孔質状であることから、
この層が増速酸化することを利用して、ウエハの周辺か
らイオン注入層の酸化を行う事によりイオン注入層を体
積膨張させてその力による方法がある。

【００５１】イオン注入層は、通常外周部においても非
多孔質層に覆われており、貼合わせ後あるいはその前に
外周部あるいは単面を表出させておく必要がある。この
貼合わせ基体を酸化すると多孔質の膨大な表面積により
増速酸化がイオン注入層の外周部から始まる。ＳｉがＳ
ｉＯ₂ になるときには２．２７倍に体積が膨張するの
で、ｐｏｒｏｓｉｔｙが５６％以下の時は、酸化イオン
注入層も体積膨張することになる。酸化はウエハの中心
に行くにしたがって程度は小さくなるので、ウエハの外
周部の酸化イオン注入層の体積膨張が大きくなる。これ
はまさしくウエハの端面からイオン注入層にくさびを打
ち込んだのと同様な状況で、イオン注入層にのみ内圧が
かかり、イオン注入層中で分割するように力がはたら
く。しかも酸化はウエハ周辺で均一に進むので、ウエハ
の周囲から均等に貼合わせウエハを剥がすことになる。
結果として、多層構造体は分割されることとなる。

【００５２】本発明によれば、酸化という均一性に優れ
たこの方法を利用すると、通常のＳｉ−ＩＣプロセスの
一工程を利用して制御良くウエハを分割することができ
る。

【００５３】多層構造体を加熱することにより熱応力を
発生させ、脆弱なイオン注入多孔質層で多層構造体を分
離させることもできる。

【００５４】また、レーザーを使用することにより、多
層構造体全体を加熱せずに、ある特定の層にのみエネル
ギーを吸収させ加熱できる。イオン注入多孔質層、ある
いはイオン注入多孔質近傍の層にのみ吸収する波長のレ
ーザーを用いることにより局所加熱が行え、これにより
分離を行うことができる。

【００５５】更に、電流をイオン注入多孔質層あるいは
イオン注入多孔質近傍に流すことにより、イオン注入多
孔質層を急激に加熱できる。

【００５６】これを利用して多層構造体を分離し得る。

【００５７】［多孔質層の除去］第１の基体と第２の基
体を貼り合わせて得られる多層構造体をイオン注入層に
おいて分離した後、分離された基体に残留するイオン注
入層は、該イオン注入層の機械的強度が低いことと、表
面積が大きいことを利用して、選択的に除去することが
できる。選択的な除去方法としては、研削や研磨を用い
た機械的な方法の他、エッチング液を用いた化学エッチ
ングやイオンエッチング（例えば反応性イオンエッチン
グ：Reactive Ion Etching）等の方法を採用することが
できる。

【００５８】選択的なエッチングを行う場合、そして非
多孔質薄膜が単結晶Ｓｉの場合には通常のＳｉのエッチ
ング液、あるいは弗酸、あるいは弗酸にアルコールおよ
び過酸化水素水の少なくともどちらか一方を添加した混
合液、あるいは、バッファード弗酸あるいはバッファー
ド弗酸にアルコールおよび過酸化水素水の少なくともど
ちらか一方を添加した混合液の少なくとも１種類を用い
て、イオン注入層をエッチング除去できる。非多孔質半
導体層が化合物半導体で構成されている場合には、化合
物半導体に対してＳｉのエッチング速度の速いエッチン
グ液を用いてイオン注入層をエッチング除去できる。

【００５９】以下、本発明の実施の形態について図面を
用いて説明する。

【００６０】

【発明の実施の形態】

［実施態様例１］図１は、本発明の実施態様例１の工程
を示す模式断面図である。

【００６１】まず、第１のＳｉ単結晶基板１１を用意し
て、主表面上に少なくとも１層の非多孔質層１２を形成
する（図１（ａ））。Ｓｉ単結晶基板１１は、出来上が
るＳＯＩ基体の特性は、非多孔質層１２で決められるた
め、抵抗無指定ウエハや一般の再生ウエハ等を用いて構
わない。さらに、最表面層にＳｉＯ₂１３を形成するこ
ともできる。この場合、貼合わせ界面を活性層から離す
ことが出来るという意味でもよい。

【００６２】次に、第１基板の主表面から、希ガス、水
素、および、窒素のうち少なくとも１種の元素をイオン
注入する（図１（ｂ））。イオン注入溜り１４は、第１
のＳｉ単結晶基板１１と非多孔質層１２との界面付近あ
るいは非多孔質層１２内部になることが好ましい。

【００６３】次に、図１（ｃ）に示すように、第２の基
板１５と第１の基板の表面とを例えば室温で密着させ
る。

【００６４】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。図１は第２の基体と第１
の基体とは絶縁層１３を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜１２がＳｉでない場合、あるい
は第２の基板がＳｉでない場合には絶縁層１３はなくて
もよい。

【００６５】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。

【００６６】次に、イオン注入溜り１４で基板を分離す
る（図１（ｄ））。分離する方法としては、加圧、引っ
張り、せん断、楔、等の外圧をかける方法、熱をかける
方法、酸化により多孔質Ｓｉを周辺から膨張させ多孔質
Ｓｉ内に内圧をかける方法、パルス状に加熱し、熱応力
をかける、あるいは軟化させる方法等があるがこの方法
に限定されるものではない。

【００６７】次いで、分離された基体からイオン注入溜
り１４を前述した方法を用いて選択的に除去する。

【００６８】図１（ｅ）には、本発明で得られる半導体
基部材が示されている。第２の基体１５上に非多孔質薄
膜、例えば単結晶Ｓｉ薄膜１２が平坦に、しかも均一に
薄層化されて、ウエハ全域に、大面積に形成される。第
２の基体と第１の基体とを絶縁層１３を介して貼り合わ
せれば、こうして得られた半導体部材は、絶縁分離され
た電子素子作製という点から見ても好適に使用すること
ができる。

【００６９】Ｓｉ単結晶基板１１は残留イオン注入溜り
層１４を除去して、表面平坦性が許容できないほど荒れ
ている場合には表面平坦化を行った後、再度第１のＳｉ
単結晶基板１１、あるいは次の第２の基体１５として使
用できる。

【００７０】再度第１のＳｉ単結晶基板１１として用い
る場合には、分離層厚さと表面処理で減じた厚さ分をエ
ピタキシャル層で補うことにより、ウエハ厚減少によ
り、使用できなくなることはなくなり、半永久的に再利
用可能となる。

【００７１】［実施態様例２］図２は、本発明の実施態
様例２の工程を示す模式断面図である。第１のＳｉ単結
晶基板２１を用意して、第１基板の主表面から希ガス、
水素、および、窒素のうち少なくとも１種の元素をイオ
ン注入し、内部にイオン注入溜り２２を形成する（図２
（ａ））。最表面層にＳｉＯ₂２３を形成しておいた方
が、イオン注入による表面荒れが防げる。ＳｉＯ₂２３
を除去した後、主表面上に少なくとも１層の非多孔質層
２４を形成する（図２（ｂ））。

【００７２】次いで図２（ｃ）に示すように、第２の基
板２６と第１の基板の表面とを例えば室温で密着させ
る。

【００７３】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。図１は第２の基板と第１
の基板とは絶縁層２５を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜２４がＳｉでない場合、あるい
は第２の基板がＳｉでない場合には絶縁層２５はなくて
もよい。

【００７４】貼り合わせに際しては絶縁性の薄板を挟
み、３枚重ねで貼り合わせることも可能である。

【００７５】次に、イオン注入溜り２２で基板を分離す
る（図２（ｄ））。

【００７６】次いで、イオン注入溜り２２を選択的に除
去する。

【００７７】図２（ｅ）には、本発明で得られる半導体
部材が示される。第２の基体２６上に非多孔質薄膜、例
えば単結晶Ｓｉ薄膜２４が平坦に、しかも均一に薄層化
されて、ウエハ全域に、大面積に形成される。第２の基
体と第１の基体とを絶縁層２５を介して貼り合わせれ
ば、こうして得られた半導体部材は、絶縁分離された電
子素子作製という点から見ても好適に使用することがで
きる。

【００７８】Ｓｉ単結晶基板２１は残留イオン注入溜り
層２２を除去して、表面平坦性が許容できないほど荒れ
ている場合には表面平坦化を行った後、再度第１のＳｉ
単結晶基板２１、あるいは次の第２の基体２６として使
用できる。

【００７９】［実施態様例３］図３は、本発明の実施態
様例３の工程を説明するための模式断面図である。

【００８０】図３に示すように、上記実施態様例１およ
び２に示した工程を第２の基体を２枚用いることにより
第１の基体の両面に処理を施し、半導体基板を同時に２
枚作製する。

【００８１】図３において、３１は第１の基体、３２，
３５は多孔質層、３３，３６は非多孔質薄膜、３４，３
７はＳｉＯ₂ 層、３８，３９は第２の基体であり、図３
（ａ）は、実施態様例１で示した工程を、第１の基板３
１の両面に施した後、その両面に第２の基体３８，３９
をそれぞれ貼り合わせた状態を示す図であり、図３
（ｂ）は、実施態様例１と同様に、多孔質層３２，３５
で分離した状態を示し、図３（ｃ）は、多孔質層３２，
３５を除去した状態を示す図である。

【００８２】第１のＳｉ単結晶基板３１は残留イオン注
入溜り層を除去して、表面平坦性が許容できないほど荒
れている場合には表面平坦化を行った後、再度第１のＳ
ｉ単結晶基板３１、あるいは次の第２の基体３８（又は
３９）として使用できる。

【００８３】支持基板３８，３９は同一でなくても良
い。また、非多孔質薄膜３３，３６は、両面が同一でな
くてもよい。また、絶縁層３４，３７はなくてもよい。

【００８４】以下、具体的な実施例を挙げて本発明を説
明する。

【００８５】（実施例１）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【００８６】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した後、表面のＳｉＯ₂
を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注
入した。

【００８７】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離したところ、イオン注入の投影
飛程付近で２枚に分離された。分離された基体の表面は
荒れていた。第２の基体側の表面は、４９％弗酸と３０
％過酸化水素水との混合液で撹はんしながら選択エッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、イオン注入層
は選択エッチングされ、完全に除去された。

【００８８】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、そのエッチング量
（数十オングストローム程度）は実用上無視できる膜厚
減少であった。

【００８９】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。

【００９０】さらに単結晶Ｓｉ層が移設された基体を水
素中で１１００℃で熱処理を１時間施した。表面粗さを
原子間力顕微鏡で評価したところ、５０μｍ角の領域で
の平均２乗粗さはおよそ０．２ｎｍで通常市販されてい
るＳｉウエハと同等であった。

【００９１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００９２】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【００９３】再び第１の基板として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．３０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。

【００９４】（実施例２）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．５０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【００９５】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎ表面のエピタキシャル層を通してＨ⁺を５０ｋｅＶで６
×１０¹⁶ｃｍ^-2イオン注入した。

【００９６】該エピタキシャル層表面と、別に用意した
５００ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基
体）の表面と、を重ね合わせ、接触させた後、５５０℃
でアニールしたところ、イオン注入の投影飛程付近で２
枚に分離された。分離された基体の表面は荒れていた。
第２の基体側の表面は、４９％弗酸と３０％過酸化水素
水との混合液で撹はんしながら選択エッチングした。単
結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッ
チ・ストップの材料として、イオン注入層は選択エッチ
ングされ、完全に除去された。

【００９７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、そのエッチング量
（数十オングストローム程度）は実用上無視できる膜厚
減少である。

【００９８】その後、極表面のみを研磨し平坦化した。

【００９９】これにより、Ｓｉ酸化膜上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は４９８ｎｍ±１５ｎｍであっ
た。

【０１００】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１０１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０２】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１０３】再び第１の基板として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．５０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。

【０１０４】（実施例３）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【０１０５】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで、表面のＳ
ｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０ ¹⁶ｃｍ^-2
イオンを注入した。

【０１０６】該ＳｉＯ₂層表面と、別に用意した５００
ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基体）の
表面とを重ね合わせ、接触させた後、６００℃でアニー
ルしたところ、イオン注入の投影飛程付近で２枚に分離
された。第２の基板側に残ったイオン注入層を４９％弗
酸と３０％過酸化水素水との混合液で撹はんしながら選
択エッチングした。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、イオ
ン注入層は選択エッチングされ、完全に除去された。

【０１０７】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１０８】次いで水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１０９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１１０】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１１１】（実施例４）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【０１１２】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層
を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオンを
注入した。

【０１１３】該ＳｉＯ₂層表面と、別に用意した溶融石
英基板（第２の基体）の表面と、をプラズマ処理し、水
洗した後、重ね合わせ、接触させた。６００℃でアニー
ルしたところ、イオン注入の投影飛程付近で２枚に分離
された。イオン注入層は多孔質状になっているため、分
離した表面は荒れている。第２の基体側の表面は、４９
％弗酸と３０％過酸化水素水との混合液で撹はんしなが
ら選択エッチングした。単結晶Ｓｉはエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
イオン注入層は選択エッチングされ、完全に除去され
た。

【０１１４】こうして、透明な石英基板上に０．２μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。形成された
単結晶Ｓｉ層の膜厚を面内全面について１００点を測定
したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。

【０１１５】次に水素中で１１００℃で熱処理を１時間
施した。表面粗さを原子間力顕微鏡で評価したところ、
５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍ
で通常市販されているＳｉウエハと同等であった。

【０１１６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１１７】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。

【０１１８】（実施例５）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．５０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【０１１９】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨ⁺を６０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オン注入した。

【０１２０】該ＳｉＯ₂層表面と、別に用意したサファ
イア基板（第２の基体）の表面と、をプラズマ処理し、
水洗した後、重ね合わせ、接触させた。６００℃でアニ
ールしたところ、イオン注入の投影飛程付近で２枚に分
離された。第２の基板側の表面は、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、イオン注入層は
選択エッチングされ、完全に除去された。

【０１２１】その後、極表面のみを研磨で平坦化した。

【０１２２】こうして、透明なサファイア基板上に０．
４μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成
された単結晶Ｓｉ層の膜厚を面内全面について１００点
を測定したところ、膜厚の均一性は４０２ｎｍ±１２ｎ
ｍであった。

【０１２３】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１２４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１２５】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。

【０１２６】（実施例６）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．６０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【０１２７】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次に、表面のＳｉ
Ｏ₂層を通してＨ⁺を７０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オン注入した。

【０１２８】該ＳｉＯ₂層表面と、別に用意したガラス
基板（第２の基板）の表面と、をプラズマ処理し、水洗
した後、重ね合わせ、接触させた。６００℃でアニール
したところ、イオン注入の投影飛程付近で２枚に分離さ
れた。第２の基体側の表面を、４９％弗酸と３０％過酸
化水素水との混合液で撹はんしながら選択エッチングし
た。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、イオン注入層は選択
エッチングされ、完全に除去された。

【０１２９】その後、極表面のみを研磨で平坦化した。

【０１３０】こうして、透明なガラス基板上に０．５μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。形成され
た単結晶Ｓｉ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０１ｎｍ±１５ｎｍで
あった。

【０１３１】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１３２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１３３】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。

【０１３４】（実施例７）第１の単結晶Ｓｉ基板上にＭ
ＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃ
ａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により単
結晶ＧａＡｓを０．５μｍエピタキシャル成長した。成
長条件は以下の通りである。

【０１３５】ソースガス：ＴＭＧ／ＡｓＨ₃／Ｈ₂ ガス圧力：８０Ｔｏｒｒ温度：７００℃ さらに、このＧａＡｓ層表面に５０ｎｍのＳｉＯ₂層を
形成した。次いで表面のＳｉＯ₂層を通してＨ⁺を６０
ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入した。

【０１３６】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れていた。第２の
基板側の表面は、エチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ：８ｍｌの比率）１１０℃ でエッチングした。

【０１３７】単結晶ＧａＡｓはエッチングされずに残
り、単結晶ＧａＡｓをエッチ・ストップの材料として、
イオン注入層および第１のＳｉ基板の残りは選択エッチ
ングされ、完全に除去された。

【０１３８】こうして、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＧａＡｓ層が形成できた。形成された単
結晶ＧａＡｓ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０４ｎｍ±１６ｎｍで
あった。

【０１３９】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＧａＡｓウエハと同等であっ
た。

【０１４０】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には、エピタキシャル成長時以降新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。

【０１４１】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。（実施例８）第１の単結晶Ｓｉ基板上にＭＯ
ＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａ
ｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により単結
晶ＩｎＰを０．７μｍエピタキシャル成長した。

【０１４２】さらに、このＩｎＰ層表面に５０ｎｍのＳ
ｉＯ₂層を形成した。表面のＳｉＯ ₂層を通してＨ⁺を
８０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入した。

【０１４３】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れている。第２の
基板側の表面は、４９％弗酸と３０％過酸化水素水との
混合液で撹はんしながら選択エッチングした。

【０１４４】単結晶ＩｎＰはエッチングされずに残り、
単結晶ＩｎＰをエッチ・ストップの材料として、イオン
注入層および第１のＳｉ基板の残りは選択エッチングさ
れ、完全に除去された。

【０１４５】こうして、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＩｎＰ層が形成できた。形成された単結
晶ＩｎＰ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は７０４ｎｍ±２３ｎｍであっ
た。

【０１４６】表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＩｎＰウエハと同等であっ
た。

【０１４７】透過電子顕微鏡による断面観察の結果、Ｉ
ｎＰ層には、エピタキシャル成長時以降新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。

【０１４８】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１４９】（実施例９）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキシ
ャル成長した。成長条件は以下の通りである。

【０１５０】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨｅ⁺を８０ｋｅＶで５×１０ ¹⁶ｃｍ^-2
イオン注入した。

【０１５１】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。第２の基体側の表面は、
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、イオン注入層は選択エッチングされ、完全に除去さ
れた。

【０１５２】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１５３】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１５４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１５５】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１５６】（実施例１０）第１の単結晶Ｓｉ基板上に
ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０１５７】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層
を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注
入した。

【０１５８】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させ
た。

【０１５９】第１の基板の裏面酸化膜を除去した後、第
１の基板側からＣＯ₂レーザーをウエハ全面に照射し
た。ＣＯ₂レーザーは、貼合せ界面の２００ｎｍのＳｉ
Ｏ₂層に吸収され、その近傍の温度が急激に上昇し、イ
オン注入層中の急激な熱応力によりイオン注入の投影飛
程付近で２枚に分離された。レーザーは連続でもパルス
でも構わない。

【０１６０】第２の基体側の表面を、４９％弗酸と３０
％過酸化水素水との混合液で撹はんしながら選択エッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、イオン注入層
は選択エッチングされ、完全に除去された。

【０１６１】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１６２】さらに水素中で１１００℃で熱処理を１時
間施した。表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１６３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１６４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１６５】（実施例１１）第１の単結晶Ｓｉ基板上に
ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０１６６】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オン注入した。

【０１６７】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、貼合せウエハ端面のＳｉＯ₂層およびエピタキシャ
ルＳｉ層をエッチングにより剥離したところ、イオン注
入層端が現れた。

【０１６８】貼合せウエハを１０００℃のパイロ酸化を
したところ、１０時間でイオン注入層中で２枚の基板が
完全に分離した。剥離した面を観察したところ、ウエハ
外周部のイオン注入層はＳｉＯ₂に変化しているが、中
央部はほぼ元のままであった。

【０１６９】その後、第２の基板側に残ったイオン注入
層を４９％弗酸と３０％過酸化水素水との混合液で撹は
んしながら選択エッチングした。単結晶Ｓｉはエッチン
グされずに残り、単結晶Ｓｉをエッチ・ストップの材料
として、イオン注入層は選択エッチングされ、完全に除
去された。

【０１７０】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１７１】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１７２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１７３】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１７４】（実施例１２）第１の単結晶Ｓｉ基板上に
ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０１７５】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層
を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注
入した。

【０１７６】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面をプラズマ処理し、水洗した
後、重ね合わせ、接触させた。３００℃−１時間の熱処
理を行い、貼り合わせ強度を高めた。貼り合わせ基板の
周囲から楔をいれるとイオン注入の投影飛程付近で２枚
に分離された。イオン注入層は多孔質状になっているた
め、分離した表面は荒れている。第２の基体側の表面
は、４９％弗酸と３０％過酸化水素水との混合液で撹は
んしながら選択エッチングする。単結晶Ｓｉはエッチン
グされずに残り、単結晶Ｓｉをエッチ・ストップの材料
として、イオン注入層は選択エッチングされ、完全に除
去された。

【０１７７】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１７８】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１７９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１８０】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１８１】（実施例１３）第１の単結晶Ｓｉ基板上に
ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０１８２】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次に表面のＳｉＯ
₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオ
ン注入した。

【０１８３】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、をプラズマ処理し、水洗し
た後、重ね合わせ、接触させた。３００℃−１時間の熱
処理を行い、貼り合わせ強度を高めた。貼り合わせ基板
にせん断力をかけるとイオン注入の投影飛程付近で２枚
に分離された。第２の基板側の表面は、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、イオン注入
層は選択エッチングされ、完全に除去された。

【０１８４】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１８５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１８６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１８７】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１８８】再び第１の基体として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．３０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。

【０１８９】（実施例１４）第１の単結晶Ｓｉ基板上の
主表面にＨ⁺を１０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注
入した。次いでＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを０．３
０μｍエピタキシャル成長した。成長条件は以下の通り
である。

【０１９０】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に２００ｎｍの
ＳｉＯ₂層を形成した。

【０１９１】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れている。第２の
基板側の表面は、４９％弗酸と３０％過酸化水素水との
混合液で撹はんしながら選択エッチングした。単結晶Ｓ
ｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、イオン注入層は選択エッチングさ
れ、完全に除去された。

【０１９２】さらに、イオン注入深さに相当する第１の
基板の残りをエッチングで除去した。

【０１９３】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±７ｎｍであった。

【０１９４】さらに水素中で１１００℃で熱処理を１時
間施した。表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１９５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１９６】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１９７】（実施例１５）第１の単結晶Ｓｉ基板上に
ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．５０μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０１９８】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎこの時、ドーピングガスを添加して、ｎ⁺Ｓｉ／ｎ^-Ｓ
ｉ／Ｓｉ基板構造とした。

【０１９９】さらに、このエピタキシャルＳｉ層表面に
熱酸化により２００ｎｍのＳｉＯ₂層を形成した。次い
で表面のＳｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１
０¹⁶ｃｍ^-2イオン注入した。

【０２００】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。第２の基板側の表面を、
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングした。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、イオン注入層は選択エッチングされ、完全に除去さ
れた。

【０２０１】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持ったｎ⁺埋め込み層を持つ単結晶Ｓｉ層が形成で
きた。形成された単結晶Ｓｉ層の膜厚を面内全面につい
て１００点を測定したところ、膜厚の均一性は２０１ｎ
ｍ±６ｎｍであった。

【０２０２】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０２０３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２０４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０２０５】（実施例１６）第１の単結晶Ｓｉ基板上に
ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉ
ｔｉｏｎ）法により単結晶Ｓｉを０．３０μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０２０６】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３０μｍ／ｍｉｎこの時、ドーピングガスを添加して、ｎ⁺Ｓｉ／ｎ^-Ｓ
ｉ／Ｓｉ基板構造とした。

【０２０７】さらに、このエピタキシャルＳｉ層表面に
熱酸化により５０ｎｍのＳｉＯ₂層を形成した。表面の
ＳｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ
^-2イオン注入した。

【０２０８】該ＳｉＯ₂層表面と、別に用意した５００
ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基体）の
表面と、を重ね合わせ、接触させた後、６００℃でアニ
ールしたところ、イオン注入の投影飛程付近で２枚に分
離された。第２の基体側の表面は、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、イオン注入層は
選択エッチングされ、完全に除去された。

【０２０９】こうして、Ｓｉ酸化膜上に０．２９μｍの
厚みを持ったｎ⁺埋め込み層を持つ単結晶Ｓｉ層が形成
できた。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２９１
ｎｍ±９ｎｍであった。

【０２１０】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０２１１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２１２】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０２１３】（実施例１７）上述の実施例１〜１６につ
いて、第１基体の両面に同様の処理を行い半導体部材を
得た。

【０２１４】

【発明の効果】以上、説明したように、本発明の半導体
部材の製造方法においては、シリコン基板上に配された
非多孔質半導体層を用いて貼り合わせ基体用の第１の基
体を構成する。非多孔質半導体層は、好適にはエピタキ
シャル半導体層で構成し得るものであり、この場合、前
述のシリコンウエハに特有のフローパターンディフェク
トやＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄ
Ｐａｒｔｉｃｌｅｓ）の影響を受けないことから高品質
な半導体部材を提供することができる。

【０２１５】また、非多孔質半導体層は、電気伝導型
や、不純物濃度を容易に制御し得ることから、本発明の
半導体部材の製造方法は、多種の要求を満足し得るもの
となり、応用性が高い。

【０２１６】更に、第１の基体と第２の基体を貼り合わ
せて得られる多層構造体を、イオン注入層で分離した
後、第１の基体側に残ったシリコン基板は、第１の基体
あるいは第２の基体の構成部材として再利用することが
できるので省資源、低コスト化という点でも利点があ
る。

【０２１７】すなわち、本発明によれば、絶縁性基板等
で構成できる第２の基体上に結晶性に優れた単結晶半導
体層を得るうえで、生産性、均一性、制御性、コストの
面において優れた半導体部材の製造方法を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の実施態様例１の工程を説明するための
模式的断面図である。

【図２】本発明の実施態様例２の工程を説明するための
模式的断面図である。

【図３】本発明の実施態様例３の工程を説明するための
模式的断面図である。

【図４】第１の従来例の工程を説明するための模式的断
面図である。

【図５】第２の従来例の工程を説明するための模式的断
面図である。

【符号の説明】

１１第１のＳｉ単結晶基板１２非多孔質層１３絶縁層１４イオン注入溜り１５第２の基板

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平５−6883（ＪＰ，Ａ) 特開平７−302889（ＪＰ，Ａ) 特開平７−254689（ＪＰ，Ａ) 特開平７−254690（ＪＰ，Ａ) 特開平７−235534（ＪＰ，Ａ) 特開平５−211128（ＪＰ，Ａ) 特開平８−55768（ＪＰ，Ａ) Ｍ．Ｂｒｕｅｌ，”Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒｍａｔｅｒｉａｌｔｅｃｈｎｏｌｏｇｙ" (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/26 - 21/268 H01L 21/322 - 21/326

Claims

(57)【特許請求の範囲】

【請求項１】シリコン基板と該シリコン基板上に配さ
れたエピタキシャル半導体層と該シリコン基板あるいは
該エピタキシャル半導体層の少なくともいずれか一方に
形成されたイオン注入層とを有する第１の基体を用意す
る工程、該第１の基体と第２の基体とを該エピタキシャ
ル半導体層が内側に位置する多層構造体が得られるよう
に貼り合わせる工程、該多層構造体の端部で該イオン注
入層を酸化して該イオン注入層において該多層構造体を
分離する分離工程、及び該分離工程後該第２の基体側に
残ったイオン注入層を除去する工程を含むことを特徴と
する該第２の基体上に該エピタキシャル半導体層を有す
る半導体部材の製造方法。
【請求項２】エピタキシャル半導体層を備えたシリコ
ン基板に、該エピタキシャル半導体層側からイオンを打
ち込み形成されたイオン注入層を有する第１の基体を用
意する工程、該第１の基体と第２の基体とを該エピタキ
シャル半導体層が内側に位置する多層構造体が得られる
ように貼り合わせる工程、該多層構造体の端部で該イオ
ン注入層を酸化して該イオン注入層において該多層構造
体を分離する分離工程、及び該分離工程後該第２の基体
側に残ったイオン注入層を除去する工程を含むことを特
徴とする該第２の基体上に該エピタキシャル半導体層を
有する半導体部材の製造方法。
【請求項３】シリコン基板と該シリコン基板上に配さ
れたエピタキシャル半導体層と該シリコン基板あるいは
該エピタキシャル半導体層の少なくともいずれか一方に
形成されたイオン注入層とを有する第１の基体を用意す
る工程、該第１の基体と第２の基体とを該エピタキシャ
ル半導体層が内側に位置する多層構造体が得られるよう
に貼り合わせる工程、該イオン注入層に電流を流し該多
層構造体を部分的に加熱し、該イオン注入層において該
多層構造体を分離する分離工程、及び該分離工程後該第
２の基体側に残ったイオン注入層を除去する工程を含む
ことを特徴とする該第２の基体上に該エピタキシャル半
導体層を有する半導体部材の製造方法。
【請求項４】エピタキシャル半導体層を備えたシリコ
ン基板に、該エピタキシャル半導体層側からイオンを打
ち込み形成されたイオン注入層を有する第１の基体を用
意する工程、該第１の基体と第２の基体とを該エピタキ
シャル半導体層が内側に位置する多層構造体が得られる
ように貼り合わせる工程、該イオン注入層に電流を流し
該多層構造体を部分的に加熱し、該イオン注入層におい
て該多層構造体を分離する分離工程、及び該分離工程後
該第２の基体側に残ったイオン注入層を除去する工程を
含むことを特徴とする該第２の基体上に該エピタキシャ
ル半導体層を有する半導体部材の製造方法。
【請求項５】シリコン基板と、該シリコン基板上に配
されたエピタキシャル半導体層と、該シリコン基板と該
エピタキシャル半導体層との界面を含み形成されたイオ
ン注入層とを有する第１の基体を用意する工程、該第１
の基体と第２の基体とを該エピタキシャル半導体層が内
側に位置する多層構造体が得られるように貼り合わせる
工程、該イオン注入層において該多層構造体を分離する
分離工程、及び該分離工程後該第２の基体側に残ったイ
オン注入層を除去する工程を含むことを特徴とする該第
２の基体上に該エピタキシャル半導体層を有する半導体
部材の製造方法。
【請求項６】エピタキシャル半導体層を備えたシリコ
ン基板に、該エピタキシャル半導体層側からイオンを打
ち込み、該シリコン基板と該エピタキシャル半導体層と
の界面を含み形成されたイオン注入層を有する第１の基
体を用意する工程、該第１の基体と第２の基体とを該エ
ピタキシャル半導体層が内側に位置する多層構造体が得
られるように貼り合わせる工程、該イオン注入層におい
て該多層構造体を分離する分離工程、及び該分離工程後
該第２の基体側に残ったイオン注入層を除去する工程を
含むことを特徴とする該第２の基体上に該エピタキシャ
ル半導体層を有する半導体部材の製造方法。
【請求項７】シリコン基板と該シリコン基板上に配さ
れたエピタキシャル半導体層と該シリコン基板あるいは
該エピタキシャル半導体層の少なくともいずれか一方に
形成されたイオン注入層とを有する第１の基体を用意す
る工程、該第１の基体と第２の基体とを該エピタキシャ
ル半導体層が内側に位置する多層構造体が得られるよう
に貼り合わせる工程、該イオン注入層において該多層構
造体を分離する分離工程、及び該分離工程後該第２の基
体側に残ったイオン注入層を除去する工程を含み、該第
２の基体に移設された該エピタキシャル半導体層上には
該第１の基体を構成する該シリコン基板は残留していな
いことを特徴とする該第２の基体上に該エピタキシャル
半導体層を有する半導体部材の製造方法。
【請求項８】エピタキシャル半導体層を備えたシリコ
ン基板に、該エピタキシャル半導体層側からイオンを打
ち込み形成されたイオン注入層を有する第１の基体を用
意する工程、該第１の基体と第２の基体とを該エピタキ
シャル半導体層が内側に位置する多層構造体が得られる
ように貼り合わせる工程、該イオン注入層において該多
層構造体を分離する分離工程、及び該分離工程後該第２
の基体側に残ったイオン注入層を除去する工程を含み、
該第２の基体に移設された該エピタキシャル半導体層上
には該第１の基体を構成する該シリコン基板は残留して
いないことを特徴とする該第２の基体上に該エピタキシ
ャル半導体層を有する半導体部材の製造方法。
【請求項９】シリコン基板と、該シリコン基板上に配
されたエピタキシャル半導体層と、該エピタキシャル半
導体層内部、あるいは該シリコン基板と該エピタキシャ
ル半導体層との界面に形成されたイオン注入層とを有す
る第１の基体を用意する工程、該第１の基体と第２の基
体とを該エピタキシャル半導体層が内側に位置する多層
構造体が得られるように貼り合わせる工程、該イオン注
入層において該多層構造体を分離する分離工程、及び該
分離工程後、該第２の基体側に移設された該エピタキシ
ャル半導体層を水素アニールする工程を有することを特
徴とする半導体部材の製造方法。
【請求項１０】シリコン基板と、該シリコン基板上に
配されたエピタキシャル半導体層と、該エピタキシャル
半導体層内部、あるいは該シリコン基板と該エピタキシ
ャル半導体層との界面に形成されたイオン注入層とを有
する第１の基体を用意する工程、該第１の基体と第２の
基体とを該エピタキシャル半導体層が内側に位置する多
層構造体が得られるように貼り合わせる工程、該イオン
注入層において該多層構造体を分離する分離工程、及び
該分離工程後、該第２の基体側に移設された該エピタキ
シャル半導体層表面を研磨する工程を有することを特徴
とする半導体部材の製造方法。
【請求項１１】シリコン基板と該シリコン基板上に配
されたエピタキシャル半導体層と該シリコン基板あるい
は該エピタキシャル半導体層の少なくともいずれか一方
に形成されたイオン注入層とを有する第１の基体を用意
する工程、該第１の基体と第２の基体とを該エピタキシ
ャル半導体層が内側に位置する多層構造体が得られるよ
うに貼り合わせる工程、該イオン注入層において該多層
構造体を分離する分離工程、及び該分離工程後、該第２
の基体側に移設された該エピタキシャル半導体層を水素
アニールする工程を有し、該２の基体に移設された該エ
ピタキシャル半導体層上には該第１の基体を構成する該
シリコン基板は残留していないことを特徴とする半導体
部材の製造方法。
【請求項１２】シリコン基板と該シリコン基板上に配
されたエピタキシャル半導体層と該シリコン基板あるい
は該エピタキシャル半導体層の少なくともいずれか一方
に形成されたイオン注入層とを有する第１の基体を用意
する工程、該第１の基体と第２の基体とを該エピタキシ
ャル半導体層が内側に位置する多層構造体が得られるよ
うに貼り合わせる工程、該イオン注入層において該多層
構造体を分離する分離工程、及び該分離工程後、該第２
の基体側に移設された該エピタキシャル半導体層表面を
研磨する工程を有し、該２の基体に移設された該エピタ
キシャル半導体層上には該第１の基体を構成する該シリ
コン基板は残留していないことを特徴とする半導体部材
の製造方法。
【請求項１３】シリコン基板と該シリコン基板上に配
されたエピタキシャル半導体層とイオン注入層とを有
し、該イオン注入層におけるイオン注入量の最も高い濃
度分布領域は、該エピタキシャル半導体層内部、あるい
は該シリコン基板と該エピタキシャル半導体層の界面に
ある第１の基体を用意する工程、該第１の基体と第２の
基体とを該エピタキシャル半導体層が内側に位置する多
層構造体が得られるように貼り合わせる工程、該イオン
注入層において該多層構造体を分離する分離工程、及び
該分離工程後該第２の基体側に残ったイオン注入層を除
去する工程を含むことを特徴とする該第２の基体上に該
エピタキシャル半導体層を有する半導体部材の製造方
法。
【請求項１４】エピタキシャル半導体層を備えたシリ
コン基板に、該エピタキシャル半導体層側からイオンを
打ち込み形成されたイオン注入層を有し、該イオン注入
層におけるイオン注入量の最も高い濃度分布領域は、該
エピタキシャル半導体層内部、あるいは該シリコン基板
と該エピタキシャル半導体層の界面にある第１の基体を
用意する工程、該第１の基体と第２の基体とを該エピタ
キシャル半導体層が内側に位置する多層構造体が得られ
るように貼り合わせる工程、該イオン注入層において該
多層構造体を分離する分離工程、及び該分離工程後該第
２の基体側に残ったイオン注入層を除去する工程を含む
ことを特徴とする該第２の基体上に該エピタキシャル半
導体層を有する半導体部材の製造方法。
【請求項１５】シリコン基板と該シリコン基板上に配
されたエピタキシャル半導体層とイオン注入層とを有
し、該イオン注入層におけるイオン注入量の最も高い濃
度分布領域は、該エピタキシャル半導体層内部、あるい
は該シリコン基板と該エピタキシャル半導体層の界面に
ある第１の基体を用意する工程、該第１の基体と第２の
基体とを該エピタキシャル半導体層が内側に位置する多
層構造体が得られるように貼り合わせる工程、該イオン
注入層において該多層構造体を分離する分離工程、及び
該分離工程後、該第２の基体側に移設された該エピタキ
シャル半導体層を水素アニールする工程を有することを
特徴とする半導体部材の製造方法。
【請求項１６】シリコン基板と該シリコン基板上に配
されたエピタキシャル半導体層とイオン注入層とを有
し、該イオン注入層におけるイオン注入量の最も高い濃
度分布領域は、該エピタキシャル半導体層内部、あるい
は該シリコン基板と該エピタキシャル半導体層の界面に
ある第１の基体を用意する工程、該第１の基体と第２の
基体とを該エピタキシャル半導体層が内側に位置する多
層構造体が得られるように貼り合わせる工程、該イオン
注入層において該多層構造体を分離する分離工程、及び
該分離工程後、該第２の基体側に移設された該エピタキ
シャル半導体層表面を研磨する工程を有することを特徴
とする半導体部材の製造方法。
【請求項１７】シリコン基板と、該シリコン基板上に
配されたエピタキシャル半導体層と、該エピタキシャル
半導体層内部、あるいは該シリコン基板と該エピタキシ
ャル半導体層の界面に形成されたイオン注入層とを有す
る第１の基体を用意する工程、該第１の基体と第２の基
体とを該エピタキシャル半導体層が内側に位置する多層
構造体が得られるように貼り合わせる工程、該イオン注
入層において該多層構造体を分離する分離工程、及び該
分離工程後該第２の基体側に残ったイオン注入層を除去
する工程を含むことを特徴とする該第２の基体上に該エ
ピタキシャル半導体層を有する半導体部材の製造方法。
【請求項１８】エピタキシャル半導体層を備えたシリ
コン基板に、該エピタキシャル半導体層側からイオンを
打ち込み、該エピタキシャル半導体層内部、あるいは該
シリコン基板と該エピタキシャル半導体層の界面に形成
されたイオン注入層を有する第１の基体を用意する工
程、該第１の基体と第２の基体とを該エピタキシャル半
導体層が内側に位置する多層構造体が得られるように貼
り合わせる工程、該イオン注入層において該多層構造体
を分離する分離工程、及び該分離工程後該第２の基体側
に残ったイオン注入層を除去する工程を含むことを特徴
とする該第２の基体上に該エピタキシャル半導体層を有
する半導体部材の製造方法。