JP4728030B2 - Soiウエーハの製造方法 - Google Patents
Soiウエーハの製造方法 Download PDFInfo
- Publication number
- JP4728030B2 JP4728030B2 JP2005116804A JP2005116804A JP4728030B2 JP 4728030 B2 JP4728030 B2 JP 4728030B2 JP 2005116804 A JP2005116804 A JP 2005116804A JP 2005116804 A JP2005116804 A JP 2005116804A JP 4728030 B2 JP4728030 B2 JP 4728030B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent insulating
- insulating substrate
- wafer
- soi
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
単結晶シリコンウエーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウエーハ中にイオン注入層を形成する工程、
透明絶縁性基板上に遮光膜を形成し、該遮光膜をパターニング処理する工程、
該透明絶縁性基板上にシラザン構造を有する化合物を含有する塗布性組成物を塗布して塗布膜を形成する工程、
該塗布膜を焼成処理して絶縁性被膜を形成する工程、
該透明絶縁性基板の絶縁性被膜の表面を研磨処理により平坦化する工程、
前記単結晶シリコンウエーハのイオン注入面及び/又は前記透明絶縁性基板の研磨した表面を、プラズマ及び/又はオゾンで処理する工程、
前記単結晶シリコンウエーハのイオン注入面と前記透明絶縁性基板の研磨した表面とを、室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて単結晶シリコンウエーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成する工程、
を行なうことを特徴とするSOIウエーハの製造方法を提供する(請求項1)。
このように、塗布性組成物をスリットダイコート法により塗布すれば、塗布面に段差があっても塗布性組成物を無駄なく均一に塗布でき、埋め込み性に優れるものとできる。
このように、シラザン構造を有する化合物としてポリシラザンを用いれば、焼成処理による硬化時にクラックが確実に発生せず、また緻密な絶縁性被膜とできる。
このように、剥離工程により得られたSOIウエーハのSOI層表面に鏡面研磨を施せば、剥離工程で生じたSOI層の表面粗れやイオン注入工程で発生した結晶欠陥等を除去でき、表面が鏡面研磨された平滑なSOI層を有するSOIウエーハを製造できる。
このように、透明絶縁性基板を石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、電気光学装置用基板作製に好適なSOIウエーハを製造できる。
ここで、ガラス基板としては、一般的な青板ガラスのほか、白板ガラス、ホウケイ酸ガラス、無アルカリホウケイ酸ガラス、アルミノホウケイ酸ガラス、結晶化ガラスなどを用いることができる。また、青板ガラスなどの様にアルカリ金属を含むガラス基板を用いる場合には、表面からのアルカリ金属の拡散を防止するため、遮光膜の形成の前に、ガラス基板の表面にスピンオンガラスによる拡散防止膜を形成することが好ましい。
このように、上記のいずれかの製造方法により製造されたSOIウエーハであれば、製造の際に熱歪、剥離、ひび割れ、貼り合わせ不良等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にSOI層を持つSOIウエーハとなる。
本発明者らは上記の発想に基づき諸条件を精査し、本発明を完成させた。
図1は、本発明に係るSOIウエーハの製造方法の一例を示す工程図である。
単結晶シリコンウエーハとしては特に限定されず、例えばチョクラルスキー法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型またはN型、抵抗率が10Ω・cm程度のものを用いることができる。
また、透明絶縁性基板も特に限定されないが、これを石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、電気光学装置用基板作製に好適なSOIウエーハを製造できる。
例えば、単結晶シリコンウエーハの温度を250〜450℃とし、その表面から所望のSOI層の厚さに対応する深さ、例えば0.5μm以下の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンの少なくとも一方を注入する。このときの条件として、例えば注入エネルギーは50〜100keV、注入線量は1×1016〜1×1017/cm2とできる。また、単結晶シリコンウエーハの表面にあらかじめ薄いシリコン酸化膜などの絶縁膜を形成しておき、それを通してイオン注入を行なえば、注入イオンのチャネリングを抑制する効果が得られる。
遮光膜は、遮光性を有する例えばMoSi、TaSi、WSi等の高融点金属等を材料としてマグネトロンスパッタリング法等の常法により透明絶縁性基板上に例えば0.1〜1μm程度の所望の膜厚で形成する。そしてこれを従来のフォトリソグラフィとエッチングによりパターニング処理する。この際、後工程でSOI層に作製するTFTを遮光し、迷光の入射が防止できるようにパターニング処理を行う。
塗布法によれば、CVD法のような堆積法と異なり、確実にパターンの段差部を埋めることができるとともに、表面を平坦にすることができる。
シラザン構造を有する化合物とは、分子中にSi−N結合を有する化合物である。ここでは、シラザン構造を有する化合物として、下記一般式[1]で表される繰り返し単位を有するポリシラザンを用いることが好ましい。
このように塗布性組成物を例えば1〜10μmの所望の厚さに塗布した後、50℃以上に加熱して乾燥する。
焼成処理においては、例えば150℃〜200℃の温度で2時間の平坦化のための焼成を行い、その後350℃で1時間の最終焼結のための熱処理を行う。これにより塗布膜は酸化ケイ素膜となり、特にシラザン構造を有する化合物としてポリシラザンを用いれば、焼成処理による硬化時にクラックが確実に発生せず、また緻密な絶縁性被膜とできる。このように形成された絶縁性被膜6は、遮光膜の段差が塗布液の流動性により埋め込まれ、表面の段差が極めて低いものとなっている。
研磨処理は、常法に従いCMP研磨により行うことができる。前述のように絶縁性被膜の表面の段差は極めて低いものとなっているので、これを研磨することにより段差を除去することができる。
プラズマで処理をする場合、真空チャンバ中にRCA洗浄等の洗浄をした単結晶シリコンウエーハ及び/又は透明絶縁性基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコンウエーハを処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。透明絶縁性基板を処理する場合はいずれのガスでもよい。
工程Gにおいて、単結晶シリコンウエーハのイオン注入面または透明絶縁性基板の研磨した表面の少なくとも一方がプラズマ処理及び/又はオゾン処理されているので、これらを例えば減圧または常圧下、一般的な室温程度の温度下で密着させるだけで後工程での機械的剥離に耐え得る強度で強く接合できる。従って、1200℃以上といった高温の結合熱処理が必要でなく、加熱により問題になる熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなくなる。
また、透明絶縁性基板の研磨した表面、すなわち絶縁性被膜6の表面は遮光膜パターンに起因する段差がほとんどなく、貼り合わせ不良の発生が防止される。
例えば透明絶縁性基板が石英の場合、熱膨張係数はシリコンに比べて小さく(Si:2.33×10−6、石英:0.6×10−6)、同程度の厚さのシリコンウエーハと貼り合わせて加熱すると、300℃を超えるとシリコンウエーハが割れてしまう。しかし、100〜300℃のような比較的低温の熱処理であれば、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。なお、この熱処理工程において、バッチ処理方式の熱処理炉を用いる場合、熱処理時間は0.5〜24時間程度であれば十分な効果が得られる。
水素イオン注入剥離法においては、従来は接合ウエーハを不活性ガス雰囲気下500℃程度で熱処理を行ない、結晶の再配列効果と注入した水素の気泡の凝集効果により熱剥離を行なうという方法であるが、本発明においてはイオン注入層に衝撃を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、剥離等が発生するおそれがない。
イオン注入層に衝撃をあたえるためには、例えばガスや液体等の流体のジェットを接合したウエーハの側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
この鏡面研磨によって、剥離工程で発生したヘイズと呼ばれる表面粗れを除去したり、イオン注入により生じたSOI層表面近傍の結晶欠陥を除去できる。この鏡面研磨として、例えばタッチポリッシュと呼ばれる研磨代が5〜400nmと極めて少ない研磨を用いることができる。
また、このようなSOIウエーハは、透明絶縁性基板の上にSOI層が形成されているものであるから、液晶装置等の電気光学装置用基板の作製用に特に適する。
(実施例1)
直径200mmの合成石英ウエーハ上に、MoSiをターゲットとしたマグネトロンスパッタ法により厚さ0.5μmの遮光膜を形成し、この遮光膜をフォトリソグラフィとエッチングによりパターニング処理し、所定のパターンを有する遮光膜を形成した。次に、ウエーハ上に、30重量%のポリシラザンを含む塗布液(溶媒:PGMEA)を、市販のスリットダイコート装置を用いて塗布した。その後、50℃以上に加熱乾燥し、200℃で2時間の平坦化のための焼成を行い、最後に350℃で1時間の最終焼成のための熱処理を行なった。こうして、最終焼成後の膜厚が約3μmの酸化ケイ素の絶縁性被膜を形成したところ、表面の段差が0.1〜0.2μmであった。次に、この絶縁性被膜の表面を、常法に従いCMP研磨装置により研磨処理したところ、表面の段差を0.05μm以下、表面ラフネスを0.2nm以下とすることができた。
直径200mmの合成石英ウエーハ上に、実施例1と同様に厚さ0.5μmの遮光膜を形成し、これをパターニング処理し、実施例1と同じパターンを有する遮光膜を形成した。次に、ウエーハ上に酸化ケイ素の絶縁性被膜を形成した。この絶縁性被膜は、熱CVD法により、ウエーハの加熱温度を600℃とし、酸化ケイ素のプレカーサーとしてテトラエトキシシラン(TEOS)を原料として形成した。こうして、膜厚が約3μmの酸化ケイ素の絶縁性被膜を形成したところ、表面の段差が0.4〜0.5μmであった。次に、この絶縁性被膜の表面を、常法に従いCMP研磨装置により研磨処理したところ、表面の段差は0.3μmとなったが、それ以上段差を低くすることはできなかった。
同様に、工程Jにおける鏡面研磨の代替として、あるいは、鏡面研磨と併用する形で1100〜1300℃程度の高温熱処理を用いれば、表面粗れや結晶欠陥の除去と同時に結合強度を高めることができる。
4…遮光膜、 5…塗布膜、 6…絶縁性被膜、 7…SOI層。
Claims (5)
- 単結晶シリコンウエーハとパターニング処理された遮光膜を備える透明絶縁性基板とを接合後、前記単結晶シリコンウエーハを薄膜化することにより前記透明絶縁性基板上にSOI層を形成してSOIウエーハを製造する方法において、少なくとも、
単結晶シリコンウエーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウエーハ中にイオン注入層を形成する工程、
透明絶縁性基板上に遮光膜を形成し、該遮光膜をパターニング処理する工程、
該透明絶縁性基板上にシラザン構造を有する化合物を含有する塗布性組成物を塗布して塗布膜を形成する工程、
該塗布膜を焼成処理して絶縁性被膜を形成する工程、
該透明絶縁性基板の絶縁性被膜の表面を研磨処理により平坦化する工程、
前記単結晶シリコンウエーハのイオン注入面及び/又は前記透明絶縁性基板の研磨した表面を、プラズマ及び/又はオゾンで処理する工程、
前記単結晶シリコンウエーハのイオン注入面と前記透明絶縁性基板の研磨した表面とを、室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて単結晶シリコンウエーハを機械的に剥離し、前記透明絶縁性基板上にSOI層を形成する工程、
を行なうことを特徴とするSOIウエーハの製造方法。 - 請求項1に記載したSOIウエーハの製造方法において、前記塗布性組成物を、スリットダイコート法により塗布することを特徴とするSOIウエーハの製造方法。
- 請求項1又は請求項2に記載したSOIウエーハの製造方法において、前記シラザン構造を有する化合物として、ポリシラザンを用いることを特徴とするSOIウエーハの製造方法。
- 請求項1乃至請求項3のいずれか一項に記載したSOIウエーハの製造方法において、前記剥離工程により得られたSOIウエーハのSOI層表面に鏡面研磨を施すことを特徴とするSOIウエーハの製造方法。
- 請求項1乃至請求項4のいずれか一項に記載したSOIウエーハの製造方法において、前記透明絶縁性基板を、石英基板、サファイヤ(アルミナ)基板、ガラス基板、のいずれかとすることを特徴とするSOIウエーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116804A JP4728030B2 (ja) | 2005-04-14 | 2005-04-14 | Soiウエーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116804A JP4728030B2 (ja) | 2005-04-14 | 2005-04-14 | Soiウエーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006295037A JP2006295037A (ja) | 2006-10-26 |
JP4728030B2 true JP4728030B2 (ja) | 2011-07-20 |
Family
ID=37415256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116804A Expired - Fee Related JP4728030B2 (ja) | 2005-04-14 | 2005-04-14 | Soiウエーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728030B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014080874A1 (ja) | 2012-11-22 | 2014-05-30 | 信越化学工業株式会社 | 複合基板の製造方法及び複合基板 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112840A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112843A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112848A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP2008112847A (ja) | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
JP5090716B2 (ja) | 2006-11-24 | 2012-12-05 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
EP2128891B1 (en) | 2007-02-28 | 2015-09-02 | Shin-Etsu Chemical Co., Ltd. | Process for producing laminated substrate |
JP5166745B2 (ja) * | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
JP5048380B2 (ja) | 2007-04-09 | 2012-10-17 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
JP2008263010A (ja) * | 2007-04-11 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
WO2014087877A1 (ja) * | 2012-12-07 | 2014-06-12 | 信越化学工業株式会社 | インターポーザー用基板及びその製造方法 |
CN110517945A (zh) * | 2018-05-21 | 2019-11-29 | 上海新微技术研发中心有限公司 | 半导体器件的制造方法及半导体器件 |
CN113984788B (zh) * | 2021-12-24 | 2022-03-15 | 北京凯世通半导体有限公司 | 一种通过光学检测仪器对超低温离子注入设备监测的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
JP2000305104A (ja) * | 1999-04-19 | 2000-11-02 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
JP2003066427A (ja) * | 2001-08-30 | 2003-03-05 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
JP2005093700A (ja) * | 2003-09-17 | 2005-04-07 | Seiko Epson Corp | 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法 |
-
2005
- 2005-04-14 JP JP2005116804A patent/JP4728030B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
JP2000305104A (ja) * | 1999-04-19 | 2000-11-02 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
JP2003066427A (ja) * | 2001-08-30 | 2003-03-05 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
JP2005093700A (ja) * | 2003-09-17 | 2005-04-07 | Seiko Epson Corp | 薄膜トランジスタの製造方法、薄膜トランジスタ、並びに電子機器の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014080874A1 (ja) | 2012-11-22 | 2014-05-30 | 信越化学工業株式会社 | 複合基板の製造方法及び複合基板 |
US9613849B2 (en) | 2012-11-22 | 2017-04-04 | Shin-Etsu Chemical Co., Ltd. | Composite substrate manufacturing method, and composite substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2006295037A (ja) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728030B2 (ja) | Soiウエーハの製造方法 | |
JP5128761B2 (ja) | Soiウエーハの製造方法 | |
KR101276230B1 (ko) | 에스오아이 기판 및 에스오아이 기판의 제조방법 | |
KR101291956B1 (ko) | 증착된 장벽층을 구비한 유리 절연체 상의 반도체 | |
JP5496598B2 (ja) | シリコン薄膜転写絶縁性ウェーハの製造方法 | |
JP2006210898A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
US20140235032A1 (en) | Method for producing transparent soi wafer | |
KR20140047567A (ko) | 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법 | |
CN101308783A (zh) | 半导体衬底、半导体装置、以及其制造方法 | |
JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
JP2004087606A (ja) | Soi基板およびそれを用いる表示装置ならびにsoi基板の製造方法 | |
KR20100080777A (ko) | 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용 | |
KR101541940B1 (ko) | Soi 기판의 제조 방법 | |
CN101044620A (zh) | 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法 | |
JP5536465B2 (ja) | 高温貼り合わせ法による貼り合わせウェーハの製造方法 | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
JP5183874B2 (ja) | Soiウエーハの製造方法 | |
KR20090020612A (ko) | 절연체 구조 위에 반도체의 형성을 위한 방법 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
KR20080086893A (ko) | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 | |
JP2004128389A (ja) | 貼り合わせsoiウエーハの製造方法 | |
KR101567097B1 (ko) | 고온 첩합법에 의한 첩합 웨이퍼의 제조 방법 | |
JP2020009859A (ja) | デバイス層転写基板の製造方法及びデバイス層転写基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |