JP2004087606A - Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP2004087606A JP2004087606A JP2002243927A JP2002243927A JP2004087606A JP 2004087606 A JP2004087606 A JP 2004087606A JP 2002243927 A JP2002243927 A JP 2002243927A JP 2002243927 A JP2002243927 A JP 2002243927A JP 2004087606 A JP2004087606 A JP 2004087606A
- Authority
- JP
- Japan
- Prior art keywords
- crystal silicon
- substrate
- single crystal
- soi substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】単結晶シリコン片６内に水素イオンを打込み、その単結晶シリコン片６を基板２に貼合わせた後、熱処理することで、前記水素イオンの打込み面で水素脆化させて単結晶シリコン薄膜を得るようにした、いわゆるスマートカット法を用いるＳＯＩ基板１において、低コスト化を図る。
【解決手段】基板２に、室温から７００℃程度の温度範囲で、熱膨張率が単結晶シリコン以上の非晶質無アルカリガラス基板を用い、単結晶シリコン片６の基板２への接着力を高める熱処理の温度が３００℃程度でよいことから、前記単結晶シリコン片６の薄膜への分離も合わせて、最高温度が６００℃程度で熱処理する。したがって、その熱処理の際に、基板２が下に凸方向に反り、単結晶シリコン片６の端から剥がれる力が反る方向と一致して、剥がれが起こらないようになる。これによって、低コストな高歪点無アルカリガラスを使用し、またスループットを向上することができる。
【選択図】 図４
【解決手段】基板２に、室温から７００℃程度の温度範囲で、熱膨張率が単結晶シリコン以上の非晶質無アルカリガラス基板を用い、単結晶シリコン片６の基板２への接着力を高める熱処理の温度が３００℃程度でよいことから、前記単結晶シリコン片６の薄膜への分離も合わせて、最高温度が６００℃程度で熱処理する。したがって、その熱処理の際に、基板２が下に凸方向に反り、単結晶シリコン片６の端から剥がれる力が反る方向と一致して、剥がれが起こらないようになる。これによって、低コストな高歪点無アルカリガラスを使用し、またスループットを向上することができる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、水素イオンを注入し、その水素イオンの打込み層で分割させることで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板に関し、さらにそれを用いる表示装置ならびにＳＯＩ基板の製造方法に関する。
【０００２】
【従来の技術】
従来から、単結晶シリコン基板を加工して、基板上に数億個程度のトランジスタを形成する集積回路素子技術や、ガラス基板などの非晶質材料の上に、シリコン膜などの多結晶半導体薄膜を形成した後、トランジスタに加工して、液晶ディスプレイの絵素やドライバを製造する薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：：ＴＦＴ）液晶ディスプレイ技術は、コンピュータや液晶ディスプレイを用いたパーソナル情報端末の普及とともに、大いなる発展を遂げてきた。
【０００３】
これらのうち、集積回路素子は、市販されている厚さ１ｍｍ足らず、直径３００ｍｍ程度の単結晶シリコンウエハを加工して、多数のトランジスタをその上に形成することで作成される。また、ＴＦＴ液晶ディスプレイでは、非晶質無アルカリガラス基板上の非晶質シリコン膜をレーザなどの熱で溶融・多結晶化し、それを加工して、スイッチング素子であるＭＯＳ型トランジスタを作成している。
【０００４】
前記ＴＦＴを用いる前記液晶ディスプレイや有機ＥＬディスプレイの分野では、透明なガラス基板上に、アモルファスシリコン膜やポリシリコン膜のＴＦＴを形成し、前記絵素の駆動を行う、いわゆるアクティブマトリクス駆動のためにシリコンによるデバイスが形成されてきた。さらに、そのアクティブマトリクス駆動から、周辺ドライバ、タイミングコントローラ等のシステム集積化のために、より高性能なシリコンのデバイスを形成することが研究されてきた。これは、多結晶シリコン膜では、結晶性の不完全性に起因するギャップ内の局在準位や、結晶粒界付近の欠陥ギャップ内における局在準位の存在のため、移動度の低下やサブスレッショルド係数（Ｓ係数）の増大によって、高性能なシリコンのデバイスを形成するには、トランジスタの性能が不十分であるという問題があるためである。
【０００５】
そこで、ＳＯＩ技術が注目されている。前記ＳＯＩとは、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒの略で、絶縁性基板の上に単結晶半導体薄膜を形成する技術のことである（多結晶シリコン膜を形成するのには、あまり用いられない）。この技術は、１９８１年頃から盛んに研究されている分野である。そして、集積回路の分野において用いられるＳＯＩ基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的であるため、基板は、絶縁膜であればよく、それが透明であっても不透明であっても、或いは結晶質であっても非晶質であっても構わない。この分野においては、ＳＯＩ基板によってトランジスタを作成することは、素子が完全分離されるため、動作上の制約が少なく、トランジスタとして良好な特性を示す。
【０００６】
現在、そのＳＯＩ基板の代表としては、ＳＩＭＯＸ（Ｓｉｌｉｃｏｎ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板が市販されている。このＳＯＩ基板では、シリコンウエハに酸素を注入し、形成された酸化シリコン層によって、基板のバルクから単結晶シリコン薄膜を分離している。したがって、酸素という水素より遥かに重い元素を所定の深さに注入するため、注入時に大きい加速電圧をかけており、結晶のダメージが大きく、単結晶の性質が十分ではない、あるいは二酸化珪素膜の部分のストイキオメトリーからのずれによる絶縁性が不完全であるという課題がある。
【０００７】
そこで、単結晶シリコンを基板上に貼合わせて、これを薄膜化する技術が、特開平５−２１１１２８号公報に開示されている。この先行技術は、スマートカット法と称され、単結晶シリコン片にイオンプランテーション法によって水素イオンを打込み、補剛材と貼合わせた後、熱処理によって前記水素イオンの打込み層に微小気泡を生じさせ、前記単結晶シリコン片を前記打込み層で分割させて単結晶シリコン薄膜を形成するようにした技術である。そして、得られた単結晶シリコン薄膜から前記補剛材を除去し、またはそのままで、単結晶シリコン薄膜を基板上に貼合わせることで、素子特性の高い単結晶トランジスタを製造することができる非常に優れた技術である。
【０００８】
しかしながら、この先行技術によると、単結晶シリコン基板上に酸化膜を形成し、その上に単結晶シリコン薄膜を形成することしか記載されておらず、前記ディスプレイ用のガラス基板などの他の基板との適性は検討されていない。そこで、他の基板との接合を検討した例が、特開平１１−１６３３６３号公報に記載されている。その従来技術では、前記石英基板との接合強度を向上するための加熱工程での石英基板の破壊を防止するために、結晶化ガラスを用い、その組成を変えて熱膨張率をシリコン片と合わせて接合する方法が開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述の先行技術では、単結晶シリコン片を基板に貼合わせる際に、高温下に晒さないと充分な接合強度が得られないと考えられており、熱処理を行う温度が８００〜１２００℃にも達している。このため歪点が７５０℃以上の高耐熱結晶化ガラスが適しているとされており、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される歪点が７００℃以下の高歪点無アルカリガラスに用いることができないという問題がある。
【００１０】
本発明の目的は、組成を調節した結晶化ガラスや高耐熱のガラスを用いることなく、低コストにＳＯＩ基板を製造することができるＳＯＩ基板およびそれを用いる表示装置ならびにＳＯＩ基板の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明のＳＯＩ基板は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板において、前記基板を、非晶質無アルカリガラス基板とすることを特徴とする。
【００１２】
上記の構成によれば、前記単結晶シリコン片にイオンプランテーション法によって水素イオンを打込み、熱処理によって前記水素イオンの打込み層に水素脆化を生じさせ、前記単結晶シリコン片を該水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにした、いわゆるスマートカット法などによって得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目した、したがって、接合強度を高めるための熱処理温度を従来よりも低く設定することができ、歪点が７００℃以下の非晶質無アルカリガラス基板を用いることができる。
【００１３】
本件発明者らが検討を重ねたところ、単結晶シリコン片を単結晶シリコン薄膜に分割させるために、質量が酸素イオンよりはるかに軽い水素イオンを打込む場合、素子製造工程中で、熱処理温度は６００℃程度で充分であることが判明した。この程度の温度による熱処理を加えることで、単結晶シリコン片内の水素イオンの打込み層から水素を消散させて単結晶シリコン薄膜に分離することができるとともに、単結晶シリコン薄膜の結晶質を水素イオン打込み前と同等な水準に戻し、結晶質の低下を抑える処理も併わせて行うことができる。したがって、この６００℃程度の温度による熱処理を行うことで、前記分離および結晶質の改善とともに、単結晶シリコン片の基板への接着力を高めることもできる。
【００１４】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。
【００１５】
なお、本発明では、前記ＳＯＩ基板としては、大面積のガラス基板の一部分に前記の単結晶シリコン片が貼付けられるＳＯＩを含む基板であってもよい。
【００１６】
また、本発明のＳＯＩ基板では、前記非晶質無アルカリガラス基板は、前記単結晶シリコンよりも熱膨張率が同等または大きいことを特徴とする。
【００１７】
上記の構成によれば、単結晶シリコン薄膜の分離および基板への接着力を高める熱処理を行うために高温下に晒した際、その熱処理の温度範囲で基板の熱膨張率が単結晶シリコンの熱膨張率（ ２．６×１０−６ｄｅｇ −１）以上であるために、基板が下に凸方向に反る。この時、ｖａｎ ｄｅｒ Ｗａａｌｓ 力によって接着している両者の内、単結晶シリコン片の基板付近の部分が横方向に引張られ、前記下に凸方向に反ることによって、単結晶シリコン片の端から剥がれる力が反る方向と一致し、これが単結晶シリコン片が接着面から剥れる力を相殺して接着面から剥がれが起こらず、ボンドが形成される要因となる。こうして、単結晶シリコン薄膜の基板からの剥離や、基板の割れを防止することができる。
【００１８】
さらにまた、本発明のＳＯＩ基板では、前記非晶質無アルカリガラス基板は、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスであることを特徴とする。
【００１９】
上記の構成によれば、上述の単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができる。
【００２０】
また、本発明のＳＯＩ基板では、前記単結晶シリコン片は、貼合わせられる表面が（１１１）面、（１１０）面または（１００）面であることを特徴とする。
【００２１】
上記の構成によれば、上記の面方位を有する単結晶シリコン片を用いることによって、全く同様に、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するＳＯＩ基板を製造することができる。
【００２２】
そして、前記単結晶シリコン片として、最も入手し易い表面が（１００）方位のものに比べて、（１１０）方位のものでは、最近接原子同士がこの（１１０）面に最も沢山並んでいるので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率を小さくすることができる。
【００２３】
また、（１１１）方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの（１１１）面から小さいずれの角度に存在するので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率をさらに小さくすることができる。
【００２４】
さらにまた、本発明の表示装置では、前記非晶質無アルカリガラス基板は、可視光を透過する非晶質ガラス材料であり、前記の何れかのＳＯＩ基板を用いることを特徴とする。
【００２５】
上記の構成によれば、前記非晶質無アルカリガラス基板を可視光を透過する非晶質ガラス材料とし、前記単結晶シリコン薄膜に、別途形成した多結晶シリコン膜などとともにトランジスタを形成することで、液晶表示装置や有機ＥＬ表示装置の基板を構成することができる。
【００２６】
したがって、表示装置用の大面積の基板の必要な部分に、高性能なトランジスタを形成することができる。
【００２７】
また、本発明のＳＯＩ基板の製造方法は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板の製造方法において、前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、最高温度が６００℃付近の温度で熱処理することを特徴とする。
【００２８】
上記の構成によれば、前記スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、熱処理の最高温度を前記単結晶シリコン片を分割する６００℃付近の温度とし、一例として６００℃、３０〜６０分で処理を行う。
【００２９】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。
【００３０】
さらにまた、本発明のＳＯＩ基板の製造方法は、前記熱処理を、３００℃以上７００℃以下の温度範囲において、多段階の温度ステップで行うことを特徴とする。
【００３１】
上記の構成によれば、多段階の温度ステップで熱処理をすることで、単結晶シリコン薄膜の剥がれをさらに減少することができる。特に、単結晶シリコン片が水素イオンの打込み面で分離しない温度で接着力強化のための第１段階目の熱処理を行い、その後に、分離のための第２段階目の熱処理を行うことで、接合面から膜が剥がれ、単結晶シリコン片そのものが熱処理後剥がれてしまう不良品の数を低減することができる。
【００３２】
また、本発明のＳＯＩ基板の製造方法は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板の製造方法において、前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理することを特徴とする。
【００３３】
上記の構成によれば、前記スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、最高温度が６００℃程度でも充分な接合強度が得られることに着目し、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理を行う。
【００３４】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。
【００３５】
また、電気炉による加熱では、熱容量が大きいので、ガラス基板を急激に昇温、降温すると割れてしまうのに対して、瞬間熱アニ−ル（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ、以下ＲＴＡと記す。）であるレーザなどの光（ランプ）アニールによる加熱は熱容量が小さいので、急激に昇温、降温してもガラス基板に割れを生じることはない。さらにまた、ＳＯＩ基板を製造する上でのスループットを向上することができる。
【００３６】
なお、ランプアニールのピーク温度が高い程トランジスタの特性は向上するけれども、基板の反りや伸縮が大きくなるので、基板サイズや形成するデバイスの種類に応じて適切な温度および保持時間を選べばよい。一例として、３００〜４００ｍｍクラスの基板では、７００℃で５分程度保持する。
【００３７】
さらにまた、本発明のＳＯＩ基板の製造方法は、前記非晶質無アルカリガラス基板の表面に二酸化珪素膜および非晶質シリコン膜を順次堆積する工程と、前記非晶質シリコン膜を加熱結晶化することで多結晶シリコン層を成長させ、前記多結晶シリコン薄膜を形成する工程と、予め定める領域の前記多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去する工程と、予め前記単結晶シリコン片の表面を酸化または二酸化珪素膜を積層し、前記水素イオンを注入する工程と、前記水素イオンを注入された単結晶シリコン片を前記エッチング除去した領域を覆う形状に切断する工程と、前記切断された単結晶シリコン片を、前記水素イオンの注入側の面を前記エッチング除去した領域に密着させ、貼合わせる工程と、前記熱処理を施し、前記水素脆化によって前記単結晶シリコン片を分割させて単結晶シリコン薄膜を形成する工程とを含むことを特徴とする。
【００３８】
上記の構成によれば、前述のようにして貼合わせられる単結晶シリコン薄膜とともに、ＣＶＤなどで堆積される多結晶シリコン薄膜にも併せてトランジスタがが形成されるＳＯＩ基板を作成するにあたって、前記貼合わせの前に、その貼合わせられる領域を含む予め定める領域の多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去しておく。
【００３９】
したがって、貼合わせられた単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とが概ね同等の高さであるＳＯＩ基板を得ることができる。その結果、島エッチングを含め、以降の殆どの工程を、前記単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とで同時に処理することができる。また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。
【００４０】
また、本発明のＳＯＩ基板の製造方法は、前記水素イオンの注入深さが４０〜２００ｎｍであることを特徴とする。
【００４１】
上記の構成によれば、上記のように水素イオンの注入深さ、したがって単結晶シリコン薄膜の厚さが、２００ｎｍ程度までの薄さであれば完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になる。一方、４０ｎｍよりも薄くなると、割れ易くなり、製造上の安全係数が低くなってしまう。
【００４２】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００４３】
図１は、本発明の実施の一形態のＳＯＩ基板１の断面図である。このＳＯＩ基板１は、前記スマートカット法で作成されたものであり、非晶質無アルカリガラス基板である高歪点無アルカリガラス基板２の表面に二酸化珪素膜３が積層され、その上に、二酸化珪素膜４で被覆された単結晶シリコン薄膜５が貼合わせられている。
【００４４】
この図１においては、単結晶シリコン薄膜５が高歪点無アルカリガラス基板２より小さく描かれているが、これは現在市販されている高歪点無アルカリガラス基板とシリコンウエハとの一般的な大小関係によるものであり、単結晶シリコン薄膜５が高歪点無アルカリガラス基板２と同じ大きさであってもよい。またこの図１は、模式図であるため、厚さの大小関係が現実的ではない。一般に、高歪点無アルカリガラス基板３は、厚さ０．７ｍｍ程度、二酸化珪素膜３，４は、厚さ５０〜３００ｎｍ程度である。
【００４５】
また、単結晶シリコン薄膜５は、厚さ４０〜２００ｎｍである。単結晶シリコン薄膜５の厚さ、すなわち水素イオンの注入深さが、２００ｎｍ程度までの薄さであれば完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になる。一方、４０ｎｍよりも薄くなると、膜厚ばらつきが大きくなり、製造上の安全係数が低くなってしまう。したがって、上記のように選ぶことで、安全係数を保ちつつ、高い素子特性を得ることができる。
【００４６】
図２には、単結晶シリコン片６を前記高歪点無アルカリガラス基板２に貼合わせる前の状態を示す。単結晶シリコン片の二酸化珪素膜４は、この膜を化学気相成長法（ＣＶＤ法）などによる成膜で得る場合には、この図２のように、単結晶シリコン片６の表面のみに形成される。下記に述べる熱酸化法で形成する場合には、単結晶シリコン片６の表面と裏面との両方に形成される。そして、前記スマートカット法で単結晶シリコン片６が分割されると、表面側の二酸化珪素膜も除去され、前記図１で示すように単結晶シリコン薄膜５となる。
【００４７】
図３は、上述のようなＳＯＩ基板１の作成手順を示す図である。前記高歪点無アルカリガラス基板２は、そのままでは、ぬれ性（親水性）が不十分であるため、ぬれ性を増すために、図３（ａ）から図３（ｂ）で示すように、二酸化珪素（ＳｉＯ２ ）膜３が、前記５０〜３００ｎｍ程度形成される。その成膜は、たとえばプラズマ化学気相成長法（プラズマＣＶＤ法）によって、真空チャンバー中にＴＥＯＳ（Ｔｅｔｒａ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）ガスと酸素ガスとを流し、プラズマ放電をたてることによって行うことができる。前記プラズマＣＶＤ法では、材料ガスをプラズマ放電により活性化して成膜するので、６００℃以上の高温に上げることができない該高歪点無アルカリガラス基板２上への成膜には適している。具体的な成膜法の概要は、次のとおりである。
【００４８】
前記真空チャンバー内に材料ガスであるＴＥＯＳガスと酸素ガスとを流し、真空度を１３３〜１３３０Ｐａに調整する。基板温度は、２００〜４００℃程度にしておく。その基板が置いてある載置台は、高周波電源の一方の電極にもなっており、他方の電極と載置台との間にＲＡＤＩＯ ＦＲＥＱＵＥＮＣＹ帯（ＲＦ帯）である周波数１３．５６ＭＨｚの高周波をかけ、プラズマ放電を生じさせる。その高周波のパワー密度は、０．１Ｗ／ｃｍ２ 程度である。このプラズマ放電によって、１分程度の時間で、前記５０〜３００ｎｍ程度の二酸化珪素膜３を形成することができる。
【００４９】
ここで、プラズマ周波数は、必ずしも前記ＲＦ帯でなくてもよく、マイクロ波帯（２．４５６ＧＨｚ程度）であってもよい。また、高歪点無アルカリガラス基板２がぬれ性が十分でない理由は、その化学組成にある。二酸化珪素（ＳｉＯ２ ）は、ぬれ性が良い材料であるが、これは同基板には５０％程度しか含有されておらず、これが不十分なぬれ性を示す理由である。上記のように、二酸化珪素膜３を上記の厚さだけコーティングすることで、十分なぬれ性を得ることができる。
【００５０】
一方、単結晶シリコン片６は、一般に、６、８、１２インチの円板形状をしている。また、一般には、ある濃度のホウ素や燐などの不純物がドープされており、比抵抗値は、１０Ωｃｍ程度と低くしてある。結晶方位は、（１００）面を有しているものが最も入手し易い。これを、表面から不純物が拡散しないように、熱酸化法などで、先ず図３（ｃ）から図３（ｄ）で示すように、二酸化珪素膜４を、５０〜３００ｎｍ程度形成する。前記熱酸化法としは、ドライＯ２ 酸化でもよいが、この方法では酸化速度が遅いので、前記３００ｎｍの酸化膜を形成しようとすると膨大な時間がかかる。このため、パイロ酸化やスチーム酸化など、酸化速度が大きい方法を用いてもよい。
【００５１】
この後、図３（ｅ）で示すように、水素イオンを注入する。その注入条件の一例は、加速電圧が１２〜３６ｋＶ、注入量が４〜６×１０１６ｃｍ−２程度である。この水素イオン注入によって、参照符１０で示すように、単結晶シリコン片６中の所定の深さ（前記４０〜２００ｎｍ）の面に水素イオン打込み面が形成される。
【００５２】
このように準備された高歪点無アルカリガラス基板２および単結晶シリコン片６は、表面のパーティクルを除去するために、アンモニア水および過酸化水素水を純水で希釈した、いわゆるＳＣＩ溶液で洗浄される。前記ＳＣＩ溶液は、たとえば市販の２８％アンモニア水と、３５％の過酸化水素水と、比抵抗１０ＭΩｃｍ以上の純水とを、容積比１：２：１２などの比率で混合し、３０〜８０℃の温度に熱して作成される。このＳＣＩ溶液に前記高歪点無アルカリガラス基板２および単結晶シリコン片６を１０分程度浸漬させて、表面のパーティクルを除去する。この後、超音波下あるいはメガソニック下での純水洗浄によるパーティクル除去を５分程度した後、純水流水下で１０分程度洗浄して、それぞれの表面から薬液を取除き、スピンドライヤーなどで乾燥させる。
【００５３】
このようにして洗浄した高歪点無アルカリガラス基板２と単結晶シリコン片６とは、互いに表面を近付けると、ｖａｎ ｄｅｒ Ｗａａｌｓ 力によって接着する。この様は、図３（ｆ）に示した。この際、単結晶シリコン片６を逆さにして、前記水素イオンの注入面を高歪点無アルカリガラス基板２に密着させる。密着させる時の力は、良好な洗浄がなされており、表面のパーティクルが除去されていて表面が十分活性化されている場合には、ほんの僅かでよい（たとえば、数百ｇ程度）。前記ｖａｎ ｄｅｒ Ｗａａｌｓ 力による引力とは、原子間距離の６乗に反比例して変化するものである。そこで、表面の原子同士が固体の原子間距離と比較できるような距離に近付くと接着した状態になる。接着した状態は、高歪点無アルカリガラス基板２が透明基板である場合には、裏面から目視で見て干渉色が消失することで確認可能である。
【００５４】
このように単結晶シリコン片６を接着させた高歪点無アルカリガラス基板２は、前述のように相互に近付けたことによる接着（ｖａｎ ｄｅｒ Ｗａａｌｓ結合） から、熱処理を施すことによって、化学的に結合したボンドとなる。つまり、表面の水素が熱により消散し、それぞれの基体上にある原子同士の空いた手が結合してゆき、接着力が強化される。これらは、本件発明者によれば、前記特開平１１−１６３３６３号のような８００〜１２００℃の高温でなくとも、３００℃程度以上の温度でなされることが確認された。一方、基板である高歪点無アルカリガラスは、歪点が７００℃以下である為、これ以上の温度に上げると変形してしまうので、本発明のように基板に高歪点無アルカリガラスを用いた場合、上述のような接着力強化の熱処理の最高温度は、６５０℃程度に制約され、本件発明者によれば、最高温度が６００℃程度でも充分な接合強度が得られることが確認された。
【００５５】
このようにして接着された高歪点無アルカリガラス基板２と単結晶シリコン片６とは、界面で、１×１０５ｄｙｎ／ｃｍ２程度の接着力を有しており、これはＣＶＤ装置などで形成された薄膜の接着力と比較することができる値である。この接着力の評価は、密着している単結晶シリコン薄膜５を端の部分から剥がす試験によりなされる。「弾性理論」（エリ・デ・ランダウ＝イェ・エム・リフシッツ著、佐藤常三訳、東京図書）には、物体から薄層（厚さｈ）が分離面上で表面牽引力に逆らってこれに作用する外力によって剥ぎ取られる際、単位長さあたりの接着力αは、
【００５６】
【数１】
【００５７】
で表される。ここで、Ｅは薄膜のヤング率、σは薄膜のポアッソン比、ｈは薄膜の厚さ、ｘは薄膜が密着している平面の横方向の軸、ζは薄膜の法線方向の剥ぎ取られようとしている膜の変位である。この接着力αは、ζという法線方向の変位のｘ軸に対する２階偏微分係数を求めることで得られる。
【００５８】
また、接着力強化のための熱処理を行う際は、ガラス基板の熱膨張率が単結晶シリコン片６のそれよりも大きいことが、安定した接着が行われる要因となる。シリコンの熱膨張率は、室温付近では２．６×１０−６ｄｅｇ −１程度、５００℃程度の温度では４．１×１０−６ｄｅｇ −１程度である。一方、本発明で用いる前記高歪点無アルカリガラス基板は、室温から７００℃程度の温度範囲で単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができるもので、たとえばアルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスから成り、５０〜３００℃の温度範囲に亘って、熱膨張率は、４．７×１０−６ｄｅｇ −１程度である。したがって、前記５０〜３００℃の温度範囲では、高歪点無アルカリガラス基板２の方が熱膨張率が大きい。なお、本発明では、前記非晶質無アルカリガラス基板とは、アルカリ含有量が１％以下の微量の物を言い、具体的な製品では、たとえばコーニング社のコーニング＃１７３７ガラスなどが挙げられる。
【００５９】
前記熱処理のために、接着された高歪点無アルカリガラス基板２および単結晶シリコン片６が炉に入れられ、高温になっている際の反りの様子を、図４に模式的に示す。上述のような熱膨張率の関係で、熱処理を行うための高温下に晒した際、高歪点無アルカリガラス基板２は下に凸方向に反る。この時、前記ｖａｎ ｄｅｒ Ｗａａｌｓ 力により接着している両者の内、単結晶シリコン片６の高歪点無アルカリガラス基板２付近の部分が横方向に引張られるけれども、前記のように高歪点無アルカリガラス基板２が下に凸方向に反ることによって、単結晶シリコン片６の端から剥がれる力が反る方向と一致し、これが単結晶シリコン片６が接着面から剥れる力を相殺して剥がれが起こらず、ボンドが形成される要因となる。
【００６０】
しかしながら、前記水素イオンの打込み面１０での水素脆化による分離は、６００℃程度以上の温度でないと生じないので、６００℃程度の温度とすることで、前記接着力を強化する熱処理と、この単結晶シリコン片６の分離のための熱処理とを、一括して効率的に行うことができる。一例として、６００℃、３０〜６０分の熱処理を行うと、前述のように接着した面の接着力が強化されるとともに、単結晶シリコン片６が前記水素イオンの打込み面１０で分離する。この分離した状態を示したのが、前記図１および図３（ｇ）である。
【００６１】
その熱処理の際に、ＴＤＳ（Ｔｅｍｐｅｒａｔｕｒｅ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の評価を行うと、単結晶シリコン片６中あるいは二酸化珪素膜３，４の表面からは、３００℃を超える温度あたりから水素が抜けてゆく様が観測される。この水素が抜ける際に、単結晶シリコン片６の水素イオンの打込み面１０の所から水素が急激に消散し、該単結晶シリコン片６が単結晶シリコン薄膜５と単結晶シリコン片６ａとに分離し、高歪点無アルカリガラス基板２上に単結晶シリコン薄膜５が得られる。以上のような処理によって、前記膜厚４０〜２００ｎｍの単結晶シリコン薄膜５を有するＳＯＩ基板１が形成される。この膜厚範囲内で、素子形成したトランジスタのチャネル部が完全空乏化していることが重要である。
【００６２】
なお、上述の説明では、熱処理を１段階で説明したが、多段階で行うことで、接着力をより強化することができる。特に、接着力強化のための熱処理（３００〜５５０℃程度の温度）と、分離のための熱処理とを個別の段階に分けて行ってもよい。その場合、接着力の強化は、上記のように３００℃程度以上の温度でなされるので、３００〜５５０℃の単結晶シリコン片６が打込み面１０で分離しない温度で、１５分程度以下の短時間の処理で、該接着力強化のための第１段階目の熱処理を行い、その後に、６００〜７００℃の温度で、分離のための第２段階目の熱処理を行うことで、接合面から膜が剥がれ、単結晶シリコン片６そのものが熱処理後剥がれてしまう不良品の数を低減することができる。
【００６３】
また、上述の説明では、前記熱処理には、電気炉を用いる例を示しているが、レーザなどの光（ランプ）アニールによる概ね８５０℃以上のピーク温度を含む瞬間熱アニ−ルによって行ってもよい。前記電気炉による加熱では、熱容量が大きいので、高歪点無アルカリガラス基板２を急激に昇温、降温すると割れてしまうのに対して、この瞬間熱アニ−ルによる加熱は熱容量が小さいので、急激に昇温、降温しても前記割れを生じることはない。さらにまた、ＳＯＩ基板１を製造する上でのスループットを向上することができる。
【００６４】
以上のようにして作成されたＳＯＩ基板１は、たとえば前記高歪点無アルカリガラス基板２に可視光を透過する材料を用いた場合、前記単結晶シリコン薄膜５の層に薄膜トランジスタを形成して、ＴＦＴ液晶ディスプレイ（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌ Ｄｉｓｐｌａｙ）装置、ＴＦＴ有機エレクトロ・ルミネッセンス（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置などに加工される。このようなアクティブマトリクス駆動の表示パネルに、本発明によるＳＯＩ基板１を導入することで、トランジスタの特性の均一化、安定化、高性能化を図ることができ、前記アクティブマトリクスのドライバから、周辺ドライバ、タイミングコントローラ等のシステムを集積化することも可能になる。また、必要な部分に単結晶シリコン片６を貼付ければよく、大面積の基板にも対応することができる。
【００６５】
以上のように、本発明によるＳＯＩ基板１では、スマートカット法などで得られる単結晶シリコン薄膜５を基板に貼合わせて作成されるＳＯＩ基板において、貼合わせる際に３００℃程度でも充分な接合強度が得られることに着目し、その基板に、非晶質無アルカリガラス基板である高歪点無アルカリガラス基板２を用いる。
【００６６】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、前記熱処理の温度が低いために、８００〜１２００℃で熱処理を行う従来と比較して、半導体層へのアルカリ金属の拡散を何桁も小さくできる。これによって、前記拡散を防止するために形成される二酸化珪素膜３，４などの膜厚を従来よりも薄くすることができ、スループットを向上することができる。
【００６７】
また、室温から７００℃程度の温度範囲で単結晶シリコンの熱膨張率よりも熱膨張率が同等または大きい高歪点無アルカリガラス基板２を用いることで、最高温度が６００℃程度の単結晶シリコン片６から前記単結晶シリコン薄膜５への分離および単結晶シリコン片６の該高歪点無アルカリガラス基板２への接着力を高める熱処理の際に、基板割れや単結晶シリコン薄膜５の剥離を抑えることができる。
【００６８】
上述の説明では、単結晶シリコン片６は、最も入手し易い表面が（１００）面のものを元に説明したが、（１１０）面や（１００）面など、他の方位のものも、全く同様に、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するＳＯＩ基板を製造することができる。
【００６９】
そして、（１００）方位のものに比べて、（１１０）方位のものでは、最近接原子同士がこの（１１０）面に最も沢山並んでいるので、該単結晶シリコン片６を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板１に作成したシリコントランジスタの不良率を小さくすることができる。
【００７０】
また、（１１１）方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの（１１１）面から小さいずれの角度に存在するので、該単結晶シリコン片６を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板１に作成したシリコントランジスタの不良率をさらに小さくすることができる。
【００７１】
本発明の実施の他の形態について、図５および図６に基づいて説明すれば、以下のとおりである。
【００７２】
図５は、本発明の実施の他の形態のＳＯＩ基板１１の作成手順を示す図である。このＳＯＩ基板１１は、前述のＳＯＩ基板１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このＳＯＩ基板１１では、図５（ｈ）で示すように、多結晶シリコン薄膜１２と前記単結晶シリコン薄膜５とを同一の高歪点無アルカリガラス基板２上に作成することである。
【００７３】
先ず、図５（ａ）から図５（ｂ）で示すように、高歪点無アルカリガラス基板２上に、アンダーコート膜となる絶縁膜１３が、プラズマ化学気相成長法（ＰＥＣＶＤ法）によって、厚さ３００ｎｍ程度形成される。このアンダーコート膜の最上層は、ぬれ性が良好な前記二酸化珪素膜とされる。次に、図５（ｃ）で示すように、前記ＰＥＣＶＤ法で、アモルファスシリコン膜１４が３０〜２００ｎｍ形成され、脱水素アニールを４００〜５００℃で行い、アモルファスシリコン膜１４中の水素を抜く。その後、図５（ｄ）から図５（ｅ）で示すように、アモルファスシリコン膜１４でＴＦＴを形成する領域１４ａをエキシマレーザで溶融・結晶化（レーザ結晶化）し、多結晶シリコン薄膜１２とする。この時の多結晶シリコン薄膜１２の膜厚は、後で形成する単結晶シリコン薄膜５の膜厚、たとえば前記４０〜２００ｎｍと合わせておくのが重要である。
【００７４】
レーザ結晶化後は、図５（ｅ）から図５（ｆ）で示すように、単結晶シリコン薄膜５が貼合わせられる領域１４ｂのシリコン膜をエッチングして除去しておく。この際、多結晶シリコン薄膜１２の表面がフォトレジストと密着して汚染が気になる場合には、フォトレジスト塗布前に多結晶シリコン薄膜１２の表面に二酸化珪素膜を厚さ３０〜１００ｎｍ程度形成しておけばよい。また、多結晶シリコン薄膜１２の膜厚から、必要であれば、前記絶縁膜１３の厚さ方向における一部も合わせて、単結晶シリコン薄膜５の膜厚が多結晶シリコン薄膜１２の膜厚と一致するように、エッチング除去される。
【００７５】
続いて、前記水素イオンを注入された単結晶シリコン片６が前記エッチング除去した領域１４ｂを覆う形状に切断され、前記図３（ｆ）から図３（ｇ）と同様に、図５（ｇ）から図５（ｈ）で示すように、単結晶シリコン片６を前記エッチング処理された領域１４ｂに貼合わせ、更に前記６００℃程度の熱工程を経ることによって、単結晶シリコン片６を水素イオン打込み面１０から分離させて、単結晶シリコン薄膜５を得る。
【００７６】
これらの薄膜５，１２が双方ある場合でも、また前述のＳＯＩ基板１のように単結晶シリコン薄膜５のみの場合でも、ＴＦＴの形成プロセスは以下の図６で示すとおりである。図６は、前記ＳＯＩ基板１１から作成した薄膜トランジスタ２１の一例の断面図である。この薄膜トランジスタ２１の作成手順を端的に説明すると、先ず前記薄膜５，１２を、形成するトランジスタサイズに合わせてパターニングする。次に、ゲート絶縁膜２２を形成する。このゲート絶縁膜２２には、二酸化珪素を主成分とした膜が最適で、たとえば厚さ３０〜２００ｎｍである。ゲート絶縁膜２２は、２００〜４００℃の温度で成膜すると緻密性が劣る膜になるため、成膜後、６００℃程度の温度で緻密化アニールをする。このアニールは、水素イオン注入した単結晶シリコン膜の結晶質を注入前の結晶質に戻すという処理も兼ねている。
【００７７】
この後、ゲート電極膜２３を３００ｎｍ程度成膜し、適切な形状にパターニングする。さらに、前記ゲート電極膜２３をマスクとして、前記薄膜５，１２にイオンが打込まれ、ｎ＋ またはｐ＋ 領域２４が形成される。このとき、本発明では、前述のように単結晶シリコン薄膜５の厚さを２００ｎｍ程度以下とすることで、チャネル領域２５を完全空乏化することができる。
【００７８】
続いて、層間絶縁膜２６を４００ｎｍ程度形成した後、ソース・ドレイン電極のコンタクトを取る箇所に穴をあける。その後、ソース・ドレインメタル膜２７を４００ｎｍ程度成膜し、パターニングする。場合によっては、ｎ型ＭＯＳＴＦＴでは、前記イオン打込み時に、ＬＤＤ構造として、高信頼性を得るようにする。
【００７９】
このようにして作成した薄膜トランジスタ２１は、貼合わせ・分離によって単結晶シリコン薄膜５を得た箇所は、チャネル部となるシリコン膜が単結晶であるため、多結晶シリコン薄膜１２で見られる粒界からの電気伝導がなく、高い特性を得ることができ、また同じ単結晶シリコン薄膜５上の全トランジスタに亘って特性が均一である。このため、たとえばＬＣＤディスプレイに用いる場合には、ソースドライバ部や周辺回路に用いられる。これに対して、前記薄膜トランジスタ２１を多結晶シリコン薄膜１２から作成した箇所は、比較的特性の劣る絵素部やゲートドライバ部に用いられる。
【００８０】
本件発明者の作成結果によると、単結晶シリコン薄膜トランジスタは、ＮＭＯＳＴＦＴでは、電界効果移動度が５００ｃｍ２ ／Ｖ・ｓｅｃ 、閾値電圧が１．０Ｖ、オフ電流が１×１０−１２ Ａで、ＰＭＯＳＴＦＴでは、電界効果移動度が２５０ｃｍ２ ／Ｖ・ｓｅｃ 、閾値電圧が−１．０Ｖ、オフ電流が１×１０−１２ Ａで、共に均一性に優れた薄膜トランジスタが得られた。
【００８１】
このように構成することによって、貼合わせられた単結晶シリコン薄膜５の領域１４ｂと多結晶シリコン薄膜１２の領域１４ａとが概ね同等の高さであるＳＯＩ基板１１を得ることができる。その結果、島エッチングを含め、前記領域１４ａ，１４ｂに対して、以降の殆どの工程を同時に処理することができる。また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。
【００８２】
【発明の効果】
本発明のＳＯＩ基板は、以上のように、いわゆるスマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板において、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、その基板に、非晶質無アルカリガラス基板を用い、最高温度が６００℃程度で、前記単結晶シリコン片の基板への貼合わせおよび薄膜への分離を行う。
【００８３】
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。
【００８４】
また、本発明のＳＯＩ基板は、以上のように、前記非晶質無アルカリガラス基板を、前記単結晶シリコンよりも熱膨張率が同等または大きいものとする。
【００８５】
それゆえ、単結晶シリコン片内に打込んだ水素イオンを消散させて分離する工程および単結晶シリコン片の基板への接着力を高める工程での熱処理の際に、基板が下に凸方向に反り、単結晶シリコン片の端から剥がれる力が反る方向と一致して、剥がれが起こらないようになる。これによって、基板割れや単結晶シリコン片の剥離を抑えることができる。
【００８６】
さらにまた、本発明のＳＯＩ基板は、以上のように、前記非晶質無アルカリガラス基板を、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスとする。
【００８７】
それゆえ、上述の単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができる。
【００８８】
また、本発明のＳＯＩ基板は、以上のように、前記単結晶シリコン片の貼合わせられる表面を、（１１１）面、（１１０）面または（１００）面とする。
【００８９】
それゆえ、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するＳＯＩ基板を製造することができる。また、最も入手し易い表面が（１００）方位のものに比べて、（１１０）方位のものでは、最近接原子同士がこの（１１０）面に最も沢山並んでいるので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率を小さくすることができる。さらにまた、（１１１）方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの（１１１）面から小さいずれの角度に存在するので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率をさらに小さくすることができる。
【００９０】
さらにまた、本発明の表示装置は、以上のように、前記非晶質無アルカリガラス基板を可視光を透過する非晶質ガラス材料とし、前記の何れかのＳＯＩ基板を用いる。
【００９１】
それゆえ、表示装置用の大面積の基板に、高性能なトランジスタを形成することができる。
【００９２】
また、本発明のＳＯＩ基板の製造方法は、以上のように、いわゆるスマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、その基板に非晶質無アルカリガラス基板を用い、最高温度が６００℃程度で、前記単結晶シリコン片の基板への貼合わせおよび薄膜への分離を行う。
【００９３】
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。
【００９４】
さらにまた、本発明のＳＯＩ基板の製造方法は、以上のように、前記熱処理を、３００℃以上７００℃以下の多段階の温度ステップで行う。
【００９５】
それゆえ、単結晶シリコン薄膜の剥がれをさらに減少することができる。
【００９６】
また、本発明のＳＯＩ基板の製造方法は、以上のように、スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理を行う。
【００９７】
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。
【００９８】
また、電気炉による加熱では、熱容量が大きいので、ガラス基板を急激に昇温、降温すると割れてしまうのに対して、瞬間熱アニ−ルによる加熱は熱容量が小さいので、急激に昇温、降温してもガラス基板に割れを生じることはない。さらにまた、ＳＯＩ基板を製造する上でのスループットを向上することができる。
【００９９】
さらにまた、本発明のＳＯＩ基板の製造方法は、以上のように、単結晶シリコン薄膜とともに、多結晶シリコン薄膜にも併せてトランジスタがが形成されるＳＯＩ基板を作成するにあたって、前記貼合わせの前に、その貼合わせられる領域を含む予め定める領域の多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去しておく。
【０１００】
それゆえ、貼合わせられた単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とが概ね同等の高さであるＳＯＩ基板を得ることができ、以降の殆どの工程を、前記単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とで同時に処理することができる。また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。
【０１０１】
また、本発明のＳＯＩ基板の製造方法は、以上のように、前記水素イオンの注入深さを４０〜２００ｎｍとする。
【０１０２】
それゆえ、完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になるとともに製造上の安全係数も高くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のＳＯＩ基板の断面図である。
【図２】単結晶シリコン片を高歪点無アルカリガラス基板に貼合わせる前の状態を示す断面図である。
【図３】図１で示すＳＯＩ基板の作製手順を示す図である。
【図４】本発明による高歪点無アルカリガラス基板と接着された単結晶シリコン片との熱処理時の反りの様子を模式的に示す図である。
【図５】本発明の実施の他の形態のＳＯＩ基板の作製手順を示す図である。
【図６】図５で示すＳＯＩ基板から作製した薄膜トランジスタの一例の断面図である。
【符号の説明】
１，１１ ＳＯＩ基板
２ 高歪点無アルカリガラス基板（非晶質無アルカリガラス基板）
３，４ 二酸化珪素膜
５ 単結晶シリコン薄膜
６ 単結晶シリコン片
１０ 水素イオン打込み面
１２ 多結晶シリコン薄膜
１３ 絶縁膜
１４ アモルファスシリコン膜
２１ 薄膜トランジスタ
２２ ゲート絶縁膜
２３ ゲート電極膜
２４ ｎ＋ またはｐ＋ 領域
２５ チャネル領域
２６ 層間絶縁膜
２７ ソース・ドレインメタル膜
【発明の属する技術分野】
本発明は、水素イオンを注入し、その水素イオンの打込み層で分割させることで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板に関し、さらにそれを用いる表示装置ならびにＳＯＩ基板の製造方法に関する。
【０００２】
【従来の技術】
従来から、単結晶シリコン基板を加工して、基板上に数億個程度のトランジスタを形成する集積回路素子技術や、ガラス基板などの非晶質材料の上に、シリコン膜などの多結晶半導体薄膜を形成した後、トランジスタに加工して、液晶ディスプレイの絵素やドライバを製造する薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：：ＴＦＴ）液晶ディスプレイ技術は、コンピュータや液晶ディスプレイを用いたパーソナル情報端末の普及とともに、大いなる発展を遂げてきた。
【０００３】
これらのうち、集積回路素子は、市販されている厚さ１ｍｍ足らず、直径３００ｍｍ程度の単結晶シリコンウエハを加工して、多数のトランジスタをその上に形成することで作成される。また、ＴＦＴ液晶ディスプレイでは、非晶質無アルカリガラス基板上の非晶質シリコン膜をレーザなどの熱で溶融・多結晶化し、それを加工して、スイッチング素子であるＭＯＳ型トランジスタを作成している。
【０００４】
前記ＴＦＴを用いる前記液晶ディスプレイや有機ＥＬディスプレイの分野では、透明なガラス基板上に、アモルファスシリコン膜やポリシリコン膜のＴＦＴを形成し、前記絵素の駆動を行う、いわゆるアクティブマトリクス駆動のためにシリコンによるデバイスが形成されてきた。さらに、そのアクティブマトリクス駆動から、周辺ドライバ、タイミングコントローラ等のシステム集積化のために、より高性能なシリコンのデバイスを形成することが研究されてきた。これは、多結晶シリコン膜では、結晶性の不完全性に起因するギャップ内の局在準位や、結晶粒界付近の欠陥ギャップ内における局在準位の存在のため、移動度の低下やサブスレッショルド係数（Ｓ係数）の増大によって、高性能なシリコンのデバイスを形成するには、トランジスタの性能が不十分であるという問題があるためである。
【０００５】
そこで、ＳＯＩ技術が注目されている。前記ＳＯＩとは、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒの略で、絶縁性基板の上に単結晶半導体薄膜を形成する技術のことである（多結晶シリコン膜を形成するのには、あまり用いられない）。この技術は、１９８１年頃から盛んに研究されている分野である。そして、集積回路の分野において用いられるＳＯＩ基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的であるため、基板は、絶縁膜であればよく、それが透明であっても不透明であっても、或いは結晶質であっても非晶質であっても構わない。この分野においては、ＳＯＩ基板によってトランジスタを作成することは、素子が完全分離されるため、動作上の制約が少なく、トランジスタとして良好な特性を示す。
【０００６】
現在、そのＳＯＩ基板の代表としては、ＳＩＭＯＸ（Ｓｉｌｉｃｏｎ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板が市販されている。このＳＯＩ基板では、シリコンウエハに酸素を注入し、形成された酸化シリコン層によって、基板のバルクから単結晶シリコン薄膜を分離している。したがって、酸素という水素より遥かに重い元素を所定の深さに注入するため、注入時に大きい加速電圧をかけており、結晶のダメージが大きく、単結晶の性質が十分ではない、あるいは二酸化珪素膜の部分のストイキオメトリーからのずれによる絶縁性が不完全であるという課題がある。
【０００７】
そこで、単結晶シリコンを基板上に貼合わせて、これを薄膜化する技術が、特開平５−２１１１２８号公報に開示されている。この先行技術は、スマートカット法と称され、単結晶シリコン片にイオンプランテーション法によって水素イオンを打込み、補剛材と貼合わせた後、熱処理によって前記水素イオンの打込み層に微小気泡を生じさせ、前記単結晶シリコン片を前記打込み層で分割させて単結晶シリコン薄膜を形成するようにした技術である。そして、得られた単結晶シリコン薄膜から前記補剛材を除去し、またはそのままで、単結晶シリコン薄膜を基板上に貼合わせることで、素子特性の高い単結晶トランジスタを製造することができる非常に優れた技術である。
【０００８】
しかしながら、この先行技術によると、単結晶シリコン基板上に酸化膜を形成し、その上に単結晶シリコン薄膜を形成することしか記載されておらず、前記ディスプレイ用のガラス基板などの他の基板との適性は検討されていない。そこで、他の基板との接合を検討した例が、特開平１１−１６３３６３号公報に記載されている。その従来技術では、前記石英基板との接合強度を向上するための加熱工程での石英基板の破壊を防止するために、結晶化ガラスを用い、その組成を変えて熱膨張率をシリコン片と合わせて接合する方法が開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述の先行技術では、単結晶シリコン片を基板に貼合わせる際に、高温下に晒さないと充分な接合強度が得られないと考えられており、熱処理を行う温度が８００〜１２００℃にも達している。このため歪点が７５０℃以上の高耐熱結晶化ガラスが適しているとされており、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される歪点が７００℃以下の高歪点無アルカリガラスに用いることができないという問題がある。
【００１０】
本発明の目的は、組成を調節した結晶化ガラスや高耐熱のガラスを用いることなく、低コストにＳＯＩ基板を製造することができるＳＯＩ基板およびそれを用いる表示装置ならびにＳＯＩ基板の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明のＳＯＩ基板は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板において、前記基板を、非晶質無アルカリガラス基板とすることを特徴とする。
【００１２】
上記の構成によれば、前記単結晶シリコン片にイオンプランテーション法によって水素イオンを打込み、熱処理によって前記水素イオンの打込み層に水素脆化を生じさせ、前記単結晶シリコン片を該水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにした、いわゆるスマートカット法などによって得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目した、したがって、接合強度を高めるための熱処理温度を従来よりも低く設定することができ、歪点が７００℃以下の非晶質無アルカリガラス基板を用いることができる。
【００１３】
本件発明者らが検討を重ねたところ、単結晶シリコン片を単結晶シリコン薄膜に分割させるために、質量が酸素イオンよりはるかに軽い水素イオンを打込む場合、素子製造工程中で、熱処理温度は６００℃程度で充分であることが判明した。この程度の温度による熱処理を加えることで、単結晶シリコン片内の水素イオンの打込み層から水素を消散させて単結晶シリコン薄膜に分離することができるとともに、単結晶シリコン薄膜の結晶質を水素イオン打込み前と同等な水準に戻し、結晶質の低下を抑える処理も併わせて行うことができる。したがって、この６００℃程度の温度による熱処理を行うことで、前記分離および結晶質の改善とともに、単結晶シリコン片の基板への接着力を高めることもできる。
【００１４】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。
【００１５】
なお、本発明では、前記ＳＯＩ基板としては、大面積のガラス基板の一部分に前記の単結晶シリコン片が貼付けられるＳＯＩを含む基板であってもよい。
【００１６】
また、本発明のＳＯＩ基板では、前記非晶質無アルカリガラス基板は、前記単結晶シリコンよりも熱膨張率が同等または大きいことを特徴とする。
【００１７】
上記の構成によれば、単結晶シリコン薄膜の分離および基板への接着力を高める熱処理を行うために高温下に晒した際、その熱処理の温度範囲で基板の熱膨張率が単結晶シリコンの熱膨張率（ ２．６×１０−６ｄｅｇ −１）以上であるために、基板が下に凸方向に反る。この時、ｖａｎ ｄｅｒ Ｗａａｌｓ 力によって接着している両者の内、単結晶シリコン片の基板付近の部分が横方向に引張られ、前記下に凸方向に反ることによって、単結晶シリコン片の端から剥がれる力が反る方向と一致し、これが単結晶シリコン片が接着面から剥れる力を相殺して接着面から剥がれが起こらず、ボンドが形成される要因となる。こうして、単結晶シリコン薄膜の基板からの剥離や、基板の割れを防止することができる。
【００１８】
さらにまた、本発明のＳＯＩ基板では、前記非晶質無アルカリガラス基板は、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスであることを特徴とする。
【００１９】
上記の構成によれば、上述の単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができる。
【００２０】
また、本発明のＳＯＩ基板では、前記単結晶シリコン片は、貼合わせられる表面が（１１１）面、（１１０）面または（１００）面であることを特徴とする。
【００２１】
上記の構成によれば、上記の面方位を有する単結晶シリコン片を用いることによって、全く同様に、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するＳＯＩ基板を製造することができる。
【００２２】
そして、前記単結晶シリコン片として、最も入手し易い表面が（１００）方位のものに比べて、（１１０）方位のものでは、最近接原子同士がこの（１１０）面に最も沢山並んでいるので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率を小さくすることができる。
【００２３】
また、（１１１）方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの（１１１）面から小さいずれの角度に存在するので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率をさらに小さくすることができる。
【００２４】
さらにまた、本発明の表示装置では、前記非晶質無アルカリガラス基板は、可視光を透過する非晶質ガラス材料であり、前記の何れかのＳＯＩ基板を用いることを特徴とする。
【００２５】
上記の構成によれば、前記非晶質無アルカリガラス基板を可視光を透過する非晶質ガラス材料とし、前記単結晶シリコン薄膜に、別途形成した多結晶シリコン膜などとともにトランジスタを形成することで、液晶表示装置や有機ＥＬ表示装置の基板を構成することができる。
【００２６】
したがって、表示装置用の大面積の基板の必要な部分に、高性能なトランジスタを形成することができる。
【００２７】
また、本発明のＳＯＩ基板の製造方法は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板の製造方法において、前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、最高温度が６００℃付近の温度で熱処理することを特徴とする。
【００２８】
上記の構成によれば、前記スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、熱処理の最高温度を前記単結晶シリコン片を分割する６００℃付近の温度とし、一例として６００℃、３０〜６０分で処理を行う。
【００２９】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。
【００３０】
さらにまた、本発明のＳＯＩ基板の製造方法は、前記熱処理を、３００℃以上７００℃以下の温度範囲において、多段階の温度ステップで行うことを特徴とする。
【００３１】
上記の構成によれば、多段階の温度ステップで熱処理をすることで、単結晶シリコン薄膜の剥がれをさらに減少することができる。特に、単結晶シリコン片が水素イオンの打込み面で分離しない温度で接着力強化のための第１段階目の熱処理を行い、その後に、分離のための第２段階目の熱処理を行うことで、接合面から膜が剥がれ、単結晶シリコン片そのものが熱処理後剥がれてしまう不良品の数を低減することができる。
【００３２】
また、本発明のＳＯＩ基板の製造方法は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板の製造方法において、前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理することを特徴とする。
【００３３】
上記の構成によれば、前記スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、最高温度が６００℃程度でも充分な接合強度が得られることに着目し、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理を行う。
【００３４】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。
【００３５】
また、電気炉による加熱では、熱容量が大きいので、ガラス基板を急激に昇温、降温すると割れてしまうのに対して、瞬間熱アニ−ル（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ、以下ＲＴＡと記す。）であるレーザなどの光（ランプ）アニールによる加熱は熱容量が小さいので、急激に昇温、降温してもガラス基板に割れを生じることはない。さらにまた、ＳＯＩ基板を製造する上でのスループットを向上することができる。
【００３６】
なお、ランプアニールのピーク温度が高い程トランジスタの特性は向上するけれども、基板の反りや伸縮が大きくなるので、基板サイズや形成するデバイスの種類に応じて適切な温度および保持時間を選べばよい。一例として、３００〜４００ｍｍクラスの基板では、７００℃で５分程度保持する。
【００３７】
さらにまた、本発明のＳＯＩ基板の製造方法は、前記非晶質無アルカリガラス基板の表面に二酸化珪素膜および非晶質シリコン膜を順次堆積する工程と、前記非晶質シリコン膜を加熱結晶化することで多結晶シリコン層を成長させ、前記多結晶シリコン薄膜を形成する工程と、予め定める領域の前記多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去する工程と、予め前記単結晶シリコン片の表面を酸化または二酸化珪素膜を積層し、前記水素イオンを注入する工程と、前記水素イオンを注入された単結晶シリコン片を前記エッチング除去した領域を覆う形状に切断する工程と、前記切断された単結晶シリコン片を、前記水素イオンの注入側の面を前記エッチング除去した領域に密着させ、貼合わせる工程と、前記熱処理を施し、前記水素脆化によって前記単結晶シリコン片を分割させて単結晶シリコン薄膜を形成する工程とを含むことを特徴とする。
【００３８】
上記の構成によれば、前述のようにして貼合わせられる単結晶シリコン薄膜とともに、ＣＶＤなどで堆積される多結晶シリコン薄膜にも併せてトランジスタがが形成されるＳＯＩ基板を作成するにあたって、前記貼合わせの前に、その貼合わせられる領域を含む予め定める領域の多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去しておく。
【００３９】
したがって、貼合わせられた単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とが概ね同等の高さであるＳＯＩ基板を得ることができる。その結果、島エッチングを含め、以降の殆どの工程を、前記単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とで同時に処理することができる。また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。
【００４０】
また、本発明のＳＯＩ基板の製造方法は、前記水素イオンの注入深さが４０〜２００ｎｍであることを特徴とする。
【００４１】
上記の構成によれば、上記のように水素イオンの注入深さ、したがって単結晶シリコン薄膜の厚さが、２００ｎｍ程度までの薄さであれば完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になる。一方、４０ｎｍよりも薄くなると、割れ易くなり、製造上の安全係数が低くなってしまう。
【００４２】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００４３】
図１は、本発明の実施の一形態のＳＯＩ基板１の断面図である。このＳＯＩ基板１は、前記スマートカット法で作成されたものであり、非晶質無アルカリガラス基板である高歪点無アルカリガラス基板２の表面に二酸化珪素膜３が積層され、その上に、二酸化珪素膜４で被覆された単結晶シリコン薄膜５が貼合わせられている。
【００４４】
この図１においては、単結晶シリコン薄膜５が高歪点無アルカリガラス基板２より小さく描かれているが、これは現在市販されている高歪点無アルカリガラス基板とシリコンウエハとの一般的な大小関係によるものであり、単結晶シリコン薄膜５が高歪点無アルカリガラス基板２と同じ大きさであってもよい。またこの図１は、模式図であるため、厚さの大小関係が現実的ではない。一般に、高歪点無アルカリガラス基板３は、厚さ０．７ｍｍ程度、二酸化珪素膜３，４は、厚さ５０〜３００ｎｍ程度である。
【００４５】
また、単結晶シリコン薄膜５は、厚さ４０〜２００ｎｍである。単結晶シリコン薄膜５の厚さ、すなわち水素イオンの注入深さが、２００ｎｍ程度までの薄さであれば完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になる。一方、４０ｎｍよりも薄くなると、膜厚ばらつきが大きくなり、製造上の安全係数が低くなってしまう。したがって、上記のように選ぶことで、安全係数を保ちつつ、高い素子特性を得ることができる。
【００４６】
図２には、単結晶シリコン片６を前記高歪点無アルカリガラス基板２に貼合わせる前の状態を示す。単結晶シリコン片の二酸化珪素膜４は、この膜を化学気相成長法（ＣＶＤ法）などによる成膜で得る場合には、この図２のように、単結晶シリコン片６の表面のみに形成される。下記に述べる熱酸化法で形成する場合には、単結晶シリコン片６の表面と裏面との両方に形成される。そして、前記スマートカット法で単結晶シリコン片６が分割されると、表面側の二酸化珪素膜も除去され、前記図１で示すように単結晶シリコン薄膜５となる。
【００４７】
図３は、上述のようなＳＯＩ基板１の作成手順を示す図である。前記高歪点無アルカリガラス基板２は、そのままでは、ぬれ性（親水性）が不十分であるため、ぬれ性を増すために、図３（ａ）から図３（ｂ）で示すように、二酸化珪素（ＳｉＯ２ ）膜３が、前記５０〜３００ｎｍ程度形成される。その成膜は、たとえばプラズマ化学気相成長法（プラズマＣＶＤ法）によって、真空チャンバー中にＴＥＯＳ（Ｔｅｔｒａ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）ガスと酸素ガスとを流し、プラズマ放電をたてることによって行うことができる。前記プラズマＣＶＤ法では、材料ガスをプラズマ放電により活性化して成膜するので、６００℃以上の高温に上げることができない該高歪点無アルカリガラス基板２上への成膜には適している。具体的な成膜法の概要は、次のとおりである。
【００４８】
前記真空チャンバー内に材料ガスであるＴＥＯＳガスと酸素ガスとを流し、真空度を１３３〜１３３０Ｐａに調整する。基板温度は、２００〜４００℃程度にしておく。その基板が置いてある載置台は、高周波電源の一方の電極にもなっており、他方の電極と載置台との間にＲＡＤＩＯ ＦＲＥＱＵＥＮＣＹ帯（ＲＦ帯）である周波数１３．５６ＭＨｚの高周波をかけ、プラズマ放電を生じさせる。その高周波のパワー密度は、０．１Ｗ／ｃｍ２ 程度である。このプラズマ放電によって、１分程度の時間で、前記５０〜３００ｎｍ程度の二酸化珪素膜３を形成することができる。
【００４９】
ここで、プラズマ周波数は、必ずしも前記ＲＦ帯でなくてもよく、マイクロ波帯（２．４５６ＧＨｚ程度）であってもよい。また、高歪点無アルカリガラス基板２がぬれ性が十分でない理由は、その化学組成にある。二酸化珪素（ＳｉＯ２ ）は、ぬれ性が良い材料であるが、これは同基板には５０％程度しか含有されておらず、これが不十分なぬれ性を示す理由である。上記のように、二酸化珪素膜３を上記の厚さだけコーティングすることで、十分なぬれ性を得ることができる。
【００５０】
一方、単結晶シリコン片６は、一般に、６、８、１２インチの円板形状をしている。また、一般には、ある濃度のホウ素や燐などの不純物がドープされており、比抵抗値は、１０Ωｃｍ程度と低くしてある。結晶方位は、（１００）面を有しているものが最も入手し易い。これを、表面から不純物が拡散しないように、熱酸化法などで、先ず図３（ｃ）から図３（ｄ）で示すように、二酸化珪素膜４を、５０〜３００ｎｍ程度形成する。前記熱酸化法としは、ドライＯ２ 酸化でもよいが、この方法では酸化速度が遅いので、前記３００ｎｍの酸化膜を形成しようとすると膨大な時間がかかる。このため、パイロ酸化やスチーム酸化など、酸化速度が大きい方法を用いてもよい。
【００５１】
この後、図３（ｅ）で示すように、水素イオンを注入する。その注入条件の一例は、加速電圧が１２〜３６ｋＶ、注入量が４〜６×１０１６ｃｍ−２程度である。この水素イオン注入によって、参照符１０で示すように、単結晶シリコン片６中の所定の深さ（前記４０〜２００ｎｍ）の面に水素イオン打込み面が形成される。
【００５２】
このように準備された高歪点無アルカリガラス基板２および単結晶シリコン片６は、表面のパーティクルを除去するために、アンモニア水および過酸化水素水を純水で希釈した、いわゆるＳＣＩ溶液で洗浄される。前記ＳＣＩ溶液は、たとえば市販の２８％アンモニア水と、３５％の過酸化水素水と、比抵抗１０ＭΩｃｍ以上の純水とを、容積比１：２：１２などの比率で混合し、３０〜８０℃の温度に熱して作成される。このＳＣＩ溶液に前記高歪点無アルカリガラス基板２および単結晶シリコン片６を１０分程度浸漬させて、表面のパーティクルを除去する。この後、超音波下あるいはメガソニック下での純水洗浄によるパーティクル除去を５分程度した後、純水流水下で１０分程度洗浄して、それぞれの表面から薬液を取除き、スピンドライヤーなどで乾燥させる。
【００５３】
このようにして洗浄した高歪点無アルカリガラス基板２と単結晶シリコン片６とは、互いに表面を近付けると、ｖａｎ ｄｅｒ Ｗａａｌｓ 力によって接着する。この様は、図３（ｆ）に示した。この際、単結晶シリコン片６を逆さにして、前記水素イオンの注入面を高歪点無アルカリガラス基板２に密着させる。密着させる時の力は、良好な洗浄がなされており、表面のパーティクルが除去されていて表面が十分活性化されている場合には、ほんの僅かでよい（たとえば、数百ｇ程度）。前記ｖａｎ ｄｅｒ Ｗａａｌｓ 力による引力とは、原子間距離の６乗に反比例して変化するものである。そこで、表面の原子同士が固体の原子間距離と比較できるような距離に近付くと接着した状態になる。接着した状態は、高歪点無アルカリガラス基板２が透明基板である場合には、裏面から目視で見て干渉色が消失することで確認可能である。
【００５４】
このように単結晶シリコン片６を接着させた高歪点無アルカリガラス基板２は、前述のように相互に近付けたことによる接着（ｖａｎ ｄｅｒ Ｗａａｌｓ結合） から、熱処理を施すことによって、化学的に結合したボンドとなる。つまり、表面の水素が熱により消散し、それぞれの基体上にある原子同士の空いた手が結合してゆき、接着力が強化される。これらは、本件発明者によれば、前記特開平１１−１６３３６３号のような８００〜１２００℃の高温でなくとも、３００℃程度以上の温度でなされることが確認された。一方、基板である高歪点無アルカリガラスは、歪点が７００℃以下である為、これ以上の温度に上げると変形してしまうので、本発明のように基板に高歪点無アルカリガラスを用いた場合、上述のような接着力強化の熱処理の最高温度は、６５０℃程度に制約され、本件発明者によれば、最高温度が６００℃程度でも充分な接合強度が得られることが確認された。
【００５５】
このようにして接着された高歪点無アルカリガラス基板２と単結晶シリコン片６とは、界面で、１×１０５ｄｙｎ／ｃｍ２程度の接着力を有しており、これはＣＶＤ装置などで形成された薄膜の接着力と比較することができる値である。この接着力の評価は、密着している単結晶シリコン薄膜５を端の部分から剥がす試験によりなされる。「弾性理論」（エリ・デ・ランダウ＝イェ・エム・リフシッツ著、佐藤常三訳、東京図書）には、物体から薄層（厚さｈ）が分離面上で表面牽引力に逆らってこれに作用する外力によって剥ぎ取られる際、単位長さあたりの接着力αは、
【００５６】
【数１】
で表される。ここで、Ｅは薄膜のヤング率、σは薄膜のポアッソン比、ｈは薄膜の厚さ、ｘは薄膜が密着している平面の横方向の軸、ζは薄膜の法線方向の剥ぎ取られようとしている膜の変位である。この接着力αは、ζという法線方向の変位のｘ軸に対する２階偏微分係数を求めることで得られる。
【００５８】
また、接着力強化のための熱処理を行う際は、ガラス基板の熱膨張率が単結晶シリコン片６のそれよりも大きいことが、安定した接着が行われる要因となる。シリコンの熱膨張率は、室温付近では２．６×１０−６ｄｅｇ −１程度、５００℃程度の温度では４．１×１０−６ｄｅｇ −１程度である。一方、本発明で用いる前記高歪点無アルカリガラス基板は、室温から７００℃程度の温度範囲で単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができるもので、たとえばアルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスから成り、５０〜３００℃の温度範囲に亘って、熱膨張率は、４．７×１０−６ｄｅｇ −１程度である。したがって、前記５０〜３００℃の温度範囲では、高歪点無アルカリガラス基板２の方が熱膨張率が大きい。なお、本発明では、前記非晶質無アルカリガラス基板とは、アルカリ含有量が１％以下の微量の物を言い、具体的な製品では、たとえばコーニング社のコーニング＃１７３７ガラスなどが挙げられる。
【００５９】
前記熱処理のために、接着された高歪点無アルカリガラス基板２および単結晶シリコン片６が炉に入れられ、高温になっている際の反りの様子を、図４に模式的に示す。上述のような熱膨張率の関係で、熱処理を行うための高温下に晒した際、高歪点無アルカリガラス基板２は下に凸方向に反る。この時、前記ｖａｎ ｄｅｒ Ｗａａｌｓ 力により接着している両者の内、単結晶シリコン片６の高歪点無アルカリガラス基板２付近の部分が横方向に引張られるけれども、前記のように高歪点無アルカリガラス基板２が下に凸方向に反ることによって、単結晶シリコン片６の端から剥がれる力が反る方向と一致し、これが単結晶シリコン片６が接着面から剥れる力を相殺して剥がれが起こらず、ボンドが形成される要因となる。
【００６０】
しかしながら、前記水素イオンの打込み面１０での水素脆化による分離は、６００℃程度以上の温度でないと生じないので、６００℃程度の温度とすることで、前記接着力を強化する熱処理と、この単結晶シリコン片６の分離のための熱処理とを、一括して効率的に行うことができる。一例として、６００℃、３０〜６０分の熱処理を行うと、前述のように接着した面の接着力が強化されるとともに、単結晶シリコン片６が前記水素イオンの打込み面１０で分離する。この分離した状態を示したのが、前記図１および図３（ｇ）である。
【００６１】
その熱処理の際に、ＴＤＳ（Ｔｅｍｐｅｒａｔｕｒｅ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の評価を行うと、単結晶シリコン片６中あるいは二酸化珪素膜３，４の表面からは、３００℃を超える温度あたりから水素が抜けてゆく様が観測される。この水素が抜ける際に、単結晶シリコン片６の水素イオンの打込み面１０の所から水素が急激に消散し、該単結晶シリコン片６が単結晶シリコン薄膜５と単結晶シリコン片６ａとに分離し、高歪点無アルカリガラス基板２上に単結晶シリコン薄膜５が得られる。以上のような処理によって、前記膜厚４０〜２００ｎｍの単結晶シリコン薄膜５を有するＳＯＩ基板１が形成される。この膜厚範囲内で、素子形成したトランジスタのチャネル部が完全空乏化していることが重要である。
【００６２】
なお、上述の説明では、熱処理を１段階で説明したが、多段階で行うことで、接着力をより強化することができる。特に、接着力強化のための熱処理（３００〜５５０℃程度の温度）と、分離のための熱処理とを個別の段階に分けて行ってもよい。その場合、接着力の強化は、上記のように３００℃程度以上の温度でなされるので、３００〜５５０℃の単結晶シリコン片６が打込み面１０で分離しない温度で、１５分程度以下の短時間の処理で、該接着力強化のための第１段階目の熱処理を行い、その後に、６００〜７００℃の温度で、分離のための第２段階目の熱処理を行うことで、接合面から膜が剥がれ、単結晶シリコン片６そのものが熱処理後剥がれてしまう不良品の数を低減することができる。
【００６３】
また、上述の説明では、前記熱処理には、電気炉を用いる例を示しているが、レーザなどの光（ランプ）アニールによる概ね８５０℃以上のピーク温度を含む瞬間熱アニ−ルによって行ってもよい。前記電気炉による加熱では、熱容量が大きいので、高歪点無アルカリガラス基板２を急激に昇温、降温すると割れてしまうのに対して、この瞬間熱アニ−ルによる加熱は熱容量が小さいので、急激に昇温、降温しても前記割れを生じることはない。さらにまた、ＳＯＩ基板１を製造する上でのスループットを向上することができる。
【００６４】
以上のようにして作成されたＳＯＩ基板１は、たとえば前記高歪点無アルカリガラス基板２に可視光を透過する材料を用いた場合、前記単結晶シリコン薄膜５の層に薄膜トランジスタを形成して、ＴＦＴ液晶ディスプレイ（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌ Ｄｉｓｐｌａｙ）装置、ＴＦＴ有機エレクトロ・ルミネッセンス（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置などに加工される。このようなアクティブマトリクス駆動の表示パネルに、本発明によるＳＯＩ基板１を導入することで、トランジスタの特性の均一化、安定化、高性能化を図ることができ、前記アクティブマトリクスのドライバから、周辺ドライバ、タイミングコントローラ等のシステムを集積化することも可能になる。また、必要な部分に単結晶シリコン片６を貼付ければよく、大面積の基板にも対応することができる。
【００６５】
以上のように、本発明によるＳＯＩ基板１では、スマートカット法などで得られる単結晶シリコン薄膜５を基板に貼合わせて作成されるＳＯＩ基板において、貼合わせる際に３００℃程度でも充分な接合強度が得られることに着目し、その基板に、非晶質無アルカリガラス基板である高歪点無アルカリガラス基板２を用いる。
【００６６】
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、前記熱処理の温度が低いために、８００〜１２００℃で熱処理を行う従来と比較して、半導体層へのアルカリ金属の拡散を何桁も小さくできる。これによって、前記拡散を防止するために形成される二酸化珪素膜３，４などの膜厚を従来よりも薄くすることができ、スループットを向上することができる。
【００６７】
また、室温から７００℃程度の温度範囲で単結晶シリコンの熱膨張率よりも熱膨張率が同等または大きい高歪点無アルカリガラス基板２を用いることで、最高温度が６００℃程度の単結晶シリコン片６から前記単結晶シリコン薄膜５への分離および単結晶シリコン片６の該高歪点無アルカリガラス基板２への接着力を高める熱処理の際に、基板割れや単結晶シリコン薄膜５の剥離を抑えることができる。
【００６８】
上述の説明では、単結晶シリコン片６は、最も入手し易い表面が（１００）面のものを元に説明したが、（１１０）面や（１００）面など、他の方位のものも、全く同様に、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するＳＯＩ基板を製造することができる。
【００６９】
そして、（１００）方位のものに比べて、（１１０）方位のものでは、最近接原子同士がこの（１１０）面に最も沢山並んでいるので、該単結晶シリコン片６を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板１に作成したシリコントランジスタの不良率を小さくすることができる。
【００７０】
また、（１１１）方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの（１１１）面から小さいずれの角度に存在するので、該単結晶シリコン片６を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板１に作成したシリコントランジスタの不良率をさらに小さくすることができる。
【００７１】
本発明の実施の他の形態について、図５および図６に基づいて説明すれば、以下のとおりである。
【００７２】
図５は、本発明の実施の他の形態のＳＯＩ基板１１の作成手順を示す図である。このＳＯＩ基板１１は、前述のＳＯＩ基板１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このＳＯＩ基板１１では、図５（ｈ）で示すように、多結晶シリコン薄膜１２と前記単結晶シリコン薄膜５とを同一の高歪点無アルカリガラス基板２上に作成することである。
【００７３】
先ず、図５（ａ）から図５（ｂ）で示すように、高歪点無アルカリガラス基板２上に、アンダーコート膜となる絶縁膜１３が、プラズマ化学気相成長法（ＰＥＣＶＤ法）によって、厚さ３００ｎｍ程度形成される。このアンダーコート膜の最上層は、ぬれ性が良好な前記二酸化珪素膜とされる。次に、図５（ｃ）で示すように、前記ＰＥＣＶＤ法で、アモルファスシリコン膜１４が３０〜２００ｎｍ形成され、脱水素アニールを４００〜５００℃で行い、アモルファスシリコン膜１４中の水素を抜く。その後、図５（ｄ）から図５（ｅ）で示すように、アモルファスシリコン膜１４でＴＦＴを形成する領域１４ａをエキシマレーザで溶融・結晶化（レーザ結晶化）し、多結晶シリコン薄膜１２とする。この時の多結晶シリコン薄膜１２の膜厚は、後で形成する単結晶シリコン薄膜５の膜厚、たとえば前記４０〜２００ｎｍと合わせておくのが重要である。
【００７４】
レーザ結晶化後は、図５（ｅ）から図５（ｆ）で示すように、単結晶シリコン薄膜５が貼合わせられる領域１４ｂのシリコン膜をエッチングして除去しておく。この際、多結晶シリコン薄膜１２の表面がフォトレジストと密着して汚染が気になる場合には、フォトレジスト塗布前に多結晶シリコン薄膜１２の表面に二酸化珪素膜を厚さ３０〜１００ｎｍ程度形成しておけばよい。また、多結晶シリコン薄膜１２の膜厚から、必要であれば、前記絶縁膜１３の厚さ方向における一部も合わせて、単結晶シリコン薄膜５の膜厚が多結晶シリコン薄膜１２の膜厚と一致するように、エッチング除去される。
【００７５】
続いて、前記水素イオンを注入された単結晶シリコン片６が前記エッチング除去した領域１４ｂを覆う形状に切断され、前記図３（ｆ）から図３（ｇ）と同様に、図５（ｇ）から図５（ｈ）で示すように、単結晶シリコン片６を前記エッチング処理された領域１４ｂに貼合わせ、更に前記６００℃程度の熱工程を経ることによって、単結晶シリコン片６を水素イオン打込み面１０から分離させて、単結晶シリコン薄膜５を得る。
【００７６】
これらの薄膜５，１２が双方ある場合でも、また前述のＳＯＩ基板１のように単結晶シリコン薄膜５のみの場合でも、ＴＦＴの形成プロセスは以下の図６で示すとおりである。図６は、前記ＳＯＩ基板１１から作成した薄膜トランジスタ２１の一例の断面図である。この薄膜トランジスタ２１の作成手順を端的に説明すると、先ず前記薄膜５，１２を、形成するトランジスタサイズに合わせてパターニングする。次に、ゲート絶縁膜２２を形成する。このゲート絶縁膜２２には、二酸化珪素を主成分とした膜が最適で、たとえば厚さ３０〜２００ｎｍである。ゲート絶縁膜２２は、２００〜４００℃の温度で成膜すると緻密性が劣る膜になるため、成膜後、６００℃程度の温度で緻密化アニールをする。このアニールは、水素イオン注入した単結晶シリコン膜の結晶質を注入前の結晶質に戻すという処理も兼ねている。
【００７７】
この後、ゲート電極膜２３を３００ｎｍ程度成膜し、適切な形状にパターニングする。さらに、前記ゲート電極膜２３をマスクとして、前記薄膜５，１２にイオンが打込まれ、ｎ＋ またはｐ＋ 領域２４が形成される。このとき、本発明では、前述のように単結晶シリコン薄膜５の厚さを２００ｎｍ程度以下とすることで、チャネル領域２５を完全空乏化することができる。
【００７８】
続いて、層間絶縁膜２６を４００ｎｍ程度形成した後、ソース・ドレイン電極のコンタクトを取る箇所に穴をあける。その後、ソース・ドレインメタル膜２７を４００ｎｍ程度成膜し、パターニングする。場合によっては、ｎ型ＭＯＳＴＦＴでは、前記イオン打込み時に、ＬＤＤ構造として、高信頼性を得るようにする。
【００７９】
このようにして作成した薄膜トランジスタ２１は、貼合わせ・分離によって単結晶シリコン薄膜５を得た箇所は、チャネル部となるシリコン膜が単結晶であるため、多結晶シリコン薄膜１２で見られる粒界からの電気伝導がなく、高い特性を得ることができ、また同じ単結晶シリコン薄膜５上の全トランジスタに亘って特性が均一である。このため、たとえばＬＣＤディスプレイに用いる場合には、ソースドライバ部や周辺回路に用いられる。これに対して、前記薄膜トランジスタ２１を多結晶シリコン薄膜１２から作成した箇所は、比較的特性の劣る絵素部やゲートドライバ部に用いられる。
【００８０】
本件発明者の作成結果によると、単結晶シリコン薄膜トランジスタは、ＮＭＯＳＴＦＴでは、電界効果移動度が５００ｃｍ２ ／Ｖ・ｓｅｃ 、閾値電圧が１．０Ｖ、オフ電流が１×１０−１２ Ａで、ＰＭＯＳＴＦＴでは、電界効果移動度が２５０ｃｍ２ ／Ｖ・ｓｅｃ 、閾値電圧が−１．０Ｖ、オフ電流が１×１０−１２ Ａで、共に均一性に優れた薄膜トランジスタが得られた。
【００８１】
このように構成することによって、貼合わせられた単結晶シリコン薄膜５の領域１４ｂと多結晶シリコン薄膜１２の領域１４ａとが概ね同等の高さであるＳＯＩ基板１１を得ることができる。その結果、島エッチングを含め、前記領域１４ａ，１４ｂに対して、以降の殆どの工程を同時に処理することができる。また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。
【００８２】
【発明の効果】
本発明のＳＯＩ基板は、以上のように、いわゆるスマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板において、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、その基板に、非晶質無アルカリガラス基板を用い、最高温度が６００℃程度で、前記単結晶シリコン片の基板への貼合わせおよび薄膜への分離を行う。
【００８３】
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。
【００８４】
また、本発明のＳＯＩ基板は、以上のように、前記非晶質無アルカリガラス基板を、前記単結晶シリコンよりも熱膨張率が同等または大きいものとする。
【００８５】
それゆえ、単結晶シリコン片内に打込んだ水素イオンを消散させて分離する工程および単結晶シリコン片の基板への接着力を高める工程での熱処理の際に、基板が下に凸方向に反り、単結晶シリコン片の端から剥がれる力が反る方向と一致して、剥がれが起こらないようになる。これによって、基板割れや単結晶シリコン片の剥離を抑えることができる。
【００８６】
さらにまた、本発明のＳＯＩ基板は、以上のように、前記非晶質無アルカリガラス基板を、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスとする。
【００８７】
それゆえ、上述の単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができる。
【００８８】
また、本発明のＳＯＩ基板は、以上のように、前記単結晶シリコン片の貼合わせられる表面を、（１１１）面、（１１０）面または（１００）面とする。
【００８９】
それゆえ、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するＳＯＩ基板を製造することができる。また、最も入手し易い表面が（１００）方位のものに比べて、（１１０）方位のものでは、最近接原子同士がこの（１１０）面に最も沢山並んでいるので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率を小さくすることができる。さらにまた、（１１１）方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの（１１１）面から小さいずれの角度に存在するので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本ＳＯＩ基板に作成したシリコントランジスタの不良率をさらに小さくすることができる。
【００９０】
さらにまた、本発明の表示装置は、以上のように、前記非晶質無アルカリガラス基板を可視光を透過する非晶質ガラス材料とし、前記の何れかのＳＯＩ基板を用いる。
【００９１】
それゆえ、表示装置用の大面積の基板に、高性能なトランジスタを形成することができる。
【００９２】
また、本発明のＳＯＩ基板の製造方法は、以上のように、いわゆるスマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、その基板に非晶質無アルカリガラス基板を用い、最高温度が６００℃程度で、前記単結晶シリコン片の基板への貼合わせおよび薄膜への分離を行う。
【００９３】
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。
【００９４】
さらにまた、本発明のＳＯＩ基板の製造方法は、以上のように、前記熱処理を、３００℃以上７００℃以下の多段階の温度ステップで行う。
【００９５】
それゆえ、単結晶シリコン薄膜の剥がれをさらに減少することができる。
【００９６】
また、本発明のＳＯＩ基板の製造方法は、以上のように、スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるＳＯＩ基板の製造方法において、前記単結晶シリコン片を基板に貼合わせる際に、３００℃程度でも充分な接合強度が得られることに着目し、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理を行う。
【００９７】
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにＳＯＩ基板を製造することができる。また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。
【００９８】
また、電気炉による加熱では、熱容量が大きいので、ガラス基板を急激に昇温、降温すると割れてしまうのに対して、瞬間熱アニ−ルによる加熱は熱容量が小さいので、急激に昇温、降温してもガラス基板に割れを生じることはない。さらにまた、ＳＯＩ基板を製造する上でのスループットを向上することができる。
【００９９】
さらにまた、本発明のＳＯＩ基板の製造方法は、以上のように、単結晶シリコン薄膜とともに、多結晶シリコン薄膜にも併せてトランジスタがが形成されるＳＯＩ基板を作成するにあたって、前記貼合わせの前に、その貼合わせられる領域を含む予め定める領域の多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去しておく。
【０１００】
それゆえ、貼合わせられた単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とが概ね同等の高さであるＳＯＩ基板を得ることができ、以降の殆どの工程を、前記単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とで同時に処理することができる。また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。
【０１０１】
また、本発明のＳＯＩ基板の製造方法は、以上のように、前記水素イオンの注入深さを４０〜２００ｎｍとする。
【０１０２】
それゆえ、完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になるとともに製造上の安全係数も高くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のＳＯＩ基板の断面図である。
【図２】単結晶シリコン片を高歪点無アルカリガラス基板に貼合わせる前の状態を示す断面図である。
【図３】図１で示すＳＯＩ基板の作製手順を示す図である。
【図４】本発明による高歪点無アルカリガラス基板と接着された単結晶シリコン片との熱処理時の反りの様子を模式的に示す図である。
【図５】本発明の実施の他の形態のＳＯＩ基板の作製手順を示す図である。
【図６】図５で示すＳＯＩ基板から作製した薄膜トランジスタの一例の断面図である。
【符号の説明】
１，１１ ＳＯＩ基板
２ 高歪点無アルカリガラス基板（非晶質無アルカリガラス基板）
３，４ 二酸化珪素膜
５ 単結晶シリコン薄膜
６ 単結晶シリコン片
１０ 水素イオン打込み面
１２ 多結晶シリコン薄膜
１３ 絶縁膜
１４ アモルファスシリコン膜
２１ 薄膜トランジスタ
２２ ゲート絶縁膜
２３ ゲート電極膜
２４ ｎ＋ またはｐ＋ 領域
２５ チャネル領域
２６ 層間絶縁膜
２７ ソース・ドレインメタル膜
Claims (10)
- 基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、前記単結晶シリコン片を前記水素イオンの打込み層で分断させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板において、
前記基板を、非晶質無アルカリガラス基板とすることを特徴とするＳＯＩ基板。 - 前記非晶質無アルカリガラス基板は、前記単結晶シリコンよりも熱膨張率が同等または大きいことを特徴とする請求項１記載のＳＯＩ基板。
- 前記非晶質無アルカリガラス基板は、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスであることを特徴とする請求項２記載のＳＯＩ基板。
- 前記単結晶シリコン片は、貼合わせられる表面が（１１１）面、（１１０）面または（１００）面であることを特徴とする請求項１記載のＳＯＩ基板。
- 前記非晶質無アルカリガラス基板は、可視光を透過する非晶質ガラス材料であり、前記請求項１〜４の何れかに記載のＳＯＩ基板を用いることを特徴とする表示装置。
- 基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板の製造方法において、
前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、最高温度が６００℃付近の温度で熱処理することを特徴とするＳＯＩ基板の製造方法。 - 前記熱処理を、３００℃以上７００℃以下の温度範囲において、多段階の温度ステップで行うことを特徴とする請求項６記載のＳＯＩ基板の製造方法。
- 基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたＳＯＩ基板の製造方法において、
前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、概ね８５０℃以上のピーク温度を含むランプアニールで熱処理することを特徴とするＳＯＩ基板の製造方法。 - 前記非晶質無アルカリガラス基板の表面に二酸化珪素膜および非晶質シリコン膜を順次堆積する工程と、
前記非晶質シリコン膜を加熱結晶化することで多結晶シリコン層を成長させ、前記多結晶シリコン薄膜を形成する工程と、
予め定める領域の前記多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去する工程と、予め前記単結晶シリコン片の表面を酸化または二酸化珪素膜を積層し、前記水素イオンを注入する工程と、
前記水素イオンを注入された単結晶シリコン片を前記エッチング除去した領域を覆う形状に切断する工程と、
前記切断された単結晶シリコン片を、前記水素イオンの注入側の面を前記エッチング除去した領域に密着させ、貼合わせる工程と、
前記熱処理を施し、前記水素脆化によって前記単結晶シリコン片を分割させて単結晶シリコン薄膜を形成する工程とを含むことを特徴とする請求項６または８記載のＳＯＩ基板の製造方法。 - 前記水素イオンの注入深さが４０〜２００ｎｍであることを特徴とする請求項６〜９の何れかに記載のＳＯＩ基板の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243927A JP4772258B2 (ja) | 2002-08-23 | 2002-08-23 | Ｓｏｉ基板の製造方法 |
| US10/377,875 US7119365B2 (en) | 2002-03-26 | 2003-03-04 | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| TW092105894A TWI235486B (en) | 2002-03-26 | 2003-03-18 | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| KR10-2003-0018183A KR100532557B1 (ko) | 2002-03-26 | 2003-03-24 | 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법 |
| FR0303706A FR2837980B1 (fr) | 2002-03-26 | 2003-03-26 | Dispositif a semi-conducteur et son procede de fabrication, substrat de type soi pour ce dispositif et son procede de fabrication, et dispositif d'affichage utilisant un tel substrat |
| CNB031085326A CN1276512C (zh) | 2002-03-26 | 2003-03-26 | 半导体器件及其制法、soi衬底及其制法和其显示器件 |
| US11/502,598 US7619250B2 (en) | 2002-03-26 | 2006-08-11 | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| US12/574,029 US7884367B2 (en) | 2002-03-26 | 2009-10-06 | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243927A JP4772258B2 (ja) | 2002-08-23 | 2002-08-23 | Ｓｏｉ基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009131559A Division JP2009200526A (ja) | 2009-05-29 | 2009-05-29 | Ｓｏｉ基板およびそれを用いる表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087606A true JP2004087606A (ja) | 2004-03-18 |
| JP4772258B2 JP4772258B2 (ja) | 2011-09-14 |
Family
ID=32052569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002243927A Expired - Fee Related JP4772258B2 (ja) | 2002-03-26 | 2002-08-23 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4772258B2 (ja) |
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216740A (ja) * | 2005-02-03 | 2006-08-17 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2008510315A (ja) * | 2004-08-18 | 2008-04-03 | コーニング インコーポレイテッド | 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法 |
| EP1983566A2 (en) | 2007-04-20 | 2008-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| WO2008156056A1 (ja) * | 2007-06-18 | 2008-12-24 | Seiko Epson Corporation | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| WO2008156058A1 (ja) * | 2007-06-18 | 2008-12-24 | Seiko Epson Corporation | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| JP2009010365A (ja) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009023900A (ja) * | 2007-06-18 | 2009-02-05 | Seiko Epson Corp | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| JP2009065134A (ja) * | 2007-08-10 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| JP2009111373A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US7635617B2 (en) | 2007-04-27 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device |
| JP2010041044A (ja) * | 2008-07-08 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその作製方法 |
| JP2010067815A (ja) * | 2008-09-11 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US7767542B2 (en) | 2007-04-20 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of SOI substrate |
| US7795111B2 (en) | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7820524B2 (en) | 2007-05-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| KR20100127716A (ko) | 2009-05-26 | 2010-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작 방법 |
| US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| JP2011029619A (ja) * | 2009-06-24 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生処理方法及びｓｏｉ基板の作製方法 |
| KR20110025109A (ko) | 2009-09-02 | 2011-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법 |
| JP2011066392A (ja) * | 2009-06-24 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生処理方法及びｓｏｉ基板の作製方法 |
| JP2011077504A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7989305B2 (en) | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
| US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2011228651A (ja) * | 2010-03-30 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 |
| US8088669B2 (en) | 2007-05-10 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing substrate of semiconductor device |
| US8093135B2 (en) | 2007-06-20 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US8093136B2 (en) | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8101501B2 (en) | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US8119490B2 (en) | 2008-02-04 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8143134B2 (en) | 2008-10-03 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8168481B2 (en) | 2009-04-22 | 2012-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US8168510B2 (en) | 2008-08-28 | 2012-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor layer and semiconductor device |
| US8288245B2 (en) | 2009-10-09 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of SOI substrate |
| US8318588B2 (en) | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| US8343849B2 (en) | 2008-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8354348B2 (en) | 2009-08-25 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| US8415228B2 (en) | 2008-09-11 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and semiconductor device |
| JP2013128047A (ja) * | 2011-12-19 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 |
| US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| JP2014170959A (ja) * | 2007-05-18 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128062A (en) * | 1981-02-02 | 1982-08-09 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS61144061A (ja) * | 1984-12-18 | 1986-07-01 | Toshiba Corp | 電子部品装置 |
| JPS6276772A (ja) * | 1985-09-30 | 1987-04-08 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH03294479A (ja) * | 1990-04-13 | 1991-12-25 | Nippon Sheet Glass Co Ltd | ガラス基板 |
| JPH04321219A (ja) * | 1991-04-22 | 1992-11-11 | Matsushita Electric Ind Co Ltd | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 |
| JPH0513370A (ja) * | 1991-07-08 | 1993-01-22 | Sharp Corp | ドライエツチング装置 |
| JPH05218367A (ja) * | 1992-02-03 | 1993-08-27 | Sharp Corp | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 |
| JPH09121039A (ja) * | 1996-10-28 | 1997-05-06 | Canon Inc | 半導体部材 |
| JPH10293320A (ja) * | 1997-04-22 | 1998-11-04 | Seiko Epson Corp | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JPH1124106A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル並びにそれらの製造方法 |
| JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
| US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
| JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000106424A (ja) * | 1998-07-29 | 2000-04-11 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| JP2000150835A (ja) * | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | 非単結晶シリコン薄膜の製造方法 |
| JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 |
| JP2002217417A (ja) * | 2001-01-12 | 2002-08-02 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置及び電子機器 |
-
2002
- 2002-08-23 JP JP2002243927A patent/JP4772258B2/ja not_active Expired - Fee Related
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128062A (en) * | 1981-02-02 | 1982-08-09 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS61144061A (ja) * | 1984-12-18 | 1986-07-01 | Toshiba Corp | 電子部品装置 |
| JPS6276772A (ja) * | 1985-09-30 | 1987-04-08 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH03294479A (ja) * | 1990-04-13 | 1991-12-25 | Nippon Sheet Glass Co Ltd | ガラス基板 |
| JPH04321219A (ja) * | 1991-04-22 | 1992-11-11 | Matsushita Electric Ind Co Ltd | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 |
| JPH0513370A (ja) * | 1991-07-08 | 1993-01-22 | Sharp Corp | ドライエツチング装置 |
| JPH05218367A (ja) * | 1992-02-03 | 1993-08-27 | Sharp Corp | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 |
| JPH09121039A (ja) * | 1996-10-28 | 1997-05-06 | Canon Inc | 半導体部材 |
| JPH10293320A (ja) * | 1997-04-22 | 1998-11-04 | Seiko Epson Corp | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JPH1124106A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル並びにそれらの製造方法 |
| JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
| JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
| JP2000106424A (ja) * | 1998-07-29 | 2000-04-11 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| JP2000150835A (ja) * | 1998-11-05 | 2000-05-30 | Fujitsu Ltd | 非単結晶シリコン薄膜の製造方法 |
| JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法 |
| JP2002217417A (ja) * | 2001-01-12 | 2002-08-02 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置及び電子機器 |
Cited By (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510315A (ja) * | 2004-08-18 | 2008-04-03 | コーニング インコーポレイテッド | 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法 |
| JP2006216740A (ja) * | 2005-02-03 | 2006-08-17 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP4594121B2 (ja) * | 2005-02-03 | 2010-12-08 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| EP1983566A2 (en) | 2007-04-20 | 2008-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US7897476B2 (en) | 2007-04-20 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US7955949B2 (en) | 2007-04-20 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| US7767542B2 (en) | 2007-04-20 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of SOI substrate |
| US8193068B2 (en) | 2007-04-20 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US7635617B2 (en) | 2007-04-27 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device |
| US8088669B2 (en) | 2007-05-10 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing substrate of semiconductor device |
| US7820524B2 (en) | 2007-05-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| US8895407B2 (en) | 2007-05-18 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| JP2014170959A (ja) * | 2007-05-18 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009010365A (ja) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009023900A (ja) * | 2007-06-18 | 2009-02-05 | Seiko Epson Corp | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| JP2008311596A (ja) * | 2007-06-18 | 2008-12-25 | Seiko Epson Corp | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| WO2008156058A1 (ja) * | 2007-06-18 | 2008-12-24 | Seiko Epson Corporation | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| WO2008156056A1 (ja) * | 2007-06-18 | 2008-12-24 | Seiko Epson Corporation | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| US8093135B2 (en) | 2007-06-20 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| TWI485805B (zh) * | 2007-06-20 | 2015-05-21 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| US8551828B2 (en) | 2007-06-20 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7795111B2 (en) | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| JP2009065134A (ja) * | 2007-08-10 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| US8772128B2 (en) | 2007-10-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8598013B2 (en) | 2007-10-10 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| US8828844B2 (en) | 2007-10-10 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| US7989305B2 (en) | 2007-10-10 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate using cluster ion |
| US8409966B2 (en) | 2007-10-10 | 2013-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8236668B2 (en) | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| KR101561855B1 (ko) * | 2007-10-10 | 2015-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ기판의 제작방법 |
| JP2009111373A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8101501B2 (en) | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7851318B2 (en) | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US8481393B2 (en) | 2007-11-01 | 2013-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US7816234B2 (en) | 2007-11-05 | 2010-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8093136B2 (en) | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| KR101618047B1 (ko) | 2007-12-28 | 2016-05-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | ＳＯｌ 기판의 제조 방법 |
| US8119490B2 (en) | 2008-02-04 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8383487B2 (en) | 2008-03-18 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8003483B2 (en) | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US7939389B2 (en) | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8288215B2 (en) | 2008-04-18 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8343849B2 (en) | 2008-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP2010041044A (ja) * | 2008-07-08 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板及びその作製方法 |
| US8884371B2 (en) | 2008-07-08 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| US8633542B2 (en) | 2008-07-08 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| US8030169B2 (en) | 2008-07-08 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | SOI substrate and manufacturing method thereof |
| US8168510B2 (en) | 2008-08-28 | 2012-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor layer and semiconductor device |
| US8415228B2 (en) | 2008-09-11 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and semiconductor device |
| JP2010067815A (ja) * | 2008-09-11 | 2010-03-25 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8658508B2 (en) | 2008-10-03 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8143134B2 (en) | 2008-10-03 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8168481B2 (en) | 2009-04-22 | 2012-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US8486772B2 (en) | 2009-04-22 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate |
| US8432021B2 (en) | 2009-05-26 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
| KR20100127716A (ko) | 2009-05-26 | 2010-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작 방법 |
| JP2011029619A (ja) * | 2009-06-24 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生処理方法及びｓｏｉ基板の作製方法 |
| JP2011066392A (ja) * | 2009-06-24 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生処理方法及びｓｏｉ基板の作製方法 |
| US8278187B2 (en) | 2009-06-24 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments |
| US8404563B2 (en) | 2009-06-24 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate |
| US8318588B2 (en) | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| US8354348B2 (en) | 2009-08-25 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| US8318587B2 (en) | 2009-09-02 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20110025109A (ko) | 2009-09-02 | 2011-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법 |
| JP2011077504A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8216914B2 (en) | 2009-09-02 | 2012-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
| US8288245B2 (en) | 2009-10-09 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of SOI substrate |
| JP2011228651A (ja) * | 2010-03-30 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| JP2013128047A (ja) * | 2011-12-19 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4772258B2 (ja) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4772258B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR100532557B1 (ko) | 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법 | |
| CN100454521C (zh) | 半导体器件及其制法 | |
| JP2004134675A (ja) | Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法 | |
| JP5128761B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7605022B2 (en) | Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby | |
| KR101436116B1 (ko) | Ｓｏｉ 기판 및 그 제조 방법, 및 반도체 장치 | |
| JP4540359B2 (ja) | 半導体装置およびその製造方法 | |
| US7456057B2 (en) | Germanium on glass and glass-ceramic structures | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| US9136141B2 (en) | Method for manufacturing semiconductor substrate | |
| JP5866086B2 (ja) | 半導体装置の作製方法 | |
| WO2009084311A1 (ja) | 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法 | |
| WO2007074551A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP2001102587A (ja) | 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法 | |
| JP2005203800A (ja) | 半導体装置の製造方法、アクティブマトリクス基板、及び電子機器 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| WO2009084312A1 (ja) | 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法 | |
| TWI459451B (zh) | 改良基板組成份及形成半導體於絕緣體元件上之方法 | |
| US8207046B2 (en) | Method for producing semiconductor device and semiconductor device produced by same method | |
| JP2009200526A (ja) | Ｓｏｉ基板およびそれを用いる表示装置 | |
| JP2010141246A (ja) | 半導体装置の製造方法 | |
| JP5977947B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2002359192A (ja) | 半導体装置の作製方法 | |
| JP2004119636A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090605 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4772258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |