JP2005203800A - 半導体装置の製造方法、アクティブマトリクス基板、及び電子機器 - Google Patents
半導体装置の製造方法、アクティブマトリクス基板、及び電子機器 Download PDFInfo
- Publication number
- JP2005203800A JP2005203800A JP2005031153A JP2005031153A JP2005203800A JP 2005203800 A JP2005203800 A JP 2005203800A JP 2005031153 A JP2005031153 A JP 2005031153A JP 2005031153 A JP2005031153 A JP 2005031153A JP 2005203800 A JP2005203800 A JP 2005203800A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- semiconductor device
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】 基板上に形成された半導体膜を能動層として用いる半導体装置の製造方法であって、低圧化学気相堆積法で堆積温度が430℃未満且つ堆積速度が0.5nm/min以上の状態で、高次シランを含む原料気体を用いて非晶質半導体膜を堆積する工程と、前記非晶質半導体膜を固相にて結晶化させ結晶性半導体膜を形成する工程と、前記結晶性半導体膜の一部を溶融させる工程と、を有する。
【選択図】 図2
Description
LCDの表示画面の拡大化や低価格化を進める場合にはこのように絶縁基板として安価な通常ガラスを使用するのが必要不可欠である。
本発明の薄膜半導体装置は、前記酸化硅素膜の膜厚が100nmから500nmの間にあり、前記窒化硅素膜の膜厚が50nmから500nmの間にあることを特徴とする
本発明の薄膜半導体装置は、少なくとも基板表面の一部に絶縁性物質である下地保護膜が設けられた基板と、該基板の下地保護膜上に形成された半導体膜とゲート絶縁膜とゲート電極とを有する電界効果トランジスタと、該電界効果トランジスタの配線間の電気的絶縁性をとる層間絶縁膜と、を有する薄膜半導体装置に於いて、 前記下地保護膜の膜厚と前記ゲート絶縁膜の膜厚と前記層間絶縁膜の膜厚との和が2μm以下であることを特徴とする。
本発明の薄膜半導体装置の製造方法は、前記希ガス族元素がアルゴン(Ar)であることを特徴とする。
本発明の薄膜半導体装置の製造方法は、前記第2工程にて結晶化された半導体膜の膜厚を10nmから150nmの間とすることを特徴とする。
本発明の薄膜半導体装置の製造方法は、前記半導体膜の構成元素を含有する化学物質がシラン(SiH4、Si2H6,Si3H8)であることを特徴とする。
図1(a)〜(d)は、MIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した概略図である。この図を用いて低温プロセスpoly−Si TFTの製造方法の概略を述べた後に本願発明に関する詳細を各工程毎に説明する。
本発明では基板101の一例として汎用無アルカリガラスを用いる。まず基板101上に常圧化学気相堆積法(APCVD法)やPECVD法或いはスパッター法などで絶縁性物質である下地保護膜102を形成する。次に後に薄膜半導体装置の能動層となる真性シリコン膜等の半導体膜を堆積する。半導体膜はLPCVD法やPECVD法、APCVD法等の化学気相堆積法(CVD法)、或いはスパッター法、蒸着法等の物理気相堆積法(PVD法)によって形成される。こうして得られた半導体膜にレーザー光等の光学エネルギー又は電磁波エネルギーを短時間照射して結晶化を進める。最初に堆積した半導体膜が非晶質であったり、非晶質と微結晶が混在する混晶質であれば、この工程は結晶化と呼ばれる。一方、最初に堆積した半導体膜が多結晶質であれば、この工程は再結晶化と呼ばれる。本明細書では特に断らない限り両者をまとめて単に結晶化と称する。レーザー光等のエネルキー強度が高ければ、結晶化の際に半導体膜は一度熔融し冷却固化過程を経て結晶化する。これを本願では熔融結晶化法と称する。これに対し半導体膜の結晶化を熔融せずに固相にて進める方法を固相成長法(SPC法)と称する。
絶縁膜形成に当たり様々な製造方法が考えられるが、絶縁膜形成温度は350℃以下が好ましい。これはMOS界面の熱劣化やゲート絶縁膜の熱劣化を防ぐために重要である。同じことは以下の総ての工程に対しても適用される。ゲート絶縁膜形成後の総ての工程温度は350℃以下に押さえられねばならない。こうすることにより高性能な薄膜半導体装置を容易に、かつ安定的に製造できるからである。
まず本発明が適用される基板と下地保護膜について説明する。本発明を適用し得る基板としては金属等の導電性物質、シリコン・カーバイト(SiC)やアルミナ(Al2O3)、窒化アルミニウム(AlN)等のセラミック材料、溶融石英やガラス等の透明絶縁性物質、シリコンウエハーなどの半導体基板及びそれらを加工したLSI、サファイア(三方晶系Al2O3 結晶)などの結晶性絶縁物質等が用いられる。廉価な汎用ガラス基板としてはコーニングジャパン株式会社製#7059ガラスや#1737ガラス、或いは日本電気硝子株式会社製OA−2ガラス、(株)NHテクノグラス製NA35ガラス等が使用され得る。半導体膜は基板の種類に拘りなく、少なくとも基板の表面の一部が絶縁性物質で構成され、その絶縁性物質上に堆積される。この絶縁性物質を本願では下地保護膜と称する。例えば基板として溶融石英基板を用いたときは基板自身が絶縁性物質であるから、溶融石英基板土に直接半導体膜を堆積してもよい。或いは酸化硅素膜(SiOx:0<x≦2)や窒化硅素膜(Si3Nx:0<x≦4)などの絶縁性物質を溶融石英基板上に下地保護膜として形成した後に半導体膜を堆積してもよい。
本発明では半導体膜を何らかの基板の上に堆積する。これは以下総ての発明に共通している。本発明が適用される半導体膜の種類としてはシリコン(Si)やゲルマニウム(Ge)などの単体の半導体膜の他にシリコン・ゲルマニウム(SixGe1-x:0<x<1)やシリコン・カーバイト(SixC1-x:0<x<1)やゲルマニウム・カーバイト(GexC1-x:0<x<1)等の四族元素複合体の半導体膜やガリウム・ヒ素(GaAs)、インジウム・アンチモン(InSd)等の三族元素と五族元素の複合体化合物半導体膜、又はカドミウム・セレン(CdSe)等の二族元素と六族元素の複合体化合物半導体膜も可能である。或いは、シリコン・ゲルマニウム・ガリウム・ヒ素(SixGeyGazAsz:x+y+z=1)と言った更なる複合化合物半導体膜やこれらの半導体膜にリン(P)、ヒ素(As)、アンチモン(Sb)等のドナー元素を添加したN型半導体膜、或いはホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等のアクセプター元素を添加したP型半導体膜にも本発明は適用可能である。
本願発明で半導体膜をLPCVD法で堆積する場合のLPCVD装置の概要を説明する。LPCVD装置は縦型炉であっても横型炉であっても構わない。一般には成膜室は石英などからできており、その成膜室の中央部付近に基板を設置する。成膜室の外側には複数のゾーンに分かれたヒーターが設置されており、それらを独立に調整することで反応室中央部付近に所望の温度で均熱帯を形成する。
LPCVD法では原料気体の熱分解を利用して基板上に半導体膜を堆積する。
これに対して全く同じ堆積条件で同じサイズの基板を5mm間隔でLPCVD装置内に設置したときのばらつきは8.9%となった。後述するように半導体膜厚は薄膜半導体装置の性能に対して強い影響を及ぼすが、ばらつきがおよそ5%以内であれば、性能の差異は殆ど問題にならない。同様に360mm×465mmの基板を10mm間隔でLPCVD装置内に設置したときのばらつきが4.2%であったのに対し、7.5mm間隔のときは10.1%であった。(1)式に従えば、360mm×465mmの基板に対しては基板間隔dは8.2mm以上とすべきであるが、事実はこれを忠実に支持している。このように例えば均熱帯の幅が約120cmで設置基板の間隔を10mmとすれば、処理基板の上下又は前後のダミー空間を考慮しても1バッチで100枚の基板処理が可能である。次項にて述べられる本願発明の成膜方法を利用すると、1バッチ当たりの処理時間は3時間程度となる。それ故、基板一枚当たりの処理時間(本願ではこれをタクト時間と称する)は1分48秒となり、LPCVD装置のメンテナンスなどの停止期間を加味してもタクト時間が2分程度となる。すなわち斯様な高生産性をして均一性のよい薄膜半導体装置が製造されるのである。
(2−4、本発明によるLPCVD法での半導体膜堆積)
前項で説明したように、汎用大型ガラス基板を使用するに当たり、堆積温度はできる限り低い方が好ましい。しかしながら堆積温度の低下は同時に堆積速度の低下をも意味している。堆積速度が遅くなると成膜に費やす時間が長くなり、生産性を落とすのは無論であるが、それ以外にも薄膜半導体装置の性能にも悪影響を及ぼす。
Rが2.27×10-3よりも大きくなると堆積速度は略飽和し、表面反応速度が潜在的表面反応速度におよそ一致する。前述のように同じ温度と圧力であれば堆積速度が速い方が、生産性の視点からも半導体膜質の視点からも望ましい。堆積速度が大きければ核の発生速度に対してその成長速度が大きくなるがため、結晶化工程後の結晶粒も大きくなることと、脱ガス等の不純物ガスの半導体膜中への取り込み量が減ることの二点により半導体膜質は改善される。これら二点はこの半導体膜を薄膜半導体装置の能動層として用いたとき、其々移動度が大きくなることと閾値電圧が低くなることを意味している。さらに不純物の取り込みが少ないことはpoly−Si TFTのオフ電流を低く抑えることにも結び付く。
ここでpoly−Si TFT型薄膜半導体装置のチャンネル膜厚を構成する能動層半導体膜厚とトランジスタ特性の関連を述べる。一般に薄膜半導体装置ではチャンネルとなる半導体膜の最適膜厚はその形成方法に強く依存する。これは半導体膜の膜質がその膜厚に応じて大きく変化するからである。例えばSOS(Silicon On Sapphire)やSOI(Silicon On Insulator)のように原則として半導体膜質がその膜厚に依存しない系であれば、半導体膜は薄い程トランジスタの特性は良くなる。(ここでこの原理を動作理論に基づく薄膜効果と呼ぶ。)これは薄い半導体膜では空乏層が逸速く全半導体膜厚に広がり、半導体膜表面に反転層がすぐに形成されるが故である(閾値電圧Vthが小さくなる)。
結局先の動作理論に基づく薄膜効果は薄膜劣化と競争過程にある訳である。薄膜化しても差程大きく膜質が変化しなければ(薄膜劣化が小さければ)、動作理論に基づく薄膜効果が効いてトランジスタ特性は薄膜程良くなる。逆に薄膜化で著しく膜質が悪化すれば(薄膜劣化が大きければ)、動作理論に基づく薄膜効果はキャンセルされ、薄膜化に伴い特性は悪化する。すなわち膜質の膜厚依存性の大小により薄膜化した際のトランジスタ特性は良くもなり悪くもなる訳である。この膜質の膜厚依存性はその膜の形成方法によって異なるし、また、その膜厚によっても異なる。従って半導体膜の最適膜厚は薄膜半導体装置の製造方法により全く異り、其々の製造方法に応じてその最適値が求められねばならない。
ここでは上述した本願発明の低温プロセス薄膜半導体装置のうち、半導体膜が堆積温度450℃未満、理想的には430℃程度以下のLPCVD法にて成膜された後に結晶化されて作成されたpoly−Si TFTの最適半導体膜厚に就いて説明する。LPCVD法で450℃未満、或いは430℃以下で膜が膜としてつながるのは膜厚が10nm程度以上となったときである。膜がつながっておらず島状に浮いていると熔融結晶化にしろ、固相成長法にしろ、結晶化後も矢張り膜がつながらないので、半導体のオン特性は非常に悪い。いわば薄膜劣化が動作理論に基付く薄膜効果に対して圧倒的に勝っている。従ってLPCVD−結晶化膜の最低膜厚は10nm程度である。膜厚が20nm程度以上になると熔融結晶化膜のトランジスタ特性が良くなり始める。
本発明による薄膜半導体装置の半導体膜をPECVD法にて形成する方法を説明する。ここで使用したPECVD装置は容量結合型でプラズマは工業用rf波(13.56MHz)を用いて二枚の平行平板電極間に発生させる。二枚の平行平板電極のうちの下部平行平板電極は接地電位にあり、この電極上に半導体膜を堆積すべき基板が置かれる。上部平行平板電極にはrf波が供給される。また、上部平行平板電極には多数のガス導入口が開いており、この電極面より原料気体が一様な層流となって成膜室内へと供給される。成膜時の圧力は0.1torr程度から5torr程度で平行平板電極間距離は10mm程度から50mm程度の間で可変である。
本願発明の薄膜半導体装置は上ゲート構造のpoly−Si TFTに対して最も有効であり、この薄膜半導体装置はゲート絶縁膜形成以後の総ての工程を350℃程度以下の温度にて製造される。従って半導体膜形成工程を350℃程度以下の温度で行うことができれば全製造工程が350℃程度以下となる。現在LCD用の汎用ガラス基板の厚みは1.1mmであるが、これが0.7mmとなればガラス基板が安価と化すに留まらず、基板の重量も小さくなるためLCDを携帯するにも製造するにも多大なる便益性が生ずる。
ここでは上述した本願発明の低温プロセス薄膜半導体装置のうち、半導体膜が堆積温度350℃程度以下のPECVD法にて成膜された後に結晶化されて作成されたpoly−Si TFTの最適半導体膜厚に就いて説明する。PECVD法に於いてもLPCVD法と同様に膜が膜としてつながるのは膜厚が10nm程度以上となったときである。しかしながらPECVD法で得られる半導体膜の密度はLPCVD法で得られる膜密度の85%程度から95%程度である。それ故PECVD法による10nmの半導体膜を結晶化させると、その膜厚は結晶化後には9nm程度に減少する。従ってPECVD−結晶化膜の最低膜厚は9nm程度である。
本願発明では半導体膜の結晶化が終了した後にCVD法やPVD法などでゲート絶縁膜を形成する。ゲート絶縁膜は如何なる手段で形成されようとも、絶縁膜形成温度は350℃程度以下が好ましい。これはMOS界面やゲート絶縁膜の熱劣化を防ぐために重要である。同じことはこれ以後の総ての工程に対しても適用される。ゲート絶縁膜形成後の総ての工程温度は350℃程度以下に押さえられねばならない。一般にCVD法やPVD法で形成された絶縁膜はその膜内に多量の未反応対を持ち、その構造も不安定である。本願発明ではこうした未反応対を酸素プラズマ照射で終端化している。
さて、こうした熱劣化は当然のことながら下地保護膜にも及ぶ。(2−1)項で説明したように下地保護膜の熱劣化は薄膜半導体装置の特性劣化に結び付く。無論それはゲート絶縁膜程敏感ではないが、それでも無視し得ない影響を及ぼす。それ故、薄膜半導体装置を最良とするのは理論的に半導体膜堆積工程をも含めた全工程が350℃程度以下の温度で行われることである。こうすることにより、下地保護膜の熱劣化もゲート絶縁膜の熱劣化も共に回避されるからである。半導体膜を350℃程度以下で形成する工程はPECVD法やスパッター法で行われる。
まず図2を用いて本発明に用いたVHS−プラズマ化学気相堆積装置(VHS−PECVD装置)の概略構成を説明する。PECVD装置は容量結合型でプラズマは144MHzのVHS波電源を用いて平行平板電極間に発生させる。図2上図は反応室付近を上部より見た概略図で、図中のA−A´の断面図が図2下図である。反応室201は反応容器202により外気から隔絶され、成膜中でおよそ5mtorrから5torr程度の減圧状態とされる。反応容器202内には下部平板電極203と上部平板電極204が互いに平行に設置されており、これら二枚の電極が平行平板電極を形成する。
本願発明の特徴の一つはVHS−PECVD法やマイクロ波PECVD法にて堆積直後の膜(As−deposited膜)を多結晶状態にしている点にある。通常PECVD法でAs−deposited膜を多結晶とするのは非常に困難である。これは基板温度が400℃程度未満と低いため、シラン等の原料物質の成長膜表面での移動度が減り、原料物質の非晶質状態に対する多結晶状態への選択性が失われるためである。本願発明はPECVD法に於けるこの欠点を希ガス族元素による原料物質の希釈との方法と、電子温度を高くし得るVHSプラズマやマイクロ波プラズマの採用とで除去している。As−deposited状態で多結晶膜を成膜するには原料物質のラジカルやイオンを作らずに、ヘリウム(He)やネオン(Ne)、アルゴン(Ar)など希ガス族元素のラジカルやイオンを作り、これらによりエネルキーを基板表面に運ぶ必要がある。原料物質のラジカルやイオンは気相反応を引き起こしたり、或いは原料物質が基板表面に到着した瞬間に反応したりするため、選択性の喪失が生じて多結晶成長を阻害してしまう。それ故こうしたラジカルやイオンのプラズマ中での生成は極力避けられねばならない。
VHS−PECVD法やマイクロ波PECVD法にて堆積直後の膜(As−deposited膜)を多結晶状態にする場合、膜厚が0から500Å程度では膜質は通常の結晶化膜に比較すると非常に悪い。小さな結晶粒が非晶質の海の中に島状に点在するような状態にあり、結晶化度もきわめて低く、かつ欠陥も非常に多い。500Åから1000Åでは結晶粒の非晶質に対する割合が増大し、膜厚が1000Å程度から1500Å程度で半導体表面が一応結晶粒で被われ、表面での非晶質成分は略消失する。1500Åから2000Å程度では結晶粒のサイズが膜厚と共に徐々に大きくなり、2000Å以上となると略同じ形状で膜は成長する。こうした膜質の膜厚に対する変化に応じてトランジスタ特性の膜厚依存性も変化する。2000Å以上では膜質は殆ど変化しないため(薄膜劣化が殆どないため)、動作理論に基づく薄膜効果が働き、膜は薄い程トランジスタ特性は良くなる。
(2−12)項で詳述したようにVHS−PECVD法を用いると容易にAs−deposited状態で多結晶膜が得られるが、これらは結晶化された膜程膜質の優れた物ではない。一方、通常PECVD法で得られた膜は水素抜きや緻密化の熱処理を施さぬ限り、結晶化させることが困難であった。それに対してVHS−PECVD法やマイクロ波PECVD法の半導体膜はRTA法やVST−SPC法による結晶化、或いはレーザー照射等による熔融結晶化をきわめて容易に行い得る。これは既にAs−deposited状態で多くが結晶化しており、残留非晶質成分が少ないため、比較的低いエネルギー供給で残留非晶質の結晶化が進むからである。また、高いエネルギーで熔融結晶化を進めるときにも多結晶成分が半導体原子の蒸発や飛散を防止する役目を勤めるため、半導体膜の損傷や面粗れ、消失等が生ずることなく結晶化が進められるのである。
図面の簡単な説明 図1(a)〜(d)は本発明の一実施例を示す薄膜半導体装置製造の各工程に於ける素子断面図である。図2は、本発明に用いたPECVD装置を示す図である。図3は、本発明によるLPCVD装置の成膜室とその内部を示す図である。図4は、熱環境による基板の反りを説明した図である。図5は、本願発明の効果を説明した図である。
発明を実施するための最良の形態 添付の図面を参照しながら本発明をより詳細に説明する。
図1(a)〜(d)はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図である。
本実施例1では基板101として235mm□の無アルカリガラス(日本電気硝子社OA−2)を用いたが、工程最高温度に耐え得る基板であるならば、基板の種類や大きさは無論問われない。まず基板101上に常圧化学気相堆積法(APCVD法)やPECVD法或いはスパッター法などで下地保護膜となる二酸化珪素膜(SiO2膜)102を形成する。APCVD法では基板温度250℃から450℃程度でモノシラン(SiH4)や酸素を原料としてSiO2膜を堆積できる。PECVD法やスパッター法では基板温度を室温から400℃とすることができる。本実施例1ではAPCVD法でSiH4とO2を原料ガスとして300℃で2000ÅのSiO2膜を堆積した。
その後挿入温度の250℃から堆積温度の425℃まで一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は5.2×10-7torrであった。また、残り50分間の昇温期間には純度99.9999%以上の窒素ガスを300sccm流し続けた。この時の反応室内平衡圧力は3.0×10-3torrであった。堆積温度到達後、原料ガスであるSi2H6を200sccmと純度99.9999%以上の希釈用ヘリウム(He)を1000sccm流し、シリコン膜を58分間堆積した。Si2H6等のガスを反応室に導入した直後の圧力は767mtorrであり、これら原料ガス等を導入してから57分後の圧力は951mtorrであった。こうして得られたシリコン膜の膜厚は501Åであり、基板の周辺部7mmを除いた221mm□の正方形領域内での膜厚変動は±5Å未満であった。本実施例1では斯様にLPCVD法にてシリコン膜を形成したが、形成方法はこれに限らず、PECVD法やスパッター法によってもよい。PECVD法やスパッター法ではシリコン膜形成温度を室温から350℃程度とすることが可能である。
その後ECR−PECVD法やPECVD法などでゲート絶縁膜104を形成する。本実施例1ではゲート絶縁膜としてSiO2膜を用い、PECVD法で1200Åの膜厚に堆積した。(図1(b))基板をPECVD装置に設置する直前には、基板を1.67%のフッ化水素酸水溶液に20秒間浸して半導体膜表面の自然酸化膜を取り除いた。酸化膜除去から基板をPECVD装置のロードロック室に入れるまでの時間は約15分程度であった。この時間はできる限り短いことがMOS界面清浄化の視点より望まれ、最長でも30分程度以内が好ましい。
本願発明の別の実施例を矢張り図1(a)〜(d)を用いて説明する。
本実施例2では基板101として300mm×300mmの無アルカリガラス(日本電気硝子社OA−2)と300mm×300mmの結晶化ガラス((株)オハラTRC−5)を用いた。OA−2の歪点は650℃程度であり、TRC−5は結晶化ガラスであるため歪点は定義できないが、700℃程度までの温度ならば全く基板の変形や歪みは認められないため、実質的な歪点は700℃程度以上と言える。まず基板101上にPECVD法で下地保護膜となる酸化硅素膜102を形成した。酸化硅素膜の形成条件は実施例1のゲート絶縁膜形成条件と同一である。酸化硅素膜の膜厚は300nmであり、その表面粗さは中心線平均粗さで0.98nmである。実施例1のゲート絶縁膜と同様に酸化膜形成の直前と直後に酸素プラズマを其々15秒間照射した。
実施例1に詳述した方法にてpoly−Si膜を形成した後、このpoly−Si膜をパターニングせずに実施例1に詳述したゲート絶縁膜に相当するSiO2膜を堆積し、さらに実施例1に詳述したイオン・ドーピング法にてpoly−Si膜にPH3等の不純物イオンを注入した。poly−Si膜やSiO2膜の膜厚及び成膜条件は実施例1と全く同一である。不純物イオン注入条件も注入量を3×1013cm-2とした他は実施例1のイオン注入と同じである。本実施例3は実施例1にて説明したTFTでLDD領域を作成していることに相当している。
本実施例4では13.56MHzのrf波を用いたPECVD法で下地保護膜と半導体膜を連続成膜し、その後結晶化を施して薄膜半導体装置を作成する。
このようにして試作した薄膜半導体装置のトランジスタ特性を測定したところ、95%の信頼係数でオン電流はION=(19.6+1.54、−1.49)×10-6Aであり、オフ電流はIOFF=(7.23+2.76、−2.72)×10-13Aであった。また、有効電子移動度はμ=36.83±2.35cm2/v.secであった。測定条件は実施例1に準じている。
次に(2−11)項で説明して来たPECVD装置を用いて、レーザー照射等の結晶化を必要としない結晶性半導体膜の350℃程度以下の低温堆積方法及びそれを用いた薄膜半導体装置の製造方法とその特徴を詳述する。基板は(2−1)の項で述べた方法で準備される。半導体膜及び原料ガスは(2−2)の項で述べた物が総て適用可能だが、ここでは一例としてシリコン膜を取り上げ、原料気体としてはモノシラン(SiH4)を用いる。
本実施例5では基板101として360mm×465mm×1.1mmの無アルカリガラス(日本電気硝子社OA−2)を用い、下地保護膜はAPCVD法でSiH4とO2を原料ガスとして2000ÅのSiO2膜を堆積した。基板温度は300℃であった。
次に薄膜半導体装置の能動層と化す真性シリコン膜を750Å程度堆積した。
ゲート絶縁膜形成工程や注入イオンの活性化及び層間絶縁膜の焼き締めの熱処理工程の温度も高くとも350℃以下でなければならない。換言すれば(2−10)で詳述したように、半導体膜形成という第1工程以後の工程最高温度が350℃以下であることが優良な薄膜半導体装置を大面積に均一、かつ安定的に製造する上で必要不可欠となる。
次にマイクロ波PECVD装置を用いて、レーザー照射等の結晶化を必要としない結晶性半導体膜の350℃程度以下の低温堆積方法及びそれを用いた薄膜半導体装置の製造方法とその特徴を詳述する。基板は(2−1)項で述べた方法で準備される。半導体膜及び原料ガスは(2−2)項で述べた物が総て適用可能だが、ここでは一例としてシリコン膜を取り上げ、原料気体としてはモノシラン(SiH4)を用いる。
本実施例ではVHS−PECVD法で得られた半導体膜にレーザー照射を施して熔融結晶化を行い、薄膜半導体装置を作成する。製造プロセスは実施例5に半導体膜が堆積された直後にレーザー照射の工程を加えた物となる。また、レーザー照射方法は実施例1に示したレーザー照射方法で、第1回目のレーザー照射エネルギー密度を130mJ/cm2に、第2回目のレーザー照射エネルギー密度を240mJ/cm2と変更した物である。
本実施例ではマイクロ波−PECVD法で得られた半導体膜にレーザー照射を施して熔融結晶化を行い、薄膜半導体装置を作成する。製造プロセスは実施例6に半導体膜が堆積された直後にレーザー照射の工程を加えた物となる。また、レーザー照射方法は実施例1に示したレーザー照射方法で、第1回目のレーザー照射エネルギー密度を150mJ/cm2に、第2回目のレーザー照射エネルギー密度を270mJ/cm2と変更した物である。
上記した実施例で得られた各種薄膜半導体装置を画素用TFTと駆動回路用TFTとして用いたアクティブマトリクス基板を製造した。得られたアクティブマトリクス基板を基板の一方に用いた液晶パネルを製造した。得られた液晶パネルを外部の周辺駆動回路やバックライトユニットとともに液晶表示装置のモジュールを製造したところ、TFT自体の性能が高品質であり、またその製造工程も安定しているため、表示品質の高い液晶表示装置を安定的に低コストで製造することができた。また、TFTの性能が極めて高く、必要な駆動回路をアクティブマトリクス基板上に形成できるため(ドライバ内蔵)、外部の周辺駆動回路との実装構造が単純化され、小型軽量な液晶表示装置とすることができた。
産業上の利用可能性 以上のように、本発明の薄膜半導体装置の製造方法によると、安価なガラス基板の使用が可能である低温プロセスを用いて高性能な薄膜半導体装置を製造することができる。従って、本発明をアクティブ・マトリックス液晶表示装置の製造に適用した場合には、大型で高品質な液晶表示装置を容易にかつ安定的に製造することができる。また、他の電子回路の製造に適用した場合にも高品質な電子回路を容易にかつ安定的に製造することができる。
また、本発明の電子機器は、安価でかつ高性能であるため、一般に広く受け入れられるであろう。
102・・・下地保護膜
103・・・半導体膜
104・・・ゲート絶縁膜
105・・・ゲート電極
106・・・不純物イオン
107・・・ソース・ドレイン領域
108・・・チャネル領域
109・・・層間絶縁膜
110・・・ソース・ドレイン取り出し電極
Claims (64)
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜が設けられた基板と、該基板の下地保護膜上に形成されトランジスタの能動層をなしている半導体膜と、を有する薄膜半導体装置に於いて、 前記下地保護膜はその表面粗さが中心線平均粗さで3.0nm以下であることを特徴とする薄膜半導体装置。
- 前記下地保護膜はその表面粗さが中心線平均粗さで1.5nm以下であることを特徴とする請求の範囲第1項に記載の薄膜半導体装置。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 表面粗さが中心線平均粗さで1.5nm以下である下地保護膜上に半導体膜を成膜する第1の工程と、該半導体膜を熔融結晶化させる第2工程と、を有する工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜が設けられた基板と、該基板の下地保護膜上に形成されトランジスタの能動層をなしている半導体膜と、を有する薄膜半導体装置に於いて、 前記下地保護膜は少なくとも二種類の異なった膜が積層された積層膜であり、該二種類の異なった膜のうち最上層をなす膜が酸化硅素(SiOx、0<x≦2)膜であることを特徴とする薄膜半導体装置。
- 前記二種類の異なった膜のうち下層をなす膜が窒化硅素(Si3Nx、0<x≦4)膜であることを特徴とする請求の範囲第4項に記載の薄膜半導体装置。
- 前記酸化硅素膜の膜厚が100nmから500nmの間にあり、前記窒化硅素膜の膜厚が50nmから500nmの間にあることを特徴とする請求の範囲第5項に記載の薄膜半導体装置。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜が設けられた基板と、該基板の下地保護膜上に形成された半導体膜とゲート絶縁膜とゲート電極とを有する電界効果トランジスタと、該電界効果トランジスタの配線間の電気的絶縁性をとる層間絶縁膜と、を有する薄膜半導体装置に於いて、 前記下地保護膜の膜厚と前記ゲート絶縁膜の膜厚と前記層間絶縁膜の膜厚との和が2μm以下であることを特徴とする薄膜半導体装置。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 一台のPECVD装置により該下地保護膜と該半導体膜とを連続的に成膜する成膜工程であって、 該PECVD装置の成膜室内に付着したる薄膜を取り除く第1工程と、 該成膜室にパッシベーション膜を成膜する第2工程と、 該成膜室内に基板を設置する第3工程と、 該基板上に下地保護膜を成膜する第4工程と、 該下地保護膜上に半導体膜を成膜する第5工程と、 該成膜室内から該基板を取り出す第6工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 基板面積(S)が90000mm2以上である基板の少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 複数の基板をLPCVD装置の成膜室内に設置して該半導体膜をLPCVD法により成膜する際、LPCVD装置成膜室内の基板間隔を(d(mm))としたとき、 d≧0.02×S1/2の関係式を満たす条件下にて半導体膜を成膜する工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上にシリコンを含有する半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 高次シラン(SinH2n+2:nは2以上の整数)を原料気体としてLPCVD法により該半導体膜を成膜し、単位面積当たりの高次シラン流量(R)が1.13×10-3sccm/cm2以上の条件下にて半導体膜を成膜する工程を有することを特徴とする薄膜半導体装置の製造方法。
- Rが2.27×10-3sccm/cm2以上の条件下にて半導体膜を成膜する工程を有することを特徴とする請求の範囲第10項に記載の薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上にシリコンを含有する半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 堆積温度が450℃未満で高次シラン(SinH2n+2:nは2以上の整数)を原料気体の少なくとも一種として使用するLPCVD法により前記半導体膜を成膜し、その際に半導体膜の堆積速度(DR)が0.20nm/min以上の条件下にて半導体膜を成膜する工程を有することを特徴とする薄膜半導体装置の製造方法。
- DRが0.60nm/min以上の条件下にて半導体膜を成膜する工程を有することを特徴とする請求の範囲第12項に記載の薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜が設けられた基板と、該基板の下地保護膜上に形成されトランジスタの能動層をなしている半導体膜と、を有する薄膜半導体装置に於いて、 前記半導体膜は堆積温度が450℃未満のLPCVD法にて成膜された後に結晶化されることにより形成された半導体膜であって、膜厚が10nm以上140nm以下である半導体膜であることを特徴とする薄膜半導体装置。
- 少なくともガラス基板表面に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 ホット・ウォール型縦型LPCVD装置により前記半導体膜を成膜し、 その際に該ホット・ウオール型縦型LPCVD装置内に異なった歪点を有する少なくとも二種類以上の複数のガラス基板を二枚一組として裏面同士を合わせて略水平に設置し、 該二枚一組のガラス基板のうち歪点の大きい方のガラス基板を下側とした状態にて半導体膜を堆積する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD装置により前記半導体膜を成膜し、 その際、下地保護膜に酸素プラズマを照射する第1工程と、 真空を破ることなく連続して該下地保護膜上に半導体膜を成膜する第2工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程と前記第2工程との間に成膜室の真空引きを行うことを特徴とする請求の範囲第16項に記載の薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD装置により前記半導体膜を成膜し、 その際、下地保護膜に水素プラズマを照射する第1工程と、 真空を破ることなく連続して該下地保護膜上に半導体膜を成膜する第2工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD装置により該半導体膜を成膜し、 その際、下地保護膜に酸素プラズマを照射する第1工程と、 真空を破ることなく連続して下地保護膜に水素プラズマを照射する第2工程と、 さらに真空を破ることなく連続して該下地保護膜上に半導体膜を成膜する第3工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程と前記第2工程との間に成膜室の真空引きを行うことを特徴とする請求の範囲第19項に記載の薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜土に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD装置により前記半導体膜を成膜し、 その際、該下地保護膜土に半導体膜を成膜する第1工程と、 真空を破ることなく連続して該半導体膜に水素プラズマを照射する第2工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜土に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD装置により前記半導体膜を成膜し、 その際、該下地保護膜上に半導体膜を成膜する第1工程と、 真空を破ることなく連続して該半導体膜に酸素プラズマを照射する第2工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD装置により前記半導体膜を成膜し、 その際、該下地保護膜上に半導体膜を成膜する第1工程と、 真空を破ることなく連続して該半導体膜に水素プラズマを照射する第2工程と、 さらに真空を破ることなく連続して該半導体膜に酸素プラズマを照射する第3工程と、を有する成膜工程を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 下地保護膜上に半導体膜を成膜する第1工程と、 該半導体膜膜表面から酸化膜を除去する第2工程と、 酸化膜除去後直ちに該半導体膜を熔融結晶化させる第3工程と、を有することを特徴とする薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 PECVD法により堆積速度が0.1nm/s程度以上の条件下にて混晶質の半導体膜を成膜する第1工程と、 該半導体膜を熔融結晶化させる第2工程と、を有することを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程が堆積速度が3.7nm/s程度以上の条件下にて混晶質の半導体膜を成膜する工程であることを特徴とする請求の範囲第25項に記載の薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜を設け、さらに該下地保護膜上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 該半導体膜の構成元素を含有する化学物質と不活性気体を原料気体とし、不活性気体のガスの流量に対する半導体膜の構成元素を含有する化学物質のガスの流量の流量比を1/33未満とした条件下にてPECVD法により混晶質の半導体膜を成膜する第1工程と、 該半導体膜を熔融結晶化させる第2工程と、を有することを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程が前記流量比を1/124から40.67/1の間とした条件下にてPECVD法により混晶質の半導体膜を成膜する工程であることを特徴とする請求の範囲第27項に記載の薄膜半導体装置の製造方法。
- 少なくとも基板表面の一部に絶縁性物質である下地保護膜が設けられた基板と、該基板の下地保護膜上に形成されトランジスタの能動層をなしている半導体膜と、を有する薄膜半導体装置に於いて、 前記半導体膜はPECVD法にて成膜された後に結晶化されることにより形成された半導体膜であって、膜厚が9nm以上135nm以下の半導体膜であることを特徴とする薄膜半導体装置。
- 少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 減圧化学気相堆積法(LPCVD法)により堆積温度450℃未満の温度で半導体膜を堆積する第1工程と、 該半導体膜に光学エネルギー又は電磁波エネルギー照射を施す第2工程と、を有し、 かつ、該第2工程の終了以降の工程最高温度が350℃以下であることを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程が堆積温度430℃以下の温度で半導体膜を堆積する工程であることを特徴とする請求の範囲第30項に記載の薄膜半導体装置の製造方法。
- 少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 堆積温度350℃以下で半導体膜を形成する第1工程と、 該半導体膜に光学エネルキー又は電磁波エネルギー照射を施す第2工程と、を有し、 かつ、該第2工程の終了以降の工程最高温度が350℃以下であることを特徴とする薄膜半導体装置の製造方法。
- 第1工程がプラズマ化学気相堆積法(PECVD法)により行われることを特徴とする請求の範囲第32項に記載の薄膜半導体装置の製造方法。
- 第1工程がスパッター法により行われることを特徴とする請求の範囲第32項に記載の薄膜半導体装置の製造方法。
- 少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 VHFプラズマ化学気相堆積法(VHF−PECVD法)により半導体膜を形成する第1工程を有し、 かつ、該第1工程の終了以降の工程最高温度が350℃以下であることを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程にて半導体膜を形成する際、該半導体膜の膜厚を20nmから150nmの間とすることを特徴とする請求の範囲第35項に記載の薄膜半導体装置の製造方法。
- 前記第1工程により半導体膜を形成する際、該半導体膜の構成元素を含有する化学物質を原料気体とし、さらに追加気体として希ガス族元素を用いることを特徴とする請求の範囲第35項又は第36項に記載の薄膜半導体装置の製造方法。
- 前記半導体膜の構成元素を含有する化学物質がシラン(SiH4、Si2H6,Si3H8)であることを特徴とする請求の範囲第37項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がヘリウム(He)であることを特徴とする請求の範囲第37項又は第38項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がネオン(Ne)であることを特徴とする請求の範囲第37項又は第38項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がアルゴン(Ar)であることを特徴とする請求の範囲第37項又は第38項に記載の薄膜半導体装置の製造方法。
- 少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜を形成し、該結晶性半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 マイクロ波プラズマ化学気相堆積法(マイクロ波−PECVD法)により結晶性半導体膜を形成する第1工程を有し、 かつ、該第1工程以後の工程最高温度が350℃以下であることを特徴とする薄膜半導体装置の製造方法。
- 前記第1工程により結晶性半導体膜を形成する際、該結晶性半導体膜の膜厚を20nmから150nmの間とすることを特徴とする請求の範囲第42項に記載の薄膜半導体装置の製造方法。
- 前記第1工程にて結晶性半導体膜を形成する際、該結晶性半導体膜の構成元素を含有する化学物質を原料気体とし、さらに追加気体として希ガス族元素を用いることを特徴とする請求の範囲第42項又は第43項に記載の薄膜半導体装置の製造方法。
- 前記結晶性半導体膜の構成元素を含有する化学物質がシラン(SiH4、Si2H6,Si3H8)であることを特徴とする請求の範囲第44項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がヘリウム(He)であることを特徴とする請求の範囲第44項又は第45項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がネオン(Ne)であることを特徴とする請求の範囲第44項又は第45項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がアルゴン(Ar)であることを特徴とする請求の範囲第44項又は第45項に記載の薄膜半導体装置の製造方法。
- 少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質土に半導体膜を形成し、該半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 VHFプラズマ化学気相堆積法(VHF−PECVD法)により半導体膜を形成する第1工程と、 該半導体膜を結晶化させる第2工程とを有し、 かつ、該第2工程以後の工程最高温度が350℃以下であることを特徴とする薄膜半導体装置の製造方法。
- 前記第2工程にて結晶化された半導体膜の膜厚を10nmから150nmの間とすることを特徴とする請求の範囲第49項に記載の薄膜半導体装置の製造方法。
- 前記第1工程にて半導体膜を形成する際、該半導体膜の構成元素を含有する化学物質を原料気体とし、さらに追加気体として希ガス族元素を用いることを特徴とする請求の範囲第49項又は第50項に記載の薄膜半導体装置の製造方法。
- 前記半導体膜の構成元素を含有する化学物質がシラン(SiH4、Si2H6,Si3H8)であることを特徴とする請求の範囲第51項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がヘリウム(He)であることを特徴とする請求の範囲第51項又は第52項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がネオン(Ne)であることを特徴とする請求の範囲第51項又は第52項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がアルゴン(Ar)であることを特徴とする請求の範囲第51項又は第52項に記載の薄膜半導体装置の製造方法。
- 少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜を形成し、該結晶性半導体膜をトランジスタの能動層としている薄膜半導体装置の製造方法に於いて、 マイクロ波プラズマ化学気相堆積法(マイクロ波−PECVD法)により半導体膜を形成する第1工程と、 該半導体膜を結晶化させる第2工程と、を有し かつ、該第2工程以後の工程最高温度が350℃以下であることを特徴とする薄膜半導体装置の製造方法。
- 前記第2工程により結晶化された半導体膜の膜厚を10nmから150nmの間とすることを特徴とする請求の範囲第56項記載の薄膜半導体装置の製造方法。
- 前記第1工程にて結晶性半導体膜を形成する際、該結晶性半導体膜の構成元素を含有する化学物質を原料気体とし、さらに追加気体として希ガス族元素を用いることを特徴とする請求の範囲第56項又は第57項に記載の薄膜半導体装置の製造方法。
- 前記結晶性半導体膜の構成元素を含有する化学物質がシラン(SiH4、Si2H6,Si3H8)であることを特徴とする請求の範囲第58項記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がヘリウム(He)であることを特徴とする請求の範囲第58項又は第59項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がネオン(Ne)であることを特徴とする請求の範囲第58項又は請求の範囲第59項に記載の薄膜半導体装置の製造方法。
- 前記希ガス族元素がアルゴン(Ar)であることを特徴とする請求の範囲第58項又は第59項に記載の薄膜半導体装置の製造方法。
- 請求の範囲第1項、第2項、第4項、第5項、第6項、第7項、第14項及び第29項のうちいずれかの項に記載の薄膜半導体装置を備えたことを特徴とする液晶表示装置。
- 請求の範囲第63項に記載の液晶表示装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005031153A JP4258476B2 (ja) | 1994-06-15 | 2005-02-07 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13337494 | 1994-06-15 | ||
JP7214495 | 1995-03-29 | ||
JP2005031153A JP4258476B2 (ja) | 1994-06-15 | 2005-02-07 | 薄膜半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1996500675 Division | 1995-06-15 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257150A Division JP4466775B2 (ja) | 1994-06-15 | 2008-10-02 | 薄膜半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005203800A true JP2005203800A (ja) | 2005-07-28 |
JP4258476B2 JP4258476B2 (ja) | 2009-04-30 |
Family
ID=34830857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005031153A Expired - Lifetime JP4258476B2 (ja) | 1994-06-15 | 2005-02-07 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4258476B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010064566A1 (ja) * | 2008-12-02 | 2010-06-10 | 住友電気工業株式会社 | 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法 |
JP2010192757A (ja) * | 2009-02-19 | 2010-09-02 | Tokyo Electron Ltd | 熱処理装置の運転方法 |
JP2012238885A (ja) * | 2012-07-30 | 2012-12-06 | Tokyo Electron Ltd | 熱処理装置の運転方法 |
US8440548B2 (en) | 2010-08-06 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor |
CN103147067A (zh) * | 2011-12-07 | 2013-06-12 | 无锡华润华晶微电子有限公司 | 低压化学气相淀积装置及其薄膜淀积方法 |
US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
JP2015142033A (ja) * | 2014-01-29 | 2015-08-03 | 株式会社 天谷製作所 | 常圧気相成長装置および常圧気相成長方法 |
-
2005
- 2005-02-07 JP JP2005031153A patent/JP4258476B2/ja not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010064566A1 (ja) * | 2008-12-02 | 2010-06-10 | 住友電気工業株式会社 | 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法 |
JP2010192757A (ja) * | 2009-02-19 | 2010-09-02 | Tokyo Electron Ltd | 熱処理装置の運転方法 |
US8440548B2 (en) | 2010-08-06 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor |
CN103147067A (zh) * | 2011-12-07 | 2013-06-12 | 无锡华润华晶微电子有限公司 | 低压化学气相淀积装置及其薄膜淀积方法 |
US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
US9318317B2 (en) | 2012-04-06 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
US9570626B2 (en) | 2012-04-06 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
US10096719B2 (en) | 2012-04-06 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
US10741694B2 (en) | 2012-04-06 | 2020-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
US11437523B2 (en) | 2012-04-06 | 2022-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
JP2012238885A (ja) * | 2012-07-30 | 2012-12-06 | Tokyo Electron Ltd | 熱処理装置の運転方法 |
JP2015142033A (ja) * | 2014-01-29 | 2015-08-03 | 株式会社 天谷製作所 | 常圧気相成長装置および常圧気相成長方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4258476B2 (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4466775B2 (ja) | 薄膜半導体装置の製造方法 | |
US6673126B2 (en) | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device | |
JP2001007024A (ja) | 多結晶シリコン膜の形成方法 | |
WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
JP4258476B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3999138B2 (ja) | 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法 | |
JP2002313721A (ja) | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 | |
JP2000269133A (ja) | 薄膜半導体装置の製造方法 | |
JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
JP2005167280A (ja) | 半導体装置、アクティブマトリクス基板、及び電子機器 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2003174036A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP3881715B2 (ja) | 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 | |
JP2000286211A (ja) | 薄膜半導体装置の製造方法 | |
JP2005197576A (ja) | 薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP2005259818A (ja) | 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP2002289862A (ja) | 半導体薄膜トランジスタの製造方法 | |
JP2001053278A (ja) | 薄膜トランジスタおよびこれを用いた表示装置の製造方法 | |
JP2004349581A (ja) | 薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
JP2001223361A (ja) | 電界効果トランジスタの製造方法 | |
JP2000260707A (ja) | 多結晶シリコン膜の形成方法 | |
JP2004273629A (ja) | 薄膜トランジスタの製造方法、電気光学装置および電子機器 | |
JP2002237600A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |