JP3881715B2 - 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 - Google Patents

結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 Download PDF

Info

Publication number
JP3881715B2
JP3881715B2 JP00574196A JP574196A JP3881715B2 JP 3881715 B2 JP3881715 B2 JP 3881715B2 JP 00574196 A JP00574196 A JP 00574196A JP 574196 A JP574196 A JP 574196A JP 3881715 B2 JP3881715 B2 JP 3881715B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
forming
substrate
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00574196A
Other languages
English (en)
Other versions
JPH08339965A (ja
Inventor
光敏 宮坂
ロー カム
政雄 柿本
ロバートソン ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH08339965A publication Critical patent/JPH08339965A/ja
Application granted granted Critical
Publication of JP3881715B2 publication Critical patent/JP3881715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Description

【０００１】
【発明の属する技術分野】
本発明はアクティブマトリックス型液晶ディスプレイ等に適応される薄膜半導体装置や太陽電池等に用いられる結晶性半導体膜に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイ（ＬＣＤ）の大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては透過型ディスプレイを可能ならしめる溶融石英板やガラスなどの透明絶縁基板が使用されている。薄膜トランジスタ（ＴＦＴ）の能動層としては通常アモルファスシリコン（以下ａ−Ｓｉと略記する）や多結晶シリコン（以下ｐｏｌｙ−Ｓｉと略記する）などの半導体膜が用いられるが、駆動回路まで一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。多結晶シリコン膜を能動層とする場合は溶融石英板を基板として用い、通常は工程最高温度が１０００℃を越える高温プロセスと呼ばれる製造方法にてＴＦＴが作成されている。此の場合多結晶シリコン膜の移動度は１０ｃｍ2・Ｖ-1・ｓ-1から１００ｃｍ2・Ｖ-1・ｓ-1程度の値となる。一方アモルファスシリコン膜を能動層とする場合には工程最高温度が４００℃程度と低い為、通常のガラス基板が用いられている。アモルファスシリコン膜の移動度は０．１ｃｍ2・Ｖ-1・ｓ-1から１ｃｍ2・Ｖ-1・ｓ-1程度の値で有る。
【０００３】
さてＬＣＤの表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。しかしながら、前述の如くアモルファスシリコン膜は電気特性が多結晶シリコン膜に比べ著しく劣り動作速度が遅い等の問題を内有している。又、高温プロセスの多結晶シリコンＴＦＴは溶融石英板を用いて居る為、ＬＣＤの大型化や低価格化が困難との問題を有して居る。従って通常のガラス基板上に多結晶シリコン膜等の半導体膜を能動層とする薄膜半導体装置を作成する技術が現在強く求められているのである。然るに量産性に富む大型の通常ガラス基板を用いる際には、基板の変形を避けるべく工程最高温度を約４００℃程度以下とする大きな制約が有る。即ち斯様な制約下にて液晶ディスプレイを動作し得る薄膜トランジスタと、駆動回路を高速作動し得る薄膜トランジスタの能動層を形成する技術が望まれて居る。これらは現在低温プロセスｐｏｌｙ−Ｓｉ ＴＦＴと称され、開発が進められて居る。ここでは４００℃程度以下の工程最高温度（低温工程）にて、いかに高品質な結晶性半導体膜を形成するかが重要な課題と成って居る。
【０００４】
従来低温工程でｐｏｌｙ−Ｓｉ膜を形成する第一の従来技術はＳＩＤ（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）’９３ダイジェストＰ．３８７（１９９３）に示されている。それによると、まずＬＰＣＶＤ法で原料気体としてモノシラン（ＳｉＨ4）を用い、堆積温度５５０℃にて５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を堆積し、このａ−Ｓｉ膜にレ−ザ−照射を施し、ａ−Ｓｉ膜をｐｏｌｙ−Ｓｉ膜へと改質している。従ってこの従来技術では工程最高温度はＬＰＣＶＤ法でａ−Ｓｉ膜（以後これをＬＰＣＶＤ ａ−Ｓｉと略記する。）を堆積する５５０℃で有る。
【０００５】
低温工程でｐｏｌｙ−Ｓｉ膜を形成する第二の従来技術は例えば特開平６−１６３４０１に代表される。この従来技術の特徴は先の第一の従来技術がＬＰＣＶＤ ａ−Ｓｉを用いていたのに対し、ａ−Ｓｉ膜をプラズマＣＶＤ法（ＰＥＣＶＤ法）にて堆積した後、いわゆる水素抜きアニールと呼ばれる３００℃から４５０℃程度の温度で堆積膜を熱処理し、その後レ−ザ−照射を施してｐｏｌｙ−Ｓ
【０００６】
ｉ膜を形成する点に有る。実際同公報第
【００３３】段には次の様に記載されている。「ガラス基板（コーニング７０５９）１上にプラズマＣＶＤ法により２００ｎｍ厚の酸化シリコンのパッシベーション膜２および１００ｎｍ厚の非晶質シリコン薄膜３を基板温度２００℃で形成した。３００℃で３０分間熱処理した後、１３Ｗのアルゴンイオンレーザー光を約５０μｍ径に集光し、約１１ｍ／秒の速度で走査照射し（ビームスポット径×２２００００／秒の走査速度）、非晶質シリコン薄膜３の多結晶化を行った。」この例が示す様にＰＥＣＶＤ法で成膜されたａ−Ｓｉ膜（以後これをＰＥＣＶＤ ａ−Ｓｉと略記する。）を結晶化させるには結晶化工程前に熱処理を施す事が必須で有った。熱処理を施さなかったり、或いはその温度が低い状態でＰＥＣＶＤ ａ−Ｓｉ膜にレーザー照射を施すと、照射レーザーエネルギー強度が弱い時には結晶化が全く進まず、逆に強ければＳｉ膜に損傷が入り、結局ＰＥＣＶＤ ａ−Ｓｉ膜は全く結晶化しない自体に陥って仕舞う。この様子を出願人が行った実験結果を図１に示して説明する。試料はガラス基板（日本電気硝子株式会社、ＯＡ−２）上に平行平板型ＰＥＣＶＤ装置でａ−Ｓｉ膜を２５００Åの膜厚に堆積した物で有る。成膜条件はモノシラン（ＳｉＨ4）流量が２２５ＳＣＣＭ、水素（Ｈ2）流量が１３００ＳＣＣＭ、ＲＦ出力が１５０Ｗ、圧力１．３ｔｏｒｒ、電極面積１６５６ｃｍ2、（従って印加電力密度は０．０９１Ｗ／ｃｍ2）電極間距離２４．４ｍｍ、基板温度３００℃で有り、この時のＰＥＣＶＤ ａ−Ｓｉ膜の成膜速度は５４７Å／ｍｉｎで有った。この膜は従来技術に依る典型的なＰＥＣＶＤ ａ−Ｓｉ膜で膜中には水素を約１０．３原子％含み、Ｓｉ原子の密度は４．３８×１０22ｃｍ-3で有った。このＰＥＣＶＤ ａ−Ｓｉ膜を所定の温度の窒素（Ｎ2）雰囲気中で一時間の熱処理を行った後、レーザー照射を施した結果が図１に示されて居る。図１の横軸は熱処理温度を示し、縦軸はレーザー照射エネルギーを表して居る。横軸のＡ．Ｄ．とはＡｓ−Ｄｅｐｏｓｉｔｅｄの略で、堆積直後の膜、即ち何も熱処理を施していないＰＥＣＶＤ ａ−Ｓｉ膜を意味して居る。図１中でＡは非晶質（ａｍｏｒｐｈｏｕｓ）状態を示し、Ｃは結晶化（Ｃｒｙｓｔａｌｌｉｚｅｄ）された状態で、Ｄは膜が損傷（Ｄａｍａｇｅｄ）を被って居る事を意味する。例えば横軸がＡ．Ｄ．で縦軸が１５０ｍＪ・ｃｍ-2の所のＡは、何も熱処理を施していないＰＥＣＶＤ ａ−Ｓｉ膜に１５０ｍＪ・ｃｍ-2のエネルギー密度でレ−ザ−照射を施した所、レ−ザ−照射後の膜は依然非晶質で有った事を意味して居る。この図が示す様に従来のＰＥＣＶＤ ａ−Ｓｉ膜ではＡｓ−Ｄｅｐｏｓｉｔｅｄ状態ではエネルギー強度が弱ければ（１６０ｍＪ・ｃｍ-2程度以下では）全く結晶化は進まず、高ければ（１６０ｍＪ・ｃｍ-2程度以上では）膜に損傷が入って半導体として全く機能しなくなって仕舞う。ＰＥＣＶＤ ａ−Ｓｉ膜に熱処理を施すと、結晶化する領域（図１中のＣで示して有る領域）は処理温度の上昇に伴って広がって来る。例えば処理温度が３００℃の膜では結晶化するレーザーエネルギー強度は１８０ｍＪ・ｃｍ-2の一点のみで有るが、処理温度を３９０℃と上げれば結晶化エネルギー強度が１９０ｍＪ・ｃｍ-2から３１０ｍＪ・ｃｍ-2の広い範囲で結晶化する。図１ではＳｉ膜の状態を分かり易くする為に単純に非晶質（Ａ）、結晶化（Ｃ）、損傷（Ｄ）との三領域に分類して居るが、結晶化するエネルギー領域（Ｃ）内にも結晶化が良く進んだ領域と、比較的非晶質に近い結晶化領域と、損傷の入りかけた結晶化領域に更に細かく分類される。図１では結晶化が良く進んだ領域のＣは丸で囲んで有る。こうした領域の結晶化膜は波長分散型分光エリプソメトリーやラマン分光法で測定した結晶化率も７０％以上となり、比較的高い結晶化率を示す。結局レーザー照射法でＰＥＣＶＤ ａ−Ｓｉ膜を結晶化するには、成膜された膜を４００℃程度以上の温度で熱処理する事が必須の条件となって居る。レーザー照射時のレーザー・ショット毎のエネルギー強度のばらつきと、結晶化された膜品質が高いレベルで均一である為には熱処理温度は事実上４５０℃程度以上とされて居る。第二の従来技術での工程最高温度はＰＥＣＶＤ ａ−Ｓｉを結晶化工程前に熱処理する時の温度で凡４５０℃程度で有る。
【０００７】
低温工程でｐｏｌｙ−Ｓｉ膜を形成する第三の従来技術は例えば特開平５−２７５３３６に代表される。この従来技術はＰＥＣＶＤ ａ−Ｓｉ膜をレーザー結晶化させる際、レーザーの照射エネルギー強度を順次増す事で損傷が無く結晶化させる物で有る。同公報の請求項１には「水素化非晶質半導体薄膜をレーザ光の照射により多結晶化し製造する方法において、レーザ光の照射エネルギーを順次大きくして水素化非晶質半導体薄膜中の水素を段階的に放出させる事を特徴とする多結晶半導体薄膜の製造方法。」と記載されて居り、更に同公報第２２段から第２６段に掛けて以下の如く記述されて居る。
【０００８】
「（００２２）レーザ光をａ−Ｓｉ：Ｈ膜に照射する方法については、レーザ光の出力エネルギーを、ａ−Ｓｉ：Ｈ膜が多結晶化するに必要なエネルギー以下のエネルギーではじめは小さくしておいて、一定のエネルギーで例えば１６０ｍＪ（ただしビームサイズが０．９ｃｍ×０．９ｃｍ、全光学系の透過率が７０％であるから膜表面のエネルギー密度は１３８ｍＪ／ｃｍ2で有る。）で複数回走査照射すると共に、質量分析計で水素の量を監視し、水素の量が１回前の走査時における量とあまり変わらなくなった後、出力エネルギーを例えば２００ｍＪ（エネルギー密度は１７３ｍＪ／ｃｍ2で有る。）と少し大きくしてそのエネルギーで複数回走査照射して同様に水素の量を監視し、更にエネルギーを例えば２４０ｍＪ（エネルギー密度は２０７ｍＪ／ｃｍ2で有る。）とより大きくして同様の工程を行い、順次エネルギーを大きくしてこの様な工程を繰り返し、これによりａ−Ｓｉ：Ｈ膜中の水素を徐々に放出させ、その後レーザ光を多結晶化するに十分なエネルギーでａ−Ｓｉ：Ｈ膜に照射して当該ａ−Ｓｉ：Ｈ膜を多結晶化シリコン膜に変える。なおこの場合レーザ光の出力エネルギーを変えずにビームを絞ってレーザ光の照射エネルギー（被処理面の単位面積あたりのエネルギー）を変えてもよい。
【０００９】
（００２３）図３はこの様なレーザアニールの様子を模式的に示す模式図で有り、８１はガラス基板（ただしＴＦＴの一部が膜付けされている）、８２は画素部におけるＴＦＴを形成する為のａ−Ｓｉ：Ｈ膜、８３はドライバ部を形成する為のａ−Ｓｉ：Ｈ膜で有る。
【００１０】
（００２４）この様な実施例によれば、先ずレーザ光により小さいエネルギーをａ−Ｓｉ：Ｈ膜に照射する事によりそのエネルギーに見合った水素が放出し、同じエネルギーのレーザ光により複数回走査照射する事により、当該エネルギーに見合った水素が走査回数に応じて段階的に少なくなっていき、やがてほとんどが放出されて仕舞う。そしてレーザ光のエネルギーを前回の照射エネルギーよりも少し高くして同様の工程を行う事により更に高いエネルギーに見合った水素が走査照射の回数に応じて段階的に発生すると共に少なくなっていき、こうしてレーザ光の照射エネルギーを大きくしていく事により、小さいエネルギーに対応した水素から大きいエネルギーに対応した水素へと順次放出されていく。
【００１１】
（００２５）従ってａ−Ｓｉ：Ｈ膜中の水素が段階的に放出され、しかもその水素の量を監視しながら高いエネルギーの照射へと移っていくので、実質的に膜を損傷させる事がなく、含有水素の大部分を放出して仕舞いａ−Ｓｉ：Ｈ膜を多結晶化する為に大きなエネルギーを加えた時には既に膜中の水素の含有量は少ないので、これら水素が一気に放出されても膜を損傷させる事がない。これに対し、ａ−Ｓｉ：Ｈ膜を多結晶化するのに十分なエネルギーを持つａ−Ｓｉ：Ｈ膜に照射すると、一度に含有水素を放出し爆発してしまうので、これらが一気に噴き出す事により膜が損傷してしまう。
【００１２】
（００２６）以上の工程においてレーザ光の照射エネルギーを大きくしても水素発生量が予め定められた量以下しかもはや発生しない段階に至るにあたり、始めて前記ａ−Ｓｉ：Ｈ膜を多結晶化するのに必要なエネルギーを持つレーザ光の照射を行う工程を実施する。」
【００１３】
【発明が解決しようとする課題】
しかしながら、前述の各従来技術に則る低温工程でｐｏｌｙ−Ｓｉ膜を形成する方法には次の様な問題が内在しており、これらがｐｏｌｙ−Ｓｉ膜を用いた半導体装置等の量産化の阻害要因となっている。
【００１４】
第一の従来技術が抱える問題。
【００１５】
課題１ー１）．工程温度が５５０℃と高い為、安価なガラスを使用できず、製品価格の高騰を招く。加えてガラス自身の自重によるゆがみが大型化と共に大きくなり、大面積のｐｏｌｙ−Ｓｉ膜を形成出来ない。
【００１６】
課題１ー２）．ｐｏｌｙ−Ｓｉ膜をＴＦＴ・ＬＣＤに適応させようとした時、現在ＬＣＤ用のガラス基板は３６０ｍｍ×４６０ｍｍのサイズから５５０ｍｍ×６５０ｍｍのサイズへと大型化しようとして居るが、この大型化に対応し得るＬＰＣＶＤ装置が存在しない。
【００１７】
第二の従来技術が抱える問題。
【００１８】
課題２ー１）．ＬＰＣＶＤ ａ−Ｓｉに比べ基板全体に渡る均一なレーザー照射を行う適正照射条件が厳しく、前述の如くその適応範囲は熱処理温度が低い程狭くなる。その為、熱処理温度を４５０℃程度から５００℃程度へと高くせざるを得ない。それに伴い安価なガラスが使用出来無くなり、製品価格の高騰を招く。加えてガラス自身の自重によるゆがみが大型化と共に大きくなり、大面積のｐｏｌｙ−Ｓｉ膜を形成し得ない。逆に熱処理温度が４５０℃程度以下と低い場合、レ−ザ−照射による結晶化の度合いがロット毎に均一であったり、不均一であったりと変動し、安定的な生産ができず、又その結晶化度も低く良質の結晶性半導体膜が得られない。
【００１９】
課題２ー２）．熱処理温度の高低に拘らず熱処理が必須で有る。従ってＰＥＣＶＤ装置の他に熱処理炉が必要となる。通常熱処理炉に真空装置を付加すればＬＰＣＶＤ装置となる為、熱処理炉の価格はＬＰＣＶＤ装置の価格と同程度で有る。こうした理由に依り第二の従来技術は第一の従来技術よりも割高となって仕舞う。又工程が長くなる分だけ製品歩留まりも低下する。加えて課題１−２）と同様にガラス基板の大型化に対応し得る熱処理炉が現存しない。
【００２０】
第三の従来技術が抱える問題。
【００２１】
課題３−１）、前述の引例が示す様に水素抜きの為に１３５ｍＪ／ｃｍ2で複数階走査照射し、次に１７３ｍＪ／ｃｍ2で複数回走査照射し、更に２０７ｍＪ／ｃｍ2で複数回走査照射し、順次エネルギーを大きくして同様の工程を繰り返す。そして含有水素の大部分を放出した後にａ−Ｓｉ膜を結晶化させる。こうしてＰＥＣＶＤ ａ−Ｓｉ膜を結晶化させるまでに少なくとも十数回以上レーザー照射を繰り返さなければならない。この為生産性が著しく低下し、製品価格の高騰を招いて仕舞う。又同一箇所を数回以上レーザー照射する場合、基板周辺の雰囲気を注意深く制御せねばならない。大気雰囲気下でレーザー照射を施すと空気中の酸素がレーザー照射毎に半導体膜中に取り込まれる。水素抜きの場合は水素が抜けた後の不対結合対（ダングリング・ボンド）に酸素が捕獲され、結晶化の場合にはＳｉ原子の移動時に酸素が膜中に導入される。レーザー照射回数が数回で有れば、空気中からの酸素の取り込みも僅かとなり問題は無いが、十数回も繰り返してレーザー照射する場合には酸素の膜中への取り込みに充分な注意を払わねばならない。（言う迄も無くＳｉ、Ｇｅ、ＧａＡｓ等通常の半導体物質は半導体膜中に酸素が混入すると半導体特性は低下する。）従って第三の従来技術ではレーザー照射を真空中或いは非酸化性雰囲気下で行わねば酸素混入の無い半導体膜は得られない。この事は生産性の更なる低下と製品価格の更なる上昇を引き起こして仕舞う事を意味して居る。
【００２２】
課題３−２） 課題３−１で述べた様にこの従来技術ではエネルギー強度が小さい状態でレーザー照射した後に順次エネルギー強度を上げて居る。この様なレーザー照射による結晶化の方法では結晶粒は大きくならず、比較的小さい粒径の結晶粒から多結晶半導体膜が構成される事となる。従って良質な半導体膜は仮令酸素混入が無くとも得られず、為にそれを用いた薄膜半導体装置の特性も優れぬ物となる。
【００２３】
そこで本発明は上述の様な諸課題の解決を目指し、その目的は良好な結晶性半導膜を現実的な簡便な手段で、通常の大型ガラス基板を使用し得る製造装置と工程温度で安定的に製造する方法を提供する事にある。
【００２４】
【課題を解決するための手段】
本発明の結晶性半導体膜の形成方法は、少なくとも表面の一部が絶縁性物質である基板上に結晶性半導体膜を形成する方法であって、シランを含む原料ガスとアルゴンを含む希釈ガスとを用いたプラズマＣＶＤ法により４００℃未満の温度で前記基板上に半導体膜を形成する第１工程と、前記半導体膜の結晶性を４００℃未満の温度で高める第２工程と、を有することを特徴とする。この第２工程は、前記半導体膜への電磁波エネルギーの照射を含むものであってもよい。また、前記第２工程は前記半導体膜への光エネルギーの照射を含むものであってもよい。
また、前記半導体膜がシリコン膜で有り、前記原料気体としてシラン（ＳｉＨ4、Ｓｉ2Ｈ6、Ｓｉ3Ｈ8）を用いることができる。前記原料ガスはモノシラン（ＳｉＨ４）であってもよい。さらに、前記第１工程は混晶質シリコン膜を形成する工程であり、前記混晶質シリコン膜は非晶質シリコンと結晶質シリコンのいずれも含むものであってもよい。前記混晶質シリコン膜は水素を１％以上１０％含むものであってもよい。
【００２５】
また、上記の結晶性半導体膜の形成方法において、前記光エネルギーの照射密度は８０ｍＪ／ｃｍ２以上２５０ｍＪ／ｃｍ２以下であることが好ましい。また、前記第２工程は前記基板全体を第１の照射密度で照射する工程と、前記第１の照射の後に第２の照射密度で前記基板全体を照射する工程と、を含むことが好ましい。さらに、前記第２の照射密度は前記第１の照射密度より大きいことが好ましい。特に、前記光エネルギーは、ＸｅＣｌエキシマレーザーを含むことが好ましい。
【００２６】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜としてのシリコン膜を形成する方法に於いて、赤外吸収分光法にて測定した際、２０９０ｃｍ-1付近の吸収ピーク強度のほうが２０００ｃｍ-1付近の吸収ピーク強度よりも強いシリコン膜を形成する第一の工程と、該シリコン膜の結晶性を高める第二の工程とを含む事を特徴とする。
【００２７】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜としてのシリコン膜を形成する方法に於いて、赤外吸収分光法にて測定した際、２０９０ｃｍ-1付近の吸収ピーク強度のほうが２０００ｃｍ-1付近の吸収ピーク強度よりも強いシリコン膜をプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて堆積する第一の工程と、該シリコン膜の結晶性を高める第二の工程とを含む事を特徴とする。
【００２８】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜としてのシリコン膜を形成する方法に於いて、赤外吸収分光法にて測定した際、２０９０ｃｍ-1付近の吸収ピーク強度のほうが２０００ｃｍ-1付近の吸収ピーク強度よりも強いシリコン膜を形成する第一の工程と、該シリコン膜に光学エネルギー又は電磁波エネルギー照射を施す第二工程とを含む事を特徴とする。
【００２９】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜としてのシリコン膜を形成する方法に於いて、赤外吸収分光法にて測定した際、２０９０ｃｍ-1付近の吸収ピーク強度のほうが２０００ｃｍ-1付近の吸収ピーク強度よりも強いシリコン膜をプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて堆積する第一の工程と、該シリコン膜に光学エネルギー又は電磁波エネルギー照射を施す第二工程とを含む事を特徴とする。
【００３０】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜を形成する方法に於いて、柱状構造半導体膜を堆積する第一の工程と、該柱状構造半導体膜の結晶性を高める第二の工程とを含む事を特徴とする。更に本発明は前記半導体膜がシリコン膜で有る事を特徴とする。
【００３１】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜を形成する方法に於いて、柱状構造半導体膜を堆積する第一の工程と、該柱状構造半導体膜に光学エネルギー又は電磁波エネルギー照射を施す第二の工程とを含む事を特徴とする。更に本発明は前記半導体膜がシリコン膜で有る事を特徴とする。
【００３２】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜を形成する方法に於いて、柱状構造半導体膜をプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて堆積する第一の工程と、該柱状構造半導体膜の結晶性を高める第二の工程とを含む事を特徴とする。更に本発明は前記半導体膜がシリコン膜で有る事を特徴とする。
【００３３】
又本発明は少なくとも表面の一部が絶縁性物質である基板の該絶縁性物質上に結晶性半導体膜を形成する方法に於いて、柱状構造半導体膜をプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて堆積する第一の工程と、該柱状構造半導体膜に光学エネルギー又は電磁波エネルギー照射を施す第二の工程とを含む事を特徴とする。更に本発明は前記半導体膜がシリコン膜で有る事を特徴とする。
【００３４】
【発明の実施の形態】
以下図面を参照しながら本発明の基礎原理及び実施の形態を説明する。
【００３５】
（１、本発明が適応される基板と下地保護膜）
まず本発明が適応される基板と下地保護膜について説明する。本発明が適応し得る基板としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明絶縁性物質、シリコンウェハーなどの半導体基板及びそれらを加工したＬＳＩ、サファイア（三方晶系Ａｌ2Ｏ3 結晶）などの結晶性絶縁物質等が用いられる。廉価な汎用ガラス基板としてはコーニングジャパン株式会社製＃７０５９ガラスや＃１７３７ガラス、或いは日本電気硝子株式会社製ＯＡ−２ガラス、（株）ＮＨテクノグラス製ＮＡ３５ガラス等が使用され得る。半導体膜は基板の種類に拘り無く、少なくとも基板の表面の一部が絶縁性物質で構成され、その絶縁性物質上に堆積される。この絶縁性物質を本願では下地保護膜と称する。例えば基板として溶融石英基板を用いた時は基板自身が絶縁性物質で有るから、溶融石英基板上に直接半導体膜を堆積しても良い。或いは酸化硅素膜（ＳｉＯx：０＜ｘ≦２）や窒化硅素膜（Ｓｉ3Ｎx：０＜ｘ≦４）などの絶縁性物質を溶融石英基板上に下地保護膜として形成した後に半導体膜を堆積しても良い。基板として通常ガラスを用いる場合、半導体膜を直接絶縁性物質で有る通常ガラス上に堆積しても良いが、ガラス中に含まれているナトリウム（Ｎａ）などの可動イオンが半導体膜中に混入せぬ様に酸化硅素膜や窒化硅素膜などの絶縁性物質にてガラス基板上に下地保護膜を形成した後に半導体膜を堆積するのが好ましい。こうする事で本願発明の半導体膜を薄膜半導体装置に適応した場合、それは長時間に渡る使用や高電圧下での使用に対して動作特性が変化する事無く、安定性が増す訳で有る。サファイア等の結晶性絶縁物質を基板として用いる場合を除いて半導体膜は下地保護膜上に堆積されるのが好ましい。各種セラミック基板を基板として用いる場合、セラミック中に添加されて居る焼結助材原料が半導体部に拡散混入するのを防ぐ役割を下地保護膜が演じて居る。又金属材料を基板として用いる時には絶縁性を確保する為に下地保護膜は必要不可欠で有る。更に半導体基板やＬＳＩ素子ではトランジスタ間や配線間の層間絶縁膜等が下地保護膜の役割を担って居る。基板の大きさや形状にはそれが製造工程中の熱環境に対して伸縮や歪み等の変形が生じ無い限り全く何の制限も加えられない。即ち直径３インチ（７６．２ｍｍ）程度の円板から５６０ｍｍ×７２０ｍｍ程度以上の長方形基板に至る迄任意で有る。
【００３６】
下地保護膜はまず基板を純水にて洗浄した後、基板上にＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッター法などのＰＶＤ法で酸化硅素膜や酸化アルミニウム膜、酸化タンタル膜等の酸化膜、或いは窒化硅素膜などの窒化膜に依り形成される。ＡＰＣＶＤ法では基板温度２５０℃から４５０℃程度でモノシラン（ＳｉＨ4）や酸素を原料とすれば酸化硅素膜を堆積できる。ＰＥＣＶＤ法やスパッター法では基板温度を室温から４００℃程度の間でこれら下地保護膜が形成される。下地保護膜の厚さは基板からの不純物イオンの拡散混入を防ぐのに十分の厚さが必要で、その値は最小で１００ｎｍ程度で有る。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ有れば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる時には通常４００ｎｍから６００ｎｍ程度の膜厚と成る。
【００３７】
（２、本発明の半導体膜とそれらを成膜する為の原料物質）
本発明では半導体膜を何らかの基板の上に堆積する。これは以下総ての発明に共通して居る。本発明が適応される半導体膜の種類としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などの単体の半導体膜の他にシリコン・ゲルマニウム（ＳｉXＧｅ1-X：０＜ｘ＜１）やシリコン・カーバイト（ＳｉXＣ1-X：０＜ｘ＜１）やゲルマニウム・カーバイト（ＧｅXＣ1-X：０＜ｘ＜１）等の四族元素複合体の半導体膜やガリウム・ヒ素（ＧａＡｓ）、インジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素の複合体化合物半導体膜、又はカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素の複合体化合物半導体膜も可能で有る。或いは、シリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉxＧｅyＧａzＡｓz：ｘ＋ｙ＋ｚ＝１）と言った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等のドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜にも本発明は適応可能で有る。
【００３８】
本発明では半導体膜をＣＶＤ法で堆積する場合、堆積される半導体膜の構成元素を含有する化学物質を原料気体として半導体膜を堆積する。例えば半導体膜がシリコン（Ｓｉ）で有る場合、原料気体としてはモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）、ジクロールシラン（ＳｉＨ2Ｃｌ2）等のシランを用いる。本明細書ではジシランやトリシランを高次シラン（ＳｉnＨ2n+2：ｎは２以上の整数）と称する。ゲルマニウム（Ｇｅ）が半導体膜で有る場合はゲルマン（ＧｅＨ4）等を用いるし、燐（Ｐ）やボロン（Ｂ）を半導体膜に添加する時にはフォスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）なども共に用いられる。原料気体としては前述の各種半導体膜を構成する元素を含有する化学物質が用いられるが、必ず原料気体の一部が半導体膜中に残留するが故、構成元素の水素化物がより好ましい。例えばジクロールシラン（ＳｉＨ2Ｃｌ2）から成膜されるシリコン膜には量の大小はともかく必ず塩素（Ｃｌ）が残留し、このシリコン膜を薄膜半導体装置の能動層に用いた場合残留塩素がトランジスタ特性の劣化要因となる。従ってジクロールシランよりは構成元素の水素化物で有るモノシラン（ＳｉＨ4）の方が好ましい。原料気体及び必要に応じて添加される追加気体の純度は高ければ高い程好ましいが、高純度気体を得る技術的な困難さの増大と、価格上昇を考慮すると、純度は９９．９９９９％以上が好ましい。通常半導体膜成膜装置は背景真空度が１０-6ｔｏｒｒ程度で有り、成膜圧力が０．１ｔｏｒｒから数ｔｏｒｒで有る。それ故背景真空から成膜過程への不純物混入の割合は１０-5から１０-6程度となる。成膜に用いる原料気体や追加気体の純度はそれらの気体を利用する成膜装置の背景真空度に対する成膜圧力の比と同等で有れば十分で有る。従って本発明にて成膜装置に流す気体の純度は９９．９９９％以上（不純物の割合が１×１０ー5以下）が好ましく、９９．９９９９％（不純物の割合が１×１０ー6以下）で有れば原料としての使用に全く支障は無く、背景真空度と成膜圧力の比の十倍の純度（この例では純度が９９．９９９９９％で、不純物の割合が１×１０ー7以下）となれば気体からの不純物混入は全く考慮する必要は無く理想的で有る。
【００３９】
（３、本発明で用いたＰＥＣＶＤ装置）
まず図２を用いて本発明に用いたプラズマ化学気相堆積装置（ＰＥＣＶＤ装置）の概略構成を説明する。ＰＥＣＶＤ装置は容量結合型でプラズマは工業用周波数（１３．５６ＭＨｚ）の高周波電源を用いて平行平板電極間に発生させる。図２上図は反応室付近を上部より見た概略図で、図中のＡ−Ａ’の断面図が図２下図で有る。反応室２０１は反応容器２０２に依り外気から隔絶され、成膜中で凡０．１ｔｏｒｒから１０ｔｏｒｒ程度の減圧状態とされる。反応容器２０２内には下部平板電極２０３と上部平板電極２０４が互いに平行に設置されて居り、これら二枚の電極が平行平板電極を形成する。この平行平板電極間が反応室２０１となる。本願発明では４７０ｍｍ×５６０ｍｍの平行平板電極を用い、電極間距離を１８．０ｍｍから３７．０ｍｍへと可変とした為反応室２０１の容積は電極間距離に応じ４７３８ｃｍ3から９７３８ｃｍ3となる。平行平板電極間距離は下部平板電極２０３の位置を上下させる事に依り、１０．０ｍｍから４０．０ｍｍの間で自由に設定し得る。又所定の電極間距離に設定した場合、４７０ｍｍ×５６０ｍｍの平板電極面内での電極間距離の偏差は僅か０．５ｍｍで有る。従って電極間に生ずる電界強度の偏差は平板電極面内で２％程度以下となり窮めて均質なプラズマが反応室２０１に発生する。下部平板電極２０３上には薄膜を堆積すべき基板２０５が置かれ、基板縁辺部２ｍｍがシャドー・フレーム２０６に依り押さえ付けられて居る。図２上図ではＰＥＣＶＤ装置の概略を分かり易くする為にシャドー・フィレーム２０６を省略して有る。下部平板電極２０３内部にはヒーター２０７が設けられて居り、下部平板電極の温度を２５０℃から４００℃の間で任意に調整し得る。周辺２ｍｍを除いた下部平板電極２０３内の温度分布は設定温度に対して±５℃以内で有り、実質的に基板２０５の大きさを３６０ｍｍ×４６５ｍｍとしても基板内温度偏差を±２℃以内に保つ事が出来る。シャドー・フレーム２０６は例えば基板２０５として汎用ガラス基板（例えばコーニングジャパン株式会社製＃７０５９や日本電気硝子株式会社製ＯＡ−２、ＮＨテクノグラス株式会社製ＮＡ３５など）を用いた時に基板がヒーター２０７からの熱に依り凹型に変形するのを防ぐと共に、基板のエッヂ部及び裏面に不要な薄膜が成膜されぬ様に基板を押さえて居る。原料気体と追加気体から成る反応ガスは配管２０８を通じて上部平板電極２０４内に導入され、更に上部平板電極内に設けられたガス拡散板２０９の間を擦り抜けて上部平板電極全面より略均一な圧力で反応室２０１に流れ出る。成膜中で有れば反応ガスの一部は上部平板電極から出た所で電離し、平行平板電極間にプラズマを発生させる。反応ガスの一部乃至全部は成膜に関与し、成膜に関与しなかった残留反応ガス及び成膜の化学反応の結果として生じた生成ガスは排気ガスと成って反応容器２０２周辺上部に設けられた排気穴２１０を介して排気される。排気穴２１０のコンダクタンスは平行平板電極間のコンダクタンスに比べて十分に大きく、その値は平行平板電極間のコンダクタンスの１００倍以上が好ましい。更に平行平板電極間のコンダクタンスはガス拡散板２０９のコンダクタンスよりも十分に大きく、やはりその値はガス拡散板のコンダクタンスの１００倍以上が好ましい。こうした構成に依り４７０ｍｍ×５６０ｍｍとの大型上部平板電極全面より略均一な圧力で反応ガスが反応室に導入され、同時に排気ガスが反応室から総ての方向に均等な流量で排気されるので有る。各種反応ガスの流量は配管２０８に導入される前にマス・フロー・コントローラーに依り所定の値に調整される。又反応室２０１内の圧力は排気穴出口に設けられたコンダクタンス・バルブ２１１に依り所望の値に調整される。コンダクタンス・バルブ２１１の排気側にはターボ分子ポンプ等の真空排気装置が設けられて居る。本願発明ではオイル・フリーのドライ・ポンプが真空排気装置の一部として用いられ、反応室等の反応容器内の背景真空度を１０ー5ｔｏｒｒ台として居る。図２には矢印にてガスの流れの概略を示して有る。反応容器２０２及び下部平板電極２０３は接地電位に有り、これらと上部平板電極２０４は絶縁リング２１２に依り電気的に絶縁状態が保たれる。プラズマ発生時には高周波発振源２１３から出力された例えば１３．５６ＭＨｚの高周波がインピーダンス・マッチング回路２１４を介して上部平板電極２０４に印加される。
【００４０】
本発明に用いたＰＥＣＶＤ装置は上述の如く窮めて精巧たる電極間制御と均質なガス流を実現した事に依り３６０ｍｍ×４６５ｍｍとの大型基板に対応可能な薄膜形成装置となった。しかしながらこれらの基礎概念さえ踏襲すれば、更なる基板の大型化には寧ろ容易に対応出来、実際５５０ｍｍ×６５０ｍｍとのより大型な基板に対応し得る装置も実現可能で有る。又本願発明では最も汎用性の高い周波数１３．５６ＭＨｚの高周波を用いているが、この他にこの高周波の整数倍の高周波を利用しても良い。例えば２倍の２７．１２ＭＨｚや３倍の４０．６８ＭＨｚ、４倍の５４．２４ＭＨｚ等も有効で有る。更には１００ＭＨｚ〜１ＧＨｚ程度のＶＨＦ波を利用しても良い。周波数が１０ＭＨｚ程度のｒｆ波から数百ＭＨｚ程度のＶＨＦ波で有れば平行平板電極間にプラズマを発生させる事が可能で有る。従って本願発明に用いたＰＥＣＶＤ装置の高周波発振源２１３とインピーダンス・マッチング回路２１４を交換する事に依り容易に所望の周波数の高周波を用いてプラズマを発生出来る。一般に高周波プラズマでは周波数を上げるとプラズマ中の電子温度が上がりラジカルの発生が容易になる為、後述する本発明の薄膜形成方法に対しては特に効果的で有る。
【００４１】
（４、本発明の半導体膜とそのＰＥＣＶＤ法での堆積）
本発明に依る結晶性半導体形成の為の最初の半導体膜とそれをＰＥＣＶＤ法にて形成する方法を説明する。基板表面の少なくとも一部に酸化硅素膜等の絶縁性物質で有る下地保護膜を設けた後に、この下地保護膜上に最初の半導体膜を形成し、最終的にはこの半導体膜結晶化させる。
【００４２】
基板は下部平板電極２０３の温度が３８０℃に保たれているＰＥＣＶＤ装置内に設置される。プラズマを立てる事を除いてＰＥＣＶＤ装置を成膜過程と同一とする。例えばモノシランを５０ＳＣＣＭ、アルゴンを３０００ＳＣＣＭ流し、反応室内の圧力を１．５Ｔｏｒｒに保つ。平行平板電極間距離は２４．４ｍｍで有る。設置基板がこうした系と平衡状態となった後の基板表面温度は３４９℃で有った。ＰＥＣＶＤ装置内に基板を設置してから平衡状態に達する迄の時間を平衡時間と名付けると、室温に保たれていた基板の場合、平衡時間は５分〜６分が最短でも必要となる。この平衡時間は基板の厚み、熱容量、熱伝導度、設置前の基板温度及び反応室に導入されている気体種やその流量、圧力等に依り無論異なる。基板の厚みが本願発明で用いた１．１ｍｍから例えば０．７ｍｍと薄くなれば平衡時間も厚みに略比例して３分〜４分と短縮される。基板を反応室内に設置する前に予備加熱しておけば矢張り平衡時間を短縮し得る。特に平衡状態に於ける基板表面温度より１０℃程度高い温度で予備加熱をしておけば、平衡時間を１分程度にする事も可能で有る。平衡時間の短縮は言う迄も無くスループットの向上と製品価格の低下を意味する。
【００４３】
こうして平衡状態に達した後、上部平板電極２０４に高周波を印加してプラズマを発生させ、半導体膜の成膜を行う。高周波出力は例えば６００Ｗで有る。即ちシリコン膜体積条件の一例は以下の通りとなる。
【００４４】
シラン流量：ＳｉＨ4＝５０ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ （原料濃度１．６４％）
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．４ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
こうした条件下で半導体膜の堆積速度は０．３２７ｎｍ／ｓと成り、熱脱離ガススペクトロスコピー（ＴＤＳ）にて測定したシリコン膜中の水素濃度は９．１０原子％で有った。又透過型電子顕微鏡観察によるとこのシリコン膜は柱状構造と成っている。図４にはこのシリコン膜の赤外吸収分光法にて測定したスペクトルを示す。従来のａ−Ｓｉ膜（図５）と比較すると２０００ｃｍ-1付近の吸収ピーク強度よりも２０９０ｃｍ-1付近の吸収ピーク強度の方が強い事が分かる。一方図７にこのシリコン膜のラマン分光測定結果を示す。図６の従来技術のシリコン膜には観測されなかった５２０ｃｍ-1付近にピークが見られる。これはシリコン膜中に含有される結晶成分からのラマン・シフトで有る。即ち本願発明で得られたシリコン膜は非晶質と結晶質が混在する混晶質なので有る。結局半導体膜の構成元素で有るシリコンを含有する化学物質のシランを原料気体とし、更に追加気体としてアルゴンを用いてＰＥＣＶＤ法にて堆積されたシリコン膜は柱状構造を取る混晶質で有る。更にこの半導体膜中には凡１％から１０％程度の水素が非晶質シリコンや結晶質シリコンと結合して含有されており、それらのＩＲピークは主として２０９０ｃｍ-1付近に存在するような膜で有る。以下簡単の為にこの半導体膜を（Ａｒ系）混晶質膜と略称する。
【００４５】
さて斯様な（Ａｒ系）混晶質半導体膜をＰＥＣＶＤ法で堆積する時の重要なパラメーターは追加気体種と圧力、電極間距離、基板表面温度の４つで有る。次にこの事に関して詳述する。
【００４６】
本願発明の特徴の一つは汎用性の高いＰＥＣＶＤ法にて堆積直後の膜（Ａｓ−ｄｅｐｏｓｉｔｅｄ膜）を比較的結晶性の高い混晶質として居る点に有る。通常ＰＥＣＶＤ法でＡｓ−ｄｅｐｏｓｉｔｅｄ膜を結晶性の高い混晶質とするのは非常に困難で有る。これは基板温度が４００℃程度未満と低い為、シラン等の原料物質の成長膜表面での移動度が減り、原料物質の非晶質状態に対する結晶状態への選択性が失われる為で有る。本願発明はＰＥＣＶＤ法に於けるこの欠点をアルゴン（Ａｒ）等の追加気体を導入し、更にこれら追加気体による原料物質の希釈に依り解決して居る。Ａｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶性の高い混晶質膜を成膜するには原料物質のラジカルやイオンを作らずに、アルゴン（Ａｒ）のラジカルやイオンを作り、これらに依りエネルギーを基板表面に運ぶ必要が有る。原料物質のラジカルやイオンは気相反応を引き起こしたり、或いは原料物質が基板表面に到着した瞬間に反応したりする為、選択性の喪失が生じて半導体膜表面に於ける結晶成長を阻害して仕舞う。それ故こうしたラジカルやイオンのプラズマ中での生成は極力避けられねばならない。原料物質は非活性状態で成長膜表面に迄運ばれ、そこに吸着した後に反応の為のエネルギーが希釈ガス等に依り供給されるとＡｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶性の高い混晶質膜が形成されるので有る。この事から原料ガスの希釈が求められ、更に原料物質の基板表面での反応を促進する気体を希釈物質として選ぶ必要が生じて来る。アルゴンは言う迄も無く原子単体から成り、それ故イオン化ポテンシャルのスペクトルは非常に単純で有る。アルゴンの一価イオン化ポテンシャルは１５．７５９ｅＶで二価イオン化ポテンシャルは２７．６２９ｅＶ、三価イオン化ポテンシャルは４０．７４ｅＶで有る。従ってアルゴン中に少量の原料物質を希釈してプラズマを立てた場合、イオン化するアルゴンは一価イオンと二価イオンの両者が支配的と成り、イオン化エネルギーが比較的低い事に起因して効果的にアルゴンのラジカルやイオンが生成されるので有る。これに対し従来希釈ガスとして広く用いられて居る水素では、水素分子のイオン化ポテンシャルは１５ｅＶから１８ｅＶの間に十数個の異なったイオン化ポテンシャルが存在する。それ故アルゴンが一つ或いは二つのエネルギーの揃ったプラズマ状態を成すのに対し（光に例えるとレーザー光）、水素等の分子ガスは多数のエネルギーが混在するプラズマ状態（光に例えると白色光）と成る。白色光よりレーザー光の方が効果的にエネルギーを輸送する様に、イオン化エネルギーの低いアルゴンで原料ガスを希釈すると一段と効果的にエネルギーが基板表面に運ばれるので有る。半導体膜堆積時の希釈物質はアルゴンの他に、無論ヘリウム（Ｈｅ）やネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）と言った希ガス族元素で有っても良い。
【００４７】
圧力の必須条件は１．０Ｔｏｒｒ程度以上で有る。他のパラメーターが必須条件値に近い時（必須条件を破りそうな時）でも確実に（Ａｒ系）混晶質膜が成膜されるのは１．６Ｔｏｒｒ程度以上の時で有る。圧力が余りにも高くなるとプラズマが安定せず、異常放電が発生する様になる。本願発明では安定的に均一なプラズマを立てるには圧力は２．７Ｔｏｒｒ程度以下が好ましい。電極間距離の必須条件は１７．８ｍｍ程度以上で有る。他のパラメーターが必須条件に近い時（必須条件を破りそうな時）でも確実に（Ａｒ系）混晶質が成膜されるのは電極間距離が２５．４ｍｍ程度以上の時で有る。電極間距離が広がり過ぎても矢張りプラズマは不安定となり異常放電が発生する様になる。本願発明で安定的に均一なプラズマが立つのは電極間距離が４５．７ｍｍ程度以下の時で有る。基板表面温度に対しては必須条件は存在しないが２００℃程度以上で比較的容易に混晶質膜が得られ、廉価な大型ガラス基板を問題無く使いこなす立場からは４００℃程度以下とする事が望まれる。
【００４８】
（Ａｒ系）混晶質膜はこの様に圧力は高い方が好ましく、更には電極間距離が広い方が好ましい。所がこれらのパラメーターを好ましい方向に持っていく事は取りも直さず成膜速度の低下を意味して居る。製造上の実用性を視点に加えると、望まれる成膜速度の下限は０．３ｎｍ／ｓ程度で有る。
【００４９】
（５、本願発明の半導体膜の結晶化及び熔融結晶化）
さて（４）で述べられた本願発明の半導体膜にレーザー照射等の結晶化を施すと結晶化工程前に熱処理を施さずとも熔融結晶化法やＳＰＣ法による結晶化が可能で有る事が判明した。この様子を図８を用いて説明する。図８は（４）で詳述した（Ａｒ系）混晶質ａｓ−ｄｅｐｏｓｉｔｅｄ膜のレーザー照射に依る結晶性の変化を示す物で有る。即ち、（Ａｒ系）混晶質膜は
シラン流量：ＳｉＨ4＝５０ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ （原料濃度１．３４％）
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝２４．４ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
との条件にて５０ｎｍの膜厚に成膜され、この膜に何等熱処理を施す事無く（ａｓ−ｄｅｐｏｓｉｔｅｄ膜で）直接波長３０８ｎｍのＸｅＣｌエキシマレーザー光を照射して、その結晶性の変化を調べた物で有る。エキシマレーザー光はその半値幅が４５ｎｓ程度で有り、凡１ｃｍ×１ｃｍの四角形状にて各エネルギーで一度だけ照射を行った。図８の横軸は各照射に於ける基板面上でのエネルギー密度で有り、縦軸はこの様なレーザー照射後の半導体膜の結晶化率を示している。結晶化率は多波長分散型エリプソメトリーにて測定された。又図中の黒丸はレーザー照射の結果半導体膜は損傷を被った事を示しており、図１ではＤに相当する。エリプソメトリーの測定では結晶化率が７０％程度を超えると多結晶状態と言えるので、レーザーエネルギー密度が１００ｍＪ・ｃｍ-2程度から１５０ｍＪ・ｃｍ-2程度の間で綺麗に結晶化が進む事が分かる。図８ではエネルギー密度が１４５ｍＪ・ｃｍ-2の時に結晶化率は最大の９２％に達し、高品質の結晶性半導体膜が得られている。この例が示す様に本願発明の（Ａｒ系）混晶質半導体膜を用いると従来行われていた水素抜きの熱処理などを全く施さずとも、単純なレーザー照射で容易に高い結晶化率を有する高品質多結晶半導体膜を製造出来るので有る。
【００５０】
斯くなる製法にてｐｏｌｙ−Ｓｉ膜を得ると後は通常の薄膜半導体装置の製造方法に従って低温プロセスでｐｏｌｙ−Ｓｉ ＴＦＴを製造し得る。溶融結晶化膜の有する高い結晶性を反映して移動度が１００ｃｍ2・Ｖ-1・Ｓ-1程度の高性能薄膜半導体装置を作成する事も可能で有る。
【００５１】
さて（４）章で述べた本願発明の半導体膜はラマン分光測定などでは僅かに結晶構造の存在が認められるものの、多結晶とは言いがたい。又密度も従来のＰＥＣＶＤ法で成膜された非晶質シリコンと同程度に低く、水素原子も多い場合にはシリコン原子の２０％弱程度含まれて居る。この様な膜が何故綺麗に熔融結晶化されるのかその詳細は分かって居ないが、恐らく微結晶領域よりも非晶質領域の方が容易に熔融し、熔融シリコン液中に浮かぶ微結晶がシリコン熔液の蒸発や飛散を抑える糊の様な役割を担って居り、更に冷却固化過程に於いては結晶成長核の役割を演じているが故と考えられる。この為（Ａｒ系）混晶質半導体膜を熔融結晶化させるレーザーエネルギー密度は従来よりも５０ｍＪ・ｃｍ-2程度低下するので有る。この事は同じレーザー照射装置を用いて同じレーザー出力にて半導体膜の熔融結晶化を行う場合、１回のレーザー照射で従来の非晶質膜よりも本願の（Ａｒ系）混晶質膜の方が広い面積領域を結晶化させる事を意味している。即ち（Ａｒ系）混晶質膜の方がレーザー照射装置への負担を軽減し、生産性を高めているのである。
【００５２】
（４）章で詳述した様に特別な成膜条件下では汎用ＰＥＣＶＤ法でもＡｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶性の高い混晶質膜が得られる。しかしながらこれらは結晶化された膜程膜質の優れた物では無い。一方、通常ＰＥＣＶＤ法で得られた膜は水素抜きや緻密化の熱処理を施さぬ限り、結晶化させる事が困難で有った。それに対して結晶性の高い混晶質半導体膜はＲＴＡ法やＶＳＴ−ＳＰＣ法に依る結晶化、或いはレーザー照射等による熔融結晶化を窮めて容易に行い得るので有る。これは既にＡｓ−ｄｅｐｏｓｉｔｅｄ状態で多くが結晶化して居り残留非晶質成分が少ない為、比較的低いエネルギー供給で残留非晶質の結晶化が進むからと考えられる。又、高いエネルギーで熔融結晶化を進める時にも多結晶成分が半導体原子の蒸発や飛散を防止する糊の役目を勤める為、半導体膜の損傷や面粗れ、消失等が生ずる事無く結晶化が進められるので有る。結局、本願発明の混晶質半導体膜は熔融結晶化を利用して結晶性半導体膜を形成する時の最初の半導体膜に最適だと言えよう。即ち絶縁物質上にＰＥＣＶＤ法などで結晶性の高い混晶質半導体膜を形成し、次にこの膜をＲＴＡ法やＶＳＴ−ＳＰＣ法等の固相結晶化法、或いはレーザー照射等の熔融結晶化（ＳＰＣ）法等で結晶化させる事で高品質結晶性半導体膜が容易に形成されるので有る。
【００５３】
本願発明の（Ａｒ系）混晶質半導体膜はＰＥＣＶＤ法でアルゴン等の不活性気体とモノシラン等の半導体膜の構成元素を含有する化学物質を用いて得られる。一般に混晶質シリコン膜はモノシランを水素に依り３％程度に希釈すれば矢張りＰＥＣＶＤ法で成膜される。しかしながら出願人の実験に依ると、水素−モノシラン系の混晶質では熱処理無しでの熔融結晶化は非常に困難で有る。時として熱処理無しで結晶化出来る場合も有るが、それは再現性が窮めて低くい上、熔融結晶化がうまく行くレーザーエネルギー範囲もせいぜい１０ｍＪ／ｃｍ2程度以下と可成り限定されている。これに対してアルゴン−モノシラン系の混晶質シリコン膜は半導体膜の膜厚や成膜条件を調整する事に依りレーザーエネルギーが５０ｍＪ／ｃｍ2程以上度から３５０ｍＪ／ｃｍ2程度への広いエネルギー範囲に渡って綺麗に結晶化させる事が可能で有る。従って水素系混晶質半導体膜も結晶性半導体膜を形成する時の始めの半導体膜として適して居るが、（４）で詳述した（Ａｒ系）混晶質半導体膜の方が更に好適と言える。
【００５４】
次に本願発明の半導体膜を結晶化して結晶性半導体膜を得る方法について説明する。ここではキセノン・クロライド（ＸｅＣｌ）のエキシマ・レーザー（波長３０８ｎｍ）を例として照射方法を述べる。レーザーパルスの強度半値幅は４５ｎｓである。照射時間が斯様に非常な短時間で有る為、混晶質等の半導体膜の結晶化に際して基板が熱せられる事は無く、故に基板の変形なども生じない。レーザー照射は基板を室温（２５℃）程度から４００℃程度の間とし、空気中乃至は真空中にて行う。レーザー照射の一回の照射面積は８ｍｍ□の正方形で有り、各照射毎に４ｍｍずらして行く。最初に水平方向（Ｙ方向）に走査した後、次に垂直方向（Ｘ方向）にも４ｍｍずらせて、再び水平方向に４ｍｍずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は８０ｍＪ／ｃｍ2程度から２５０ｍＪ／ｃｍ2程度の間が好ましい。第一回目のレーザー照射が終了した後、エネルギー密度を一回目より高くして第二回目のレーザー照射を全面に施す。第二回目のレーザー照射エネルギー密度は１００ｍＪ／ｃｍ2程度から６００ｍＪ／ｃｍ2程度の間が好ましい。走査方法は第一回目のレーザー照射と同じで８ｍｍ□の正方形の照射領域をＹ方向とＸ方向に４ｍｍずらせて走査する。この二段階レーザー照射に依り基板全体が結晶性半導体膜へと均一に結晶化される。この二段階レーザー照射法を用いるとレーザービームの端部でのばらつきを完全に消失させる事が可能に成る。二段階レーザー照射の一回目の照射も二回目の照射も半導体膜に損傷が入らないエネルギー密度で照射を行う。又最初から損傷が入らぬ程度に強いエネルギーのレーザー光を照射する一段階レーザー照射法を用いても無論構わない。
【００５５】
ここ迄光学エネルギー又は電磁波エネルギーとしてＸｅＣｌエキシマ・レーザーを例として説明して来たが、エネルギー照射時間が数十秒以内で有り、且つ基板の一部分のみを照射するので有ればそのエネルギー源には囚らわれない。例えばＡｒＦエキシマ・レーザーや、ＸｅＦエキシマ・レーザー、ＫｒＦエキシマ・レーザー、ＹＡＧレーザー、炭酸ガスレーザー、Ａｒレーザー、色素レーザー等の各種レーザー、或いはアークランプやタングステンランプ等のランプ光を照射しても良い。アークランプ照射を行う場合ランプ出力を０．１ｋＷ／ｃｍ2程度以上とし、照射時間を０．１秒程度から１分程度とする事で半導体膜の結晶化が進む。この結晶化に際してもエネルギー照射時間は短時間で有り、基板全体に対して局所的熱処理と成るので基板の熱による変形や割れは生じない。ＰＥＣＶＤ法で準備された従来のａ−Ｓｉ膜ではＦｕｒｎａｃｅ−ＳＰＣ法で有っても水素の急激な放出を避ける為に結晶化前に４５０℃程度の熱処理が必要不可欠で有った。然るに、本願発明の半導体膜では熔融結晶化法にのみならず、Ｆｕｒｎａｃｅ−ＳＰＣ法やＲＴＡ法、ＶＳＴ−ＳＰＣ法などのあらゆる結晶化に際して結晶化前の熱処理は不要と成るので有る。。
【００５６】
（実施例）
（実施例１）
本発明に依るの半導体膜とそれをＰＥＣＶＤ法にて形成する一例を説明する。ＰＥＣＶＤ装置は（３）で詳述した物を用い、基板表面の少なくとも一部に酸化硅素膜等の絶縁性物質で有る下地保護膜を設けた後に、この下地保護膜上に半導体膜を形成する。
【００５７】
３６０ｍｍ×４７５ｍｍ×１．１ｍｍのガラス基板（ＯＡ−２）は下部平板電極２０３の温度が３８０℃に保たれているＰＥＣＶＤ装置内に設置される。ＰＥＣＶＤ装置反応炉内に基板設置後のレシピーは以下の通りで有る。
【００５８】
（予備加熱）
時間：ｔ＝３００ｓ
シラン流量：ＳｉＨ4＝１００ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ
高周波出力：ＲＦ＝０Ｗ（プラズマを立てない）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝３７．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
（成膜）
時間：ｔ＝１６４ｓ
シラン流量：ＳｉＨ4＝１００ＳＣＣＭ
アルゴン流量：Ａｒ＝３０００ＳＣＣＭ
高周波出力：ＲＦ＝６００Ｗ（０．２２８Ｗ／ｃｍ2）
圧力：Ｐ＝１．５Ｔｏｒｒ
電極間距離：Ｓ＝３７．１ｍｍ
下部平板電極温度：Ｔｓｕｓ＝３８０℃
基板表面温度：Ｔｓｕｂ＝３４９℃
この様な条件下に於ける半導体膜の堆積速度は０．３６５ｎｍ／ｓで有り、半導体膜の膜厚は６０ｎｍで有った。又熱脱離ガススペクトロスコピー（ＴＤＳ）にて測定したシリコン膜中の水素濃度は１０．３９原子％で有った。透過型電子顕微鏡観察によるとこのシリコン膜は柱状構造と成っている。図９にはこのシリコン膜の赤外吸収分光法にて測定したスペクトルを示す。２０００ｃｍ-1付近の吸収ピーク強度よりも２０９０ｃｍ-1付近の吸収ピーク強度の方が強い事が分かる。更に図１０にこのシリコン膜のラマン分光測定結果を示す。５２０ｃｍ-1付近に結晶成分からのラマン・シフトが認められ、本例のシリコン膜が混晶質で有る事を示している。
【００５９】
（実施例２）
実施例１で得られた半導体膜を何等熱処理する事無く、ａｓ−ｄｅｐｏｓｉｔｅｄ状態にてレーザー照射を施し結晶化を試みた。その結果を図１１に示す。図１１の見方は図８と同一で有る。照射レーザー光は波長３０８ｎｍのＸｅＣｌエキシマレーザーでその半値幅は４５ｎｓ程度で有る。ビーム形状は凡１ｃｍ×１ｃｍの四角形で、各エネルギー毎其々一度だけレーザー照射を行った。図１１より実施例１にて得られた半導体膜はレーザーエネルギー密度が１１０ｍＪ・ｃｍ-2程度から１６０ｍＪ・ｃｍ-2程度の間で綺麗に結晶化が進む事が分かる。この半導体膜は一段階レーザー照射法を行った際にはエネルギー密度が１２５ｍＪ・ｃｍ-2の時に結晶化率は最大の８８％に達し、高品質の結晶性半導体膜が得られている。本実施例２が示す様に本願発明の半導体膜を用いると従来行われていた水素抜きの熱処理などを全く施さずとも、単純なレーザー照射で容易に高い結晶化率を有する高品質多結晶半導体膜を比較的低いレーザーエネルギー密度で製造出来るので有る。
【００６０】
（実施例３）
実施例１に依り得られた半導体膜を何等熱処理する事無く、ａｓ−ｄｅｐｏｓｉｔｅｄ状態にてレーザー照射を施して結晶性半導体膜を形成し、それをＴＦＴの能動層とする薄膜半導体装置を作成した。これを図３を用いて説明する。
【００６１】
まず３６０ｍｍ×４７５ｍｍの大型ガラス基板１０１上にＰＥＣＶＤ法にて酸化硅素膜より成る下地保護膜１０２を形成し、真空を破る事無く連続してこの下地保護膜上に真性シリコン膜を実施例１の方法にて堆積する。下地保護膜の膜厚は３００ｎｍで有り、半導体膜厚は６０ｎｍで有る。斯様にして得られた半導体膜は何等熱処理を施す事無くその儘ａｓ−ｄｅｐｏｓｉｔｅｄ状態でレーザー光照射に依る熔融結晶化を進める。照射レーザー光は波長３０８ｎｍのＸｅＣｌエキシマレーザーでその半値幅は約４５ｎｓで有る。レーザー光エネルギー密度は１４０ｍＪ・ｃｍ-2で有り、レーザー光照射は大気中にて行う。レーザー照射時の基板温度は２５℃程度の室温で有る。この様にして結晶化された半導体膜は多波長分散型エリプソメトリーの測定によると結晶化率が９３％で、膜厚は５５ｎｍで有った。ラマン分光測定では結晶成分からのラマンシフトを示す５１５．９ｃｍ-1付近に半値幅が凡４．７ｃｍ-1の鋭いピークが現れ、結晶性が窮めて高い高品質膜が作成された事を物語って居る。又透過型電子顕微鏡観察に依るとこの半導体膜は結晶粒径が約１８０ｎｍから４００ｎｍの結晶粒依り構成されて居る。結晶化工程終了後この結晶性半導体膜をパターニングし、後にトランジスタの能動層となる半導体膜１０３を作成する。（図３（ａ））
次にＰＥＣＶＤ法でゲート絶縁膜１０４を形成する。（図３（ｂ））酸化硅素膜から成るゲート絶縁膜はＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ2−ＣＨ3）4）と酸素（Ｏ2）を原料気体とし、基板表面温度３５０℃で１２０ｎｍの膜厚に成膜する。
【００６２】
次にゲート電極１０５となるタンタル（Ｔａ）薄膜をスパッター法で堆積する。スパッター時の基板温度は１５０℃で、膜厚は５００ｎｍで有る。ゲート電極となるタンタル薄膜を堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入１０６を行ってソース・ドレイン領域１０７及びチャンネル領域１０８を形成する。（図３（ｃ））この時ゲート電極がイオン注入のマスクと成って居り、チャンネルはゲート電極下のみに形成される自己整合構造と成る。不純物イオン注入は質量非分離型イオン注入装置を用いて行われる。ソース・ドレイン領域に於ける燐原子濃度は約３×１０20ｃｍ-3で有る。
【００６３】
次に酸化硅素膜より成る層間絶縁膜１０９をＴＥＯＳを用いたＰＥＣＶＤ法で形成する。層間絶縁膜成膜時の基板表面温度は３５０℃で、膜厚は５００ｎｍで有る。その後３５０℃で１時間の熱処理を施して注入イオンを活性化する。続いてソース・ドレイン上にコンタクトホールを開孔し、アルミニウム（Ａｌ）をスパッター法で堆積する。スパッター時の基板温度は１５０℃で、膜厚は５００ｎｍで有る。ソース・ドレイン取り出し電極１１０と配線と成るアルミニウム薄膜のパターニングを行うと薄膜半導体装置は完成する。（図３（ｄ））
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Ｖｄｓ＝４Ｖ，ゲート電圧Ｖｇｓ＝１０Ｖでトランジスタをオンさせた時のソース・ドレイン電流Ｉｄｓをオン電流ＩONと定義して、９５％の信頼係数でＩON＝（４９．５＋８．３、−６．３）×１０-6Ａで有った。又、Ｖｄｓ＝４Ｖ、Ｖｇｓ＝０Ｖでトランジスタをオフさせた時のオフ電流はＩOFF＝（１．９５＋０．７０、−０．４９）×１０-12ＡＡで有った。ここで測定は温度２５℃の元で、チャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍのトランジスタに対してなされた。飽和電流領域から求めた電子移動度は、μ＝８２．４±１１．７５ｃｍ2・Ｖ-1・Ｓ-1で有り、閾値電圧はＶｔｈ＝２．２５±０．１７Ｖで有った。この様に本発明に依り従来のａ−Ｓｉ ＴＦＴと同等の工程最高温度（３５０℃）でしかも同等の製造工程（結晶化工程不要）にて従来のａ−Ｓｉ ＴＦＴの１００倍近い高移動度を有する窮めて優良な薄膜半導体装置を製造し得た。
【００６４】
【発明の効果】
以上述べて来た様に本発明に依れば、結晶性シリコン膜等からなる結晶性半導体膜を４００℃程度未満の低温で容易に形成せしめ、以て結晶性半導体膜の品質を飛躍的に向上させ、且つ安定的大量生産を実現した。具体的には以下に記すがが如き効果を有する。
【００６５】
効果１）．工程温度が４００℃未満と低い為、安価なガラスを使用でき、製品価格を低くする事が可能に成る。加えてガラス自身の自重によるゆがみを防止出来る為、高品質結晶性半導体膜を大面積に渡って形成し得る。
【００６６】
効果２）．レーザー照射を基板全体に渡って均一に行える。その結果ロット毎の均一性が改善され、安定的な生産が可能となった。
【００６７】
以上に依り、本発明をアクティブ・マトリックス液晶ディスプレイなどに適応した場合、安価なガラス基板などが使用できる様になり大型で高品質なＬＣＤを容易に且つ安定的に製造出来る様に成った。又太陽電池等に適応した場合エネルギー変換効率を容易に高め、更に他の電子装置に適応した場合も熱による素子劣化などを低減する。かくして本発明はアクティブ・マトリックス液晶ディスプレイ装置や、太陽電池、集積回路等の電子装置の高性能化や低価格化を簡単に実現するという多大な効果を有するので有る。
【図面の簡単な説明】
【図１】従来のＰＥＣＶＤ ａ−Ｓｉ膜のレーザー結晶化特性を示す図。
【図２】本発明に用いたＰＥＣＶＤ装置。
【図３】（ａ）〜（ｄ）は本発明の一実施例を示す薄膜半導体装置製造の各工程に於ける素子断面図。
【図４】本発明による半導体膜の赤外吸収スペクトル。
【図５】従来のａ−Ｓｉ膜の赤外吸収スペクトル。
【図６】従来のａ−Ｓｉ膜のラマン分光スペクトル。
【図７】本発明による半導体膜のラマン分光スペクトル。
【図８】本発明による半導体膜のレーザー結晶化特性を示す図。
【図９】本発明による半導体膜の赤外吸収スペクトル。
【図１０】本発明による半導体膜のラマン分光スペクトル。
【図１１】本発明による半導体膜のレーザー結晶化特性を示す図。
【符号の説明】
１０１…基板
１０２…下地保護膜
１０３…半導体膜
１０４…ゲート絶縁膜
１０５…ゲート電極
１０６…イオン注入
１０７…ソース・ドレイン領域
１０８…チャンネル領域
１０９…層間絶縁膜
１１０…ソース・ドレイン取り出し電極。
２０１…反応室
２０２…反応容器
２０３…下部平板電極
２０４…上部平板電極
２０５…基板
２０６…シャドー・フレーム
２０７…ヒーター
２０８…配管
２０９…ガス拡散板
２１０…排気穴
２１１…コンダクタンス・バルブ
２１２…絶縁リング
２１３…高周波発振源
２１４…インピーダンス・マッチング回路

Claims (13)

  1. 少なくとも表面の一部が絶縁性物質である基板上に結晶性半導体膜を形成する方法であって、
    シランを含む原料ガスとアルゴンを含む希釈ガスとを用いたプラズマＣＶＤ法により４００℃未満の温度で前記基板上に半導体膜を形成する第１工程と、
    前記半導体膜の結晶性を４００℃未満の温度で高める第２工程と、を有することを特徴とする結晶性半導体膜の形成方法。
  2. 請求項１において、
    前記第２工程は、前記半導体膜への電磁波エネルギーの照射を含むことを特徴とする結晶性半導体膜の形成方法。
  3. 請求項１において、
    前記第２工程は前記半導体膜への光エネルギーの照射を含むことを特徴とする結晶性半導体膜の形成方法。
  4. 請求項３において、
    前記光エネルギーの照射密度は８０ｍＪ／ｃｍ２以上２５０ｍＪ／ｃｍ２以下であることを特徴とする結晶性半導体膜の形成方法。
  5. 請求項３において、
    前記第２工程は前記基板全体を第１の照射密度で照射する工程と、前記第１の照射の後に第２の照射密度で前記基板全体を照射する工程と、を含むことを特徴とする結晶性半導体膜の形成方法。
  6. 請求項５において、
    前記第２の照射密度は前記第１の照射密度より大きいことを特徴とする結晶性半導体膜の形成方法。
  7. 請求項３において、
    前記光エネルギーは、ＸｅＣｌエキシマレーザーを含むことを特徴とする結晶性半導体膜の形成方法。
  8. 請求項１または２において、
    前記半導体膜がシリコン膜で有り、前記原料気体としてシラン（ＳｉＨ4、Ｓｉ2Ｈ6、Ｓｉ3Ｈ8）を用いる事を特徴とする請求項１記載の結晶性半導体膜の形成方法。
  9. 請求項８において、
    前記原料ガスはモノシラン（ＳｉＨ４）であることを特徴とする半導体装置の製造方法。
  10. 請求項１において、前記第１工程は混晶質シリコン膜を形成する工程であり、前記混晶質シリコン膜は非晶質シリコンと結晶質シリコンのいずれも含むことを特徴とする結晶性半導体膜の形成方法。
  11. 請求項１０において、前記混晶質シリコン膜は水素を１％以上１０％含むことを特徴とする結晶性半導体膜の形成方法。
  12. 請求項１乃至１１のいずれかに記載の結晶性半導体膜の形成方法を用いることを特徴とするアクティブマトリクス装置の製造方法。
  13. 請求項１乃至１１のいずれかに記載の結晶性半導体膜の形成方法を用いることを特徴とする電子装置の製造方法。
JP00574196A 1995-02-09 1996-01-17 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 Expired - Fee Related JP3881715B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US38603295A 1995-02-09 1995-02-09
US54880795A 1995-12-27 1995-12-27
US08/548,807 1995-12-27
US08/386,032 1995-12-27

Publications (2)

Publication Number Publication Date
JPH08339965A JPH08339965A (ja) 1996-12-24
JP3881715B2 true JP3881715B2 (ja) 2007-02-14

Family

ID=27011251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00574196A Expired - Fee Related JP3881715B2 (ja) 1995-02-09 1996-01-17 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法

Country Status (2)

Country Link
EP (1) EP0731493A3 (ja)
JP (1) JP3881715B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294219B1 (en) 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
CN100474084C (zh) * 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
US8828859B2 (en) 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492736A (en) * 1983-09-29 1985-01-08 Atlantic Richfield Company Process for forming microcrystalline silicon material and product
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法

Also Published As

Publication number Publication date
EP0731493A2 (en) 1996-09-11
EP0731493A3 (en) 1997-01-22
JPH08339965A (ja) 1996-12-24

Similar Documents

Publication Publication Date Title
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JP4466775B2 (ja) 薄膜半導体装置の製造方法
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
US6660572B2 (en) Thin film semiconductor device and method for producing the same
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
JP3999138B2 (ja) 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法
JP3911971B2 (ja) シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
US20020025659A1 (en) Method for crystallizing semiconductor material without exposing it to air
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JP4258476B2 (ja) 薄膜半導体装置の製造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JPH09246183A (ja) 多結晶半導体膜の製造方法
JP3911947B2 (ja) 電界効果トランジスタの製造方法
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JP2002208707A (ja) 薄膜トランジスタの製造方法
JP2000277579A (ja) 半導体薄膜の結晶性検査方法
JP4016525B2 (ja) 半導体の製造方法
JP2005197576A (ja) 薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2001053278A (ja) 薄膜トランジスタおよびこれを用いた表示装置の製造方法
JP2005259818A (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2002237599A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees